JP4569430B2 - 外部電極形成用治具およびチップ型電子部品の製造方法。 - Google Patents

Description

本願発明は、外部電極を備えたチップ型電子部品の製造工程において用いられる外部電極形成用治具およびそれを用いたチップ型電子部品の製造方法に関する。

代表的なチップ型電子部品の一つである積層セラミックコンデンサは、通常、図１３に示すように、複数の内部電極層５２ａ，５２ｂがセラミック層（誘電体層）５３を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出されたセラミック素子（チップ型電子部品素子）５１の端面５４（５４ａ，５４ｂ）に、内部電極層５２ａ，５２ｂと導通するように一対の外部電極５５ａ，５５ｂが配設された構造を有している。

そして、このような積層セラミックコンデンサを製造する場合、外部電極５５ａ，５５ｂは、通常、セラミック素子（チップ型電子部品素子）５１の端面５４（５４ａ，５４ｂ）を外部電極形成用の導電性ペースト中に浸漬することによって塗布した後、焼き付けることにより形成されている。

しかしながら、上述のような従来の方法の場合、チップ型電子部品素子の端面に導電性ペーストを付着させる際に、チップ型電子部品素子の端面部分（特に端面中央部分）における導電性ペーストの塗布厚が大きくなりすぎて、製品であるチップ型電子部品の外形寸法が大きくなってしまうという問題点がある。

そこで、図１４(ａ)，(ｂ)，(ｃ)，(ｄ)に示すように、チップ型電子部品素子５１の端面５４を、平面６０上に形成された所定の厚みを有する第１の導電性ペースト層６１に浸漬して、導電性ペースト６２を付着させた後（図１４(ｂ)）、チップ型電子部品素子５１の、導電性ペースト６２が付与された端面５４を、平面６０上に形成された、第１の導電性ペースト層６１よりも厚みの薄い第２の導電性ペースト層６３に浸漬することにより（図１４(ｃ)）、余剰導電性ペーストを除去して、端面が平坦な外部電極６４（図１４(ｄ)）を形成する方法が提案されている（特許文献１）。

しかしながら、この方法の場合、余剰導電性ペーストがチップ型電子部品素子の端面から側面に押し出されて、チップ型電子部品素子の側面に不所望に広がるという問題点がある。

また、端面の導電性ペーストの塗布厚をより薄くしようとすると、チップ型電子部品素子の、平板上の導電性ペーストへの接触を複数回繰り返して行うことが必要になり、効率が悪いという問題点がある。

また、欠陥のない外部電極を形成する方法として、図１５に示すように、外部電極形成用の導電性ペースト７２をチップ型電子部品７１の端部に付着させた後、格子状の凸部７５と、この凸部に囲まれた凹部７６を有する盤７３に、チップ型電子部品７１の端部を接触させることにより、導電性ペースト７２内の巻き込み空気を細かく砕いて、見かけ上欠陥のない外部電極を有するチップ型電子部品７１を得る方法が提案されている。

しかしながら、この方法は、導電性ペースト７２内の巻き込み空気を細かく砕いて、見かけ上欠陥のない外部電極を形成することを意図するものであって、単に凹凸のある盤７３に、導電性ペースト７２が付着したチップ型電子部品７１の端面を接触させただけでは、付着した導電性ペースト７２から余剰導電性ペーストを適切に除去することができないのが実情である。

特開平５−１４４６６１号公報 特開平８−３７１３６号公報

本願発明は、上記課題を解決するものであり、端面における厚みが適正な範囲にある外部電極を形成することを可能にする外部電極形成用治具、端面における厚みが適正な範囲にある外部電極を備えたチップ型電子部品を効率よく製造することが可能なチップ型電子部品の製造方法を提供することを目的とする。

上記課題を解決するために、請求項１の外部電極形成用治具は、
接触部に、チップ型電子部品素子の端面に付与した外部電極形成用の導電性ペーストを接触させて、前記チップ型電子部品素子の端面から前記接触部に余剰導電性ペーストを移行させるための外部電極形成用治具であって、
前記接触部が、先端面が前記チップ型電子部品素子の端面に付与された導電性ペーストと接触する接触面となる複数の凸部を有し、
前記凸部の配置間隔Ｐが、下記の式(１)：
Ｐ≦（Ｗ−２ｒ）／２ (１)
Ｗ：端面を構成する最短辺の寸法
ｒ：端面コーナー部の面取り部の曲率半径
の要件を満たし、
前記凸部の幅の最も狭い部分の寸法ｂが、下記の式(２)：
ｂ≦０．３５Ｐ (２)
の要件を満たすとともに、
前記凸部の高さｈが、下記の式(３)：
０．２ｂ≦ｈ≦ｂ (３)
の要件を満たすこと
を特徴としている。

また、請求項２の外部電極形成用治具は、請求項１の発明の構成において、前記接触部を構成する前記凸部が、前記凸部の高さと略同等の深さの凹部内に配設されていることを特徴としている。

また、請求項３の外部電極形成用治具は、請求項１または２の発明の構成において、前記接触部を構成する前記凸部が海島状に配置されていることを特徴としている。

また、請求項４のチップ型電子部品の製造方法は、
(ａ)チップ型電子部品素子の端面を、外部電極形成用の導電性ペースト中に浸漬することにより、チップ型電子部品素子の端面に、外部電極形成用の導電性ペーストを付与する導電性ペースト付与工程と、
(ｂ)前記チップ型電子部品素子の端面に付与した外部電極形成用の導電性ペーストと接触させる接触部が、先端面が前記チップ型電子部品素子の端面に付与された導電性ペーストと接触する接触面となる複数の凸部を有し、
前記凸部の配置間隔Ｐが、下記の式(１)：
Ｐ≦（Ｗ−２ｒ）／２ (１)
Ｗ：端面を構成する最短辺の寸法
ｒ：端面コーナー部の面取り部の曲率半径
の要件を満たし、
前記凸部の幅の最も狭い部分の寸法ｂが、下記の式(２)：
ｂ≦０．３５Ｐ (２)
の要件を満たすとともに、
前記凸部の高さｈが、下記の式(３)：
０．２ｂ≦ｈ≦ｂ (３)
の要件を満たす外部電極形成用治具を用い、
前記接触面と、前記チップ型電子部品素子の端面に付着した前記導電性ペーストとを接触させた後、離間させることにより、前記チップ型電子部品素子の端面から前記接触部に余剰導電性ペーストを移行させて除去する余剰ペースト除去工程と、
(ｃ)前記余剰ペーストを除去した後の、前記チップ型電子部品素子の端面に付着した導電性ペーストを乾燥させる導電性ペースト乾燥工程と、
(ｄ)前記導電性ペースト乾燥工程で乾燥された、前記チップ型電子部品素子の端面に付着した導電性ペーストを焼き付ける工程と
を具備することを特徴としている。

また、請求項５のチップ型電子部品の製造方法は、請求項４の発明の構成において、前記余剰ペースト除去工程において、チップ型電子部品素子の端面から除去されて、前記外部電極形成用治具の前記凸部の先端面に付着した導電性ペーストを、スキージングすることによって除去するスキージング工程を備えていることを特徴としている。

また、請求項６のチップ型電子部品の製造方法は、請求項４または５の発明の構成において、前記余剰ペースト除去工程において、前記チップ型電子部品素子の端面と、前記外部電極形成用治具の前記凸部の先端面とを当接させることにより、前記余剰導電性ペーストの除去を行うことを特徴としている。

請求項１の外部電極形成用治具は、チップ型電子部品素子の端面に付与した外部電極形成用の導電性ペーストを接触させて、チップ型電子部品素子の端面から余剰導電性ペーストを移行させるための外部電極形成用治具であって、チップ型電子部品素子の端面に付与された外部電極形成用の導電性ペーストと接触する接触部を、先端面がチップ型電子部品素子の端面に付与された導電性ペーストと接触する接触面となる複数の凸部を備えた構成とし、かつ、凸部の配置間隔Ｐが、Ｐ≦（Ｗ−２ｒ）／２（Ｗ：端面を構成する最短辺の寸法、ｒ：端面コーナー部の面取り部の曲率半径）の要件を満たし、凸部の幅の最も狭い部分の寸法ｂが、ｂ≦０．３５Ｐの要件を満たすとともに、凸部の高さｈが、０．２ｂ≦ｈ≦ｂの要件を満たすようにしているので、チップ型電子部品素子の端面に付着した導電性ペーストを、この外部電極形成用治具に接触させることにより、余剰の導電性ペーストを外部電極形成用治具の接触部に移行させて確実に除去することが可能になる。したがって、端面に外部電極が形成された構造を有するチップ型電子部品において、端面における厚みが適正な範囲にあり、かつ、厚みが均一な外部電極を備えたチップ型電子部品を効率よく製造することが可能になる。

すなわち、上述のように、
(１)凸部の配置間隔Ｐが、Ｐ≦（Ｗ−２ｒ）／２の要件を満たし、
(２)凸部の幅の最も狭い部分の寸法ｂが、ｂ≦０．３５Ｐの要件を満たすとともに、
(３)凸部の高さｈが、０．２ｂ≦ｈ≦ｂの要件を満たす
ようにすることにより、チップ型電子部品素子の端面に付着した導電性ペーストのうち適切な量だけ（余剰分だけ）を、確実に外部電極形成用治具側に移行させることが可能になり、外部電極の端面の厚みを適切な範囲にすることが可能になる。

また、導電性ペーストが付着したチップ型電子部品の端面の導電性ペーストを、この外部電極形成用治具に接触させて、余剰の導電性ペーストを除去する工程で、端面に付着した導電性ペーストが、チップ型電子部品素子の外部端子面に隣接・直交する側面に沿って濡れ上がりにくくなり、側面における導電性ペーストの塗布厚が厚くなりすぎることを防止すことができる。

また、側面への濡れ上がりが抑えられるので、側面に回り込んだ外部電極の先端部（上端部）が側面の中央部でその両側部分より上方にまで濡れ上がる現象が生じることを防止することができる。

また、本願発明の外部電極形成用治具を用いた場合、通常は、導電性ペーストが付着したチップ型電子部品の端面の導電性ペーストを、この外部電極形成用治具に一回接触させるだけで、厚みが適正な範囲にあり、かつ、均一な塗布形状の外部電極を形成することが可能になる。なお、本願発明は、チップ型電子部品の端面の導電性ペーストを繰り返して外部電極形成用治具に接触させることを排除するものではない。

また、金属の含有率が高い導電性ペーストなどの、粘度の高い導電性ペーストを用いる場合にも、余剰の導電性ペーストを除去した後のチップ型電子部品素子の端面に必要な塗布厚を確保して、端面にかすれなどのない、信頼性の高い外部電極を形成することが可能になる。

なお、本願発明において、端面コーナー部の面取り部の曲率半径：ｒとは、導電性ペーストが塗布されるチップ型電子部品素子の端面の周囲の稜線部を面取りした場合に形成される面取り部の丸みを規定する曲率半径のことであり、また、外部電極を形成すべき端面の稜線部が斜めに切り落とされたような丸みのない形状や、曲率半径で形状を規定できないような面取り加工が施されている場合においては、面取り加工部分の、外部電極が形成されるべき端面から、該端面に隣接・直交する側面の、面取り加工部分の実質的な終了位置までの、該側面に沿う方向の距離を意味する概念であって、チップ型電子部品素子が、このような曲率半径で規定できないような形状の面取り加工が施されている場合も、曲率半径で形状が規定されるような面取り加工が施されている場合と同様に本願発明の範囲に含まれる。

なお、式(１)において、凸部の配置間隔Ｐが、本願発明の条件とは逆に、Ｐ＞（Ｗ−２ｒ）／２になると、チップ型電子部品素子の幅Ｗに対する凸部の配置間隔Ｐが大きくなり、チップ型電子部品素子の片方のコーナーが、２つの凸部の間の凹部に入り込むため、チップ型電子部品素子の姿勢が安定せず、チップ型電子部品素子の端面の膜厚にばらつきが発生する。また、チップ型電子部品素子の幅Ｗに対する凸部の配置間隔Ｐがさらに大きくなると、チップ型電子部品素子の幅Ｗが２つの凸部の間の凹部に完全にはまり込むことになり、端面の塗膜にかすれが発生する。

また、式(２)において、凸部の幅の最も狭い部分の寸法ｂが、本願発明の条件とは逆に、ｂ＞０．３５Ｐになった場合、すなわち、凸部の幅の最も狭い部分の寸法ｂが、凸部の配置間隔Ｐに対して大きくなりすぎた場合、チップ型電子部品素子の端面と凸部の先端面との接触面積が大きくなりすぎて、導電性ペーストの回り込みが遅れ、膜厚のばらつきやかすれが発生する。

また、式(３)において、凸部の高さｈが、本願発明の条件とは逆に、０．２ｂ＞ｈになると、凸部の高さｈの値が凸部の幅の最も狭い部分の寸法ｂに対して小さくなりすぎて、導電性ペーストが十分に回り込まず、膜厚のばらつきやかすれが発生する。

さらに、式(３)において、凸部の高さｈが、本願発明の条件とは逆に、ｈ＞ｂになると、凸部の高さｈの値が凸部の幅の最も狭い部分の寸法ｂに対して大きくなりすぎて、凹部に導電性ペーストが滞りやすくなり、洗浄してもリフレッシュできないため、膜厚が不安定になる。

また、請求項２の外部電極形成用治具のように、請求項１の発明の構成において、接触部を構成する凸部が、凸部の高さと略同等の深さの凹部内に配設された構成とした場合、チップ型電子部品素子の端面から外部電極形成用治具に移行した余剰導電性ペーストを、例えばスキージングすることにより除去する際に、凸部が形成された領域と、その周囲の領域が略面一になるため、導電性ペーストを円滑かつ確実に除去することが可能になり、本願発明を実効あらしめることができる。
また、外部電極形成用治具を作製する場合に、例えば、平板に溝を形成して、溝でない部分を凸部とすることにより、容易かつ経済的に、複数の凸部を備えた接触部を形成することが可能になり、実用性にも優れている。

また、請求項３の外部電極形成用治具のように、請求項１または２の発明の構成において、接触部を構成する凸部を海島状に配置することにより、余剰導電性ペーストを効率よく除去することが可能な接触部を形成することが可能になる。また、凸部を海島状に配置することにより、凸部と、凸部でない部分（凹部）の比率に対応して、凸部と接触する導電性ペーストの、外部電極形成用治具側への移行量を調整しやすくなり、本願発明を実効あらしめることができる。
ただし、本願発明において、接触部を構成する凸部の具体的な形状に特別の制約はなく、海島状に配置する場合以外にも、例えば、細長くまっすぐな土手状の凸部や、渦巻き状の凸部などの種々の態様の凸部を採用することが可能である。

また、請求項４のチップ型電子部品の製造方法は、(ａ)チップ型電子部品素子の端面に、外部電極形成用の導電性ペーストを付与する導電性ペースト付与工程と、(ｂ)チップ型電子部品素子の端面に付与した、外部電極形成用の導電性ペーストと接触させる接触部が、先端面がチップ型電子部品素子の端面に付与された導電性ペーストと接触する接触面となる複数の凸部を有し、凸部の配置間隔Ｐが、Ｐ≦（Ｗ−２ｒ）／２（Ｗ：端面を構成する最短辺の寸法、ｒ：端面コーナー部の面取り部の曲率半径）の要件を満たし、凸部の幅の最も狭い部分の寸法ｂがｂ≦０．３５Ｐの要件を満たすとともに、凸部の高さｈが、０．２ｂ≦ｈ≦ｂの要件を満たす外部電極形成用治具を用い、接触面と、チップ型電子部品素子の端面に付着した導電性ペーストとを接触させた後、離間させることにより、チップ型電子部品素子の端面から接触部に余剰導電性ペーストを移行させて除去する余剰ペースト除去工程と、(ｃ)余剰ペーストを除去した後の、チップ型電子部品素子の端面に付着した導電性ペーストを乾燥させる導電性ペースト乾燥工程と、(ｄ)導電性ペースト乾燥工程で乾燥された、チップ型電子部品素子の端面に付着した導電性ペーストを焼き付ける工程とを備えているので、チップ型電子部品素子の端面に付着した導電性ペーストのうち、余剰の導電性ペーストを確実に除去して、端面における厚みが適正な範囲にある外部電極を備えたチップ型電子部品を効率よく製造することが可能になる。

また、請求項５のチップ型電子部品の製造方法のように、請求項４の発明の構成において、余剰ペースト除去工程において、チップ型電子部品素子の端面から除去されて、外部電極形成用治具の凸部の先端面に付着した導電性ペーストを、スキージングすることによって除去するスキージング工程を備えるようにした場合、スキージングによって、凸部の先端面に付着した導電性ペーストを確実にしかも効率よく除去して、次の余剰ペースト除去工程に備えることが可能になり、本願発明をより実効あらしめることができる。

また、請求項６のチップ型電子部品の製造方法のように、請求項４または５の発明の構成において、余剰ペースト除去工程において、チップ型電子部品素子の端面と、外部電極形成用治具の凸部の先端面とを当接させることにより、余剰導電性ペーストの除去を行うようにした場合、凸部の先端面を、チップ型電子部品素子の端面の導電性ペーストにのみ接触させる場合に比べて、余剰導電性ペーストをより確実に除去するとともに、チップ型電子部品の端面に残る導電性ペースト量を安定させて、端面の厚みが適正な範囲にあり、かつ、厚みの安定した外部電極を備えた信頼性の高いチップ型電子部品を製造することが可能になる。

以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。

この実施例１では、図２(ａ)、(ｂ)に示すように、セラミック素子（チップ型電子部品素子）１中に、複数の内部電極２（２ａ，２ｂ）がセラミック層３を介して積層、配設され、かつ、セラミック層３を介して互いに対向する内部電極２（２ａ，２ｂ）が交互にセラミック素子（チップ型電子部品素子）１の逆側の端面に引き出されて、セラミック素子１の端面４（４ａ，４ｂ）に形成された一対の外部電極５（５ａ，５ｂ）に接続された構造を有するチップ型積層セラミックコンデンサ（チップ型電子部品）１０を製造する場合において、セラミック素子（チップ型電子部品素子）１の両端部に外部電極５（５ａ，５ｂ）を形成する方法を例にとって説明する。

なお、このチップ型電子部品素子の寸法は、長さ：Ｌ＝３．２mm、幅：Ｗ＝１．６mm、厚さ：Ｔ＝１．６mm、端面４の稜線部（コーナー部）６の面取り部分の曲率半径：ｒ＝０．１mm（図４）である。

この実施例１では、図１に示すような構成を有する装置を用いて、図２に示すようなセラミック素子（チップ型電子部品素子）１の両端部に外部電極５を形成した。なお、図１は装置の構成を模式的に示す図であって、チップ型電子部品素子の寸法と、外部電極形成用治具の凸部の寸法の関係は、必ずしも本願発明の要件と対応するものではない。チップ型電子部品素子の寸法と外部電極形成用治具の凸部の寸法などの関係については、図３および図４に示すとともに、以下に詳しく説明する。

この装置は、チップ型電子部品素子１を保持し、移動させるチップ型電子部品素子保持取扱手段１１と、チップ型電子部品素子１の端面４に導電性ペースト１２を付着させる導電性ペースト付与手段１３と、チップ型電子部品素子１の端面４に付与した、外部電極形成用の導電性ペースト１２を接触させて、チップ型電子部品素子１の端面４から、接触部２１に導電性ペースト１２の一部（余剰導電性ペースト）を移行させるための導電性ペースト除去手段（外部電極形成用治具）２０を備えている。

なお、導電性ペースト付与手段１３は、チップ型電子部品素子１の外部電極が形成されるべき端面４（４ａ，４ｂ）（図２）が浸漬される導電性ペースト１２を保持する平坦面１３ａを備えた導電性ペースト保持手段（プレート）１３と、導電性ペースト保持手段１３の平坦面１３ａ上に導電性ペースト１２を所定の厚みとなるように供給する導電性ペースト供給手段１４と、スキージ１５とを備えている。

そして、この導電性ペースト付与手段１３は、図６(ａ)，(ｂ)に示すように、チップ型電子部品素子保持取扱手段１１により保持された、チップ型電子部品素子１の端面４を、導電性ペースト保持手段１３の平坦面１３ａに所定の厚みで塗布された導電性ペースト１２に浸漬し、引き上げる（図６(ｃ)）ことにより、チップ型電子部品素子１の端面４に導電性ペースト１２を付着させることができるように構成されている。

また、導電性ペースト除去手段（外部電極形成用治具）２０は、図１，図３，図４に示すように、プレート２２の上面に、チップ型電子部品素子１の端面４に付与した、外部電極形成用の導電性ペースト１２を接触させて、チップ型電子部品素子１の端面４から余剰の導電性ペーストを除去する接触部２１を配設することにより形成されている。

接触部２１は、先端面２３ａがチップ型電子部品素子１の端面４に付与された導電性ペースト１２と接触する接触面となる複数の凸部２３を備えている。
凸部２３は、平面形状が直径０．２０mmで、高さが０．２０mmの円柱形状を有している。

そして、凸部２３は、その配置間隔Ｐが、下記の式(１)：
Ｐ≦（Ｗ−２ｒ）／２ (１)
（ただし、Ｗ：チップ型電子部品素子１の端面４を構成する最短辺の寸法（この実施例ではチップ型電子部品素子の厚み方向の寸法Ｔ（図２参照）でここでは１．６mm）、ｒ：端面４のコーナー部（稜線部）の面取り部６（図２参照）の曲率半径（この実施例では０．１mm）の要件を満たし、
凸部２３の幅の最も狭い部分の寸法ｂ（図３，図４参照）が、下記の式(２)：
ｂ≦０．３５Ｐ (２)
の要件を満たすとともに、
凸部２３の高さｈが、下記の式(３)：
０．２ｂ≦ｈ≦ｂ (３)
の要件を満たすように構成されている。

なお、この実施例１では、凹部の配置間隔Ｐが０．７０mm以下、凸部２３の幅の最も狭い部分の寸法ｂが０．２４５mm以下、凸部２３の高さｈが０．０４９mm〜０．２４５mmの場合本願発明の要件を満たすことになる。ただし、この実施例では、凹部の配置間隔Ｐを０．６０mm、凸部２３の幅の最も狭い部分の寸法ｂを０．２０mm、凸部２３の高さｈを０．２０mmとしている。

また、この実施例１においては、外部電極形成用治具２０を構成する凸部２３は、プレート２２に形成された、凸部２３の高さと略同等の深さの凹部２４内に海島状に配置されている。なお、この実施例１では、凹部２４の深さの寸法ｄ（図３）を０．２０mmとしている。

なお、凸部２３の具体的な形状に特別の制約はなく、図５(ａ)に示すような、四角柱状の凸部３３、図５(ｂ)に示すような、細長い土手状の凸部４３などの種々の形状を採用することが可能である。

なお、図３の円柱状の凸部２３や、図５(ａ)に示すような四角柱状の凸部３３を海島状に配置することにより形成された接触部の構成は、粘度が２０〜１００Ｐａ・ｓの導電性ペーストを用いる場合に適しており、図５(ｂ)に示すような細長い土手状の凸部４３を配設することにより形成された接触部の構成は、粘度が４０Ｐａ・ｓ程度までの導電性ペーストを用いる場合に適している。

また、この実施例の外部電極形成用治具２０は、外部電極形成用の導電性ペースト１２を接触させて、チップ型電子部品素子１の端面４から除去した余剰導電性ペースト１２ａを、接触部２１から除去するためのスキージ２５を備えている。

次に、上述のように構成された装置を用いてチップ型電子部品素子に外部電極を形成する方法について説明する。

(１)まず、外部電極を形成すべき端面の稜線部に、曲率半径が約０．１mm程度の丸みをつける面取り加工が施されたチップ型電子部品素子１を用意する。

(２)導電性ペースト供給手段１４（図１）により、図６(ａ)に示すように、導電性ペースト保持手段（プレート）１３の平坦面１３ａ上に、所定の厚みとなるように、導電性ペースト１２を供給する。

(３)次に、図６(ｂ)に示すように、チップ型電子部品素子１の端面４を、導電性ペースト保持手段（プレート）１３上に塗布された導電性ペースト１２に浸漬し、引き上げる（図６(ｃ)）ことにより、チップ型電子部品素子１の端面４に導電性ペースト１２を付着させる（導電性ペーストの付与工程）。

(４)次に、前記(３)の工程において、導電性ペースト１２が塗布された直後のチップ型電子部品素子１を、その端面４が、図７(ａ)，(ｂ)に示すように、導電性ペースト除去手段（外部電極形成用治具）２０の接触部２１を構成する凸部２３の先端面２３ａに当接するような態様で押し付けた後、図７(ｃ)に示すように、引き離すことにより、端面に塗布された導電性ペースト１２の盛り上がった部分を含む余剰導電性ペースト１２ａを除去する（余剰ペースト除去工程）。
これにより、チップ型電子部品素子１の端面４のコーナー部１ａおよび稜線部１ｂにおいては導電性ペースト１２が必要な厚みを有するとともに、端面４の中央領域１ｃにおいては導電性ペースト１２の厚みがほぼ均一で、かつ、必要な厚みを有するような態様でチップ型電子部品素子１の端面４に導電性ペースト１２を塗布することが可能になる。

(５)そして、余剰の導電性ペーストを除去する工程において、チップ型電子部品素子１の端面４に付着した導電性ペースト１２から、余剰の導電性ペースト１２ａを除去した後の導電性ペースト１２を乾燥させる（導電性ペースト乾燥工程）。

(６)それから、導電性ペースト乾燥工程で乾燥した、チップ型電子部品素子の端面に付着した導電性ペーストを焼き付けることにより、端面における厚みが適正な範囲にある外部電極を備えた、図２(ａ)，(ｂ)に示すような構造を有するチップ型電子部品を得ることができる。

なお、上記(３)の導電性ペーストの付与工程において、導電性ペーストを付与した後、次の導電性ペーストの付与工程に備えるためには、導電性ペースト保持手段１３上に残った導電性ペースト１２をスキージ１５により掻き取った後、導電性ペースト付与手段（プレート）１３上に、図６(ａ)に示すように、所定の厚みとなるように、導電性ペースト１２を供給する。

また、上記(４)の導電性ペーストの余剰部分を除去した後、次の余剰ペースト除去工程に備えるためには、図８(ａ)，(ｂ)に示すように、凸部２３の先端面２３ａより上に位置する導電性ペースト１２をスキージ２５により掻き取り、凸部２３の先端面２３ａに実質的に導電性ペースト１２が付着していない状態とする。

なお、本願発明の外部電極形成用治具２０を用いることにより、チップ型電子部品素子の端面に付着した導電性ペーストから、余剰部分を確実に除去することが可能になるため、厚みが適正な範囲にあり、かつ、均一な外部電極を効率よく形成することができる。なお、通常はチップ型電子部品の、導電性ペーストが付着した端面（または導電性ペースト）を一度だけ外部電極形成用治具２０の接触面に接触させるだけで、効率よく余剰の導電性ペーストを除去することができるが、場合によっては複数回接触させることも可能である。

また、導電性ペースト除去手段２０として、本願発明の外部電極形成用治具を用いることにより、側面への濡れ上がりが抑えられるので、側面に回り込んだ外部電極（導電性ペースト）の先端部（上端部）が側面の中央部でその両側部分より上方にまで濡れ上がる現象が生じることを防止することができる。

また、金属の含有率が高い導電性ペーストなどの、粘度の高い導電性ペーストを用いる場合にも、余剰の導電性ペーストを除去した後のチップ型電子部品素子の端面に必要な塗布厚を確保して、端面にかすれなどのない、信頼性の高い外部電極を形成することが可能になる。

なお、上記実施例１の場合と同様の方法で、凸部の配置間隔Ｐ、凸部の幅の最も狭い部分の寸法ｂ、凸部の高さｈを、表１および表２に示すような範囲で変化させて、外部電極を形成し、端面の膜厚のばらつき、および端面の塗膜へのかすれの発生率を調べた。
その結果を、表１および表２に併せて示す。なお、表１および２には示していないが、表１および表２の各試料においては、いずれも平均膜厚として、目標とする膜厚０．０６mmを達成できることが確認されている。

なお、表１の各試料は、主として凸部の配置間隔Ｐ、凸部の幅の最も狭い部分の寸法ｂの限界を評価する目的で作製したものである。
また、表２の各試料は、主として凸部の高さｈの限界を評価する目的で作製したものである。
また、表１および表２において、試料番号に＊印を付したデータは、本願発明の要件を満たさない試料についてのデータである。
また、表１および表２の膜厚のばらつき、および塗膜のかすれの発生率は、１０時間の連続運転を行った状態でサンプリングした試料について調べたものである。なお、膜厚のばらつきは、１０個の試料について調べたものであり、最大の膜厚を示した試料の膜厚の値から、最小の膜厚を示した試料の膜厚の値を差し引いた値であり、また、かすれ発生率は、試料１００００個について、自動選別機を用いて外観選別を行った結果である。

表１の試料番号３，４，６，７の試料のように、凸部の配設間隔Ｐが０．７mmを超えた場合や、凸部の幅の最も狭い部分の寸法ｂが０．２４５mmを超えた場合、膜厚のばらつきが大きくなったり、かすれが発生したりして良好な外部電極を形成できないことが確認された。
一方、試料番号１、２、および、試料番号５の試料のように、凸部の配設間隔Ｐが０．７mm以下、凸部の幅の最も狭い部分の寸法ｂが０．２４５mm以下、凸部２３の高さｈが０．１mmで本願発明の要件を満たす場合、膜厚のばらつきが小さく、かすれの発生のない良好な外部電極を形成できることが確認された。

また、表２の試料番号８，１１，１２の試料のように、凸部の高さｈが０．０４９mm〜０．２４５mmの条件を満たさない場合、ばらつきが大きくなったり、かすれが発生したりして良好な外部電極を形成できないことが確認された。
一方、試料番号９、１０の試料のように、凸部の配設間隔Ｐが０．７mm、凸部の幅の最も狭い部分の寸法ｂが０．２４５mm、凸部２３の高さｈが０．０５mm、０．２４５mmで本願発明の要件を満たす場合、膜厚のばらつきが小さく、かすれの発生のない良好な外部電極を形成できることが確認された。

上記の結果から、チップ型電子部品素子の長さＬ：３．２mm、幅Ｗ：１．６mm、高さＴ：１．６mm、面取り部分の曲率半径ｒ：０．１mmの条件で、目標とする膜厚を０．０６mmとした場合、凸部の配設間隔Ｐ≦０．７mm、凸部の幅の最も狭い部分の寸法ｂ≦０．２４５mm、０．０４９mm≦凸部の高さｈ≦０．２４５mmの条件を満たすこと、すなわち、本願発明の要件を満たすことにより、膜厚のばらつきが小さく、かすれの発生のない良好な外部電極を形成できることがわかる。

図９はチップ型電子部品素子の両端部に外部電極を形成するのに用いた装置の他の例を示す図である。
この装置は、一体に形成された一体プレート２６に、導電性ペースト１２を保持する平坦面１３ａを備えた導電性ペースト付与手段１３と、一体プレート２６の上面に、先端面２３ａがチップ型電子部品素子１の端面４に付与された導電性ペースト１２と接触する接触面となる複数の凸部２３を備えた接触部２１を有する外部電極形成用治具（導電性ペースト除去手段）２０を備えている。

そして、この実施例２では、導電性ペースト付与手段１３と外部電極形成用治具（導電性ペースト除去手段）２０において、導電性ペーストを所定の厚みとなるように展開させるスキージと、チップ型電子部品素子１の端面から外部電極形成用治具（導電性ペースト除去手段）２０の接触部２１に移行した導電性ペースト１２を除去するためのスキージとして１つのスキージ３５が用いられている。
その他の構成は上記実施例１の場合と同様である。なお、この実施例２の装置においては、上述のように、導電性ペースト付与手段１３と導電性ペースト除去手段２０において、１つのスキージ３５が用いられているので、スキージ３５によるスキージング動作を簡略化することが可能になる。

この実施例２の装置を用いて、チップ型電子部品素子１の端面４に外部電極形成用の導電性ペーストを付与するにあたっては、
(１)一体プレート２６をスライドさせて導電性ペースト保持面（平坦面１３ａ）に所定の厚みで導電性ペースト１２を展開し、
(２)導電性ペースト１２にチップ型電子部品素子１の端面４を浸漬し、引き上げてチップ型電子部品素子１の端面４に導電性ペースト１２を塗布した後、
(３)端面に導電性ペースト１２が塗布されたチップ型電子部品素子１を、その端面４が、導電性ペースト除去手段（外部電極形成用治具）２０の接触部２１を構成する凸部２３の先端面２３ａに当接するような態様で押し付けた後、引き離すことにより、余剰導電性ペーストを除去する
ことにより、端面における厚みが適正な所定の厚みとなるように、チップ型電子部品素子に導電性ペーストを確実に塗布することができる。
なお、その後は上記実施例１の場合と同様の手順によりチップ型電子部品を効率よく製造することができる。

図１０，図１１，図１２はチップ型電子部品素子の両端部に外部電極を形成するのに用いた装置の他の例を示すとともに、その動作を説明する図である。

この装置は、一体に形成された一体プレート２６の表面に、導電性ペースト１２を保持する平坦面１３ａを備えた導電性ペースト付与手段１３と、一体プレート２６の上面に、先端面２３ａがチップ型電子部品素子１の端面４に付与された導電性ペースト１２と接触する接触面となる複数の凸部２３を備えた接触部２１を有する外部電極形成用治具（導電性ペースト除去手段）２０とが交互に配設された構成を有している。

この実施例２の装置を用いて、チップ型電子部品素子１の端面４に外部電極形成用の導電性ペーストを付与するにあたっては、
(１)図１０に示すように、一体プレート２６をスライドさせて、平坦面１３ａを備えた導電性ペースト付与手段１３と、複数の凸部２３を備えた接触部２１を有する外部電極形成用治具（導電性ペースト除去手段）２０とが交互に配設された一体プレート２６の表面に、所定の厚みとなるように導電性ペースト１２を展開し、
(２)図１１に示すように、導電性ペースト付与手段１３を構成する平坦面１３ａ上に保持された導電性ペースト１２とチップ型電子部品素子１の端面が接触するように浸漬し、引き上げて、チップ型電子部品素子１の端面４に導電性ペースト１２を塗布した後、さらに一体プレート２６をスライドさせて、一体プレート２６上の導電性ペースト１２をスキージ（図示せず）により除去した後、
(３)凸部２３より上側の位置にある導電性ペースト１２が掻き取られた状態の接触部２１（図１２）に、チップ型電子部品素子１の、導電性ペースト１２が付着した端面４を押し付け、引き上げて端面４の余剰導電性ペースト１２ａを除去することにより、端面における厚みが適正な所定の厚みとなるように、チップ型電子部品素子に導電性ペーストを確実に塗布することができる。

なお、その後は上記実施例１の場合と同様の手順によりチップ型電子部品を効率よく製造することができる。

この実施例３の装置においては、平坦面１３ａを備えた導電性ペースト付与手段１３と、複数の凸部２３を備えた接触部２１を有する導電性ペースト除去手段２０とが１つの一体プレート２６の表面に交互に配設されているので、設備を小型化することが可能になるとともに、導電性ペースト付与工程と、余剰ペースト除去工程の間でのチップ型電子部品素子の移動距離を小さくして、工程時間の短縮を図ることが可能になり、生産性を向上させることができる。

なお、上記実施例では、チップ型積層セラミックコンデンサを製造する場合を例にとって説明したが、本願発明はチップ型積層セラミックコンデンサに限られるものではなく、インダクタ、バリスタ、その他の外部電極を備えた種々のチップ型電子部品を製造する場合に広く適用することが可能である。

本願発明は、さらにその他の点においても、上記実施例に限定されるものではなく、外部電極形成用治具を構成する材料、凸部の具体的な形状、凸部の高さ、導電性ペーストの種類や組成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。

上述のように、本願発明によれば、端面の厚みが適切な範囲にあり、かつ厚みの安定した外部電極を備えた信頼性の高いチップ型電子部品を製造することが可能になる。
したがって、本願発明は、チップ型積層セラミックコンデンサ、インダクタ、バリスタをはじめとする、外部電極を備えた種々のチップ型電子部品を製造する場合に広く適用することが可能である。

チップ型電子部品素子の両端部に外部電極を形成するのに用いた本願発明の一実施例（実施例１）にかかる装置を示す図である。 (ａ)は本願発明の一実施例にかかるチップ型電子部品の製造方法により製造されるチップ型電子部品（積層セラミックコンデンサ）の構成を示す図、(ｂ)は外部電極を形成する前のチップ型電子部品素子を示す斜視図である。 本願発明の一実施例にかかる導電性ペースト除去手段（外部電極形成用治具）の要部構成を示す図である。 本願発明の一実施例にかかる導電性ペースト除去手段（外部電極形成用治具）の要部構成を示す図である。 本願発明の一実施例にかかる導電性ペースト除去手段（外部電極形成用治具）の他の例を示す図である。 (ａ)，(ｂ)，(ｃ)は本願発明の一実施例にかかるチップ型電子部品の製造方法における導電性ペースト付与工程を説明する図である。 (ａ)，(ｂ)，(ｃ)は本願発明の一実施例にかかるチップ型電子部品の製造方法における余剰ペースト除去工程を説明する図である。 (ａ)，(ｂ)は導電性ペースト除去手段から導電性ペースト（余剰導電性ペースト）を除去する方法を説明する図であり、(ａ)は除去する前の状態を示す図、(ｂ)は除去した後の状態を示す図である。 チップ型電子部品素子の両端部に外部電極を形成するのに用いた本願発明の他の実施例（実施例２）にかかる装置を示す図である。 チップ型電子部品素子の両端部に外部電極を形成するのに用いた本願発明の他の実施例（実施例３）にかかる装置を示す図である。 チップ型電子部品素子の両端部に外部電極を形成するのに用いた本願発明の他の実施例（実施例３）にかかる装置の動作を説明する図である。 チップ型電子部品素子の両端部に外部電極を形成するのに用いた本願発明の他の実施例（実施例３）にかかる装置の動作を説明する図である。 従来のチップ型電子部品の構成を示す図である。 従来のチップ型電子部品の製造方法を示す図である。 従来のチップ型電子部品の製造方法の他の例を示す図である。

符号の説明

１ セラミック素子（チップ型電子部品素子）
１ａ チップ型電子部品素子の端面のコーナー部
１ｂ チップ型電子部品素子の端面の稜線部
１ｃ チップ型電子部品素子の端面の中央領域
２（２ａ，２ｂ） 内部電極
３ セラミック層
４（４ａ，４ｂ） 端面
５（５ａ，５ｂ） 外部電極
６ コーナー部（稜線部）の面取り部
１０ チップ型積層セラミックコンデンサ（チップ型電子部品）
１１ チップ型電子部品素子保持取扱手段
１２ 導電性ペースト
１２ａ 余剰導電性ペースト
１３ 導電性ペースト付与手段
１３ａ 平坦面
１４ 導電性ペースト供給手段
１５，２５，３５ スキージ
２０ 導電性ペースト除去手段（外部電極形成用治具）
２１ 接触部
２２ プレート
２３，３３，４３ 凸部
２３ａ 凸部の先端面
２４ 凹部
２６ 一体プレート
ｂ 凸部の幅の最も狭い部分の寸法
ｄ 凹部の深さの寸法
ｈ 凸部の高さ
Ｐ 凸部の配置間隔
ｒ チップ型電子部品素子の面取り部分の曲率半径
Ｌ チップ型電子部品素子の長さ
Ｔ チップ型電子部品素子の高さ
Ｗ チップ型電子部品素子の幅

Claims (6)

1. 接触部に、チップ型電子部品素子の端面に付与した外部電極形成用の導電性ペーストを接触させて、前記チップ型電子部品素子の端面から前記接触部に余剰導電性ペーストを移行させるための外部電極形成用治具であって、
   前記接触部が、先端面が前記チップ型電子部品素子の端面に付与された導電性ペーストと接触する接触面となる複数の凸部を有し、
   前記凸部の配置間隔Ｐが、下記の式(１)：
   Ｐ≦（Ｗ−２ｒ）／２ (１)
   Ｗ：端面を構成する最短辺の寸法
   ｒ：端面コーナー部の面取り部の曲率半径
   の要件を満たし、
   前記凸部の幅の最も狭い部分の寸法ｂが、下記の式(２)：
   ｂ≦０．３５Ｐ (２)
   の要件を満たすとともに、
   前記凸部の高さｈが、下記の式(３)：
   ０．２ｂ≦ｈ≦ｂ (３)
   の要件を満たすこと
   を特徴とする外部電極形成用治具。
2. 前記接触部を構成する前記凸部が、前記凸部の高さと略同等の深さの凹部内に配設されていることを特徴とする請求項１記載の外部電極形成用治具。
3. 前記接触部を構成する前記凸部が海島状に配置されていることを特徴とする請求項１または２記載の外部電極形成用治具。
4. (ａ)チップ型電子部品素子の端面を、外部電極形成用の導電性ペースト中に浸漬することにより、チップ型電子部品素子の端面に、外部電極形成用の導電性ペーストを付与する導電性ペースト付与工程と、
   (ｂ)前記チップ型電子部品素子の端面に付与した外部電極形成用の導電性ペーストと接触させる接触部が、先端面が前記チップ型電子部品素子の端面に付与された導電性ペーストと接触する接触面となる複数の凸部を有し、
   前記凸部の配置間隔Ｐが、下記の式(１)：
   Ｐ≦（Ｗ−２ｒ）／２ (１)
   Ｗ：端面を構成する最短辺の寸法
   ｒ：端面コーナー部の面取り部の曲率半径
   の要件を満たし、
   前記凸部の幅の最も狭い部分の寸法ｂが、下記の式(２)：
   ｂ≦０．３５Ｐ (２)
   の要件を満たすとともに、
   前記凸部の高さｈが、下記の式(３)：
   ０．２ｂ≦ｈ≦ｂ (３)
   の要件を満たす外部電極形成用治具を用い、
   前記接触面と、前記チップ型電子部品素子の端面に付着した前記導電性ペーストとを接触させた後、離間させることにより、前記チップ型電子部品素子の端面から前記接触部に余剰導電性ペーストを移行させて除去する余剰ペースト除去工程と、
   (ｃ)前記余剰ペーストを除去した後の、前記チップ型電子部品素子の端面に付着した導電性ペーストを乾燥させる導電性ペースト乾燥工程と、
   (ｄ)前記導電性ペースト乾燥工程で乾燥された、前記チップ型電子部品素子の端面に付着した導電性ペーストを焼き付ける工程と
   を具備することを特徴とするチップ型電子部品の製造方法。
5. 前記余剰ペースト除去工程において、チップ型電子部品素子の端面から除去されて、前記外部電極形成用治具の前記凸部の先端面に付着した導電性ペーストを、スキージングすることによって除去するスキージング工程を備えていることを特徴とする請求項４記載のチップ型電子部品の製造方法。
6. 前記余剰ペースト除去工程において、前記チップ型電子部品素子の端面と、前記外部電極形成用治具の前記凸部の先端面とを当接させることにより、前記余剰導電性ペーストの除去を行うことを特徴とする請求項４または５記載のチップ型電子部品の製造方法。

Images