JP4352832B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP4352832B2 JP4352832B2 JP2003330389A JP2003330389A JP4352832B2 JP 4352832 B2 JP4352832 B2 JP 4352832B2 JP 2003330389 A JP2003330389 A JP 2003330389A JP 2003330389 A JP2003330389 A JP 2003330389A JP 4352832 B2 JP4352832 B2 JP 4352832B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- electronic component
- component element
- paste layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 238000012545 processing Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 description 112
- 238000000034 method Methods 0.000 description 31
- 239000003985 ceramic capacitor Substances 0.000 description 22
- 239000000919 ceramic Substances 0.000 description 20
- 230000007547 defect Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229940116411 terpineol Drugs 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
なお、この場合において、電子部品素子1に外部電極4を形成するにあたっては、電子部品素子1の端部を導電性ペースト層52に浸漬することにより、電子部品素子1の端面1aだけでなく側面1bの一部にも導電性ペースト膜53を付着させるようにしている。
また、電子部品素子1に付着した導電性ペースト膜63の表面が乾燥してしまうと、第2の導電性ペースト層64に浸漬した後に、導電性ペースト膜63中にピンホールが生じる場合があるという問題点もある。
(a)平盤上に第1の導電性ペースト層を形成し、第1の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(b)前記(a)の工程の後に、平盤上の第1の導電性ペースト層が形成されている領域と隣接する領域に、第1の導電性ペースト層よりも厚みの薄い第2の導電性ペースト層を形成し、第2の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第2の導電性ペースト層側に移行させて除去する工程と、
(c)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
(a)平盤上に第1の導電性ペースト層を形成し、第1の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(b)前記(a)の工程の後に、平盤上の第1の導電性ペースト層が形成されている領域と隣接する領域に、前記(a)の工程で形成された第1の導電性ペースト層よりも厚みの薄い1以上の中間処理用の導電性ペースト層を形成し、該導電性ペースト層に電子部品素子の導電性ペースト膜が形成された部分を浸漬する工程と、
(c)平盤上の中間処理用の導電性ペースト層が形成されている領域と隣接する領域に、第1の導電性ペースト層及び中間処理用の導電性ペースト層よりも厚みの薄い第2の導電性ペースト層を形成し、第2の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第2の導電性ペースト層側に移行させて除去する工程と、
(d)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
(a)平盤上の互いに隣接する領域に、電子部品素子を浸漬することにより、電子部品素子の所定の領域に導電性ペースト膜を形成することが可能な厚みを有する第1の導電性ペースト層と、第1の導電性ペースト層よりも厚みの薄い第2の導電性ペースト層を任意の順に形成する工程と、
(b)第1の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(c)前記(b)の工程の後に、第2の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第2の導電性ペースト層側に移行させて除去する工程と、
(d)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
(a)平盤上に、電子部品素子を浸漬することにより、電子部品素子の所定の領域に導電性ペースト膜を形成することが可能な厚みを有する第1の導電性ペースト層と、第1の導電性ペースト層よりも厚みの薄い第2の導電性ペースト層と、第1の導電性ペースト層よりも厚みの薄い1以上の第3の導電性ペースト層とを任意の順に、かつ、平盤上に形成される導電性ペースト層のいずれかに隣接する領域に形成する工程と、
(b)第1及び第3の導電性ペースト層に任意の順序で電子部品素子の所定の部分を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(c)前記(b)の工程の後に、第2の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第2の導電性ペースト層側に移行させて除去する工程と、
(d)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
すなわち、第1の導電性ペースト層と第2の導電性ペースト層を、互いに隣接する領域に形成するようにしているので、電子部品素子を第1の導電性ペースト層に浸漬した後、第2の導電性ペースト層を速やかに形成することができるため、電子部品素子に形成された導電性ペースト膜が乾燥するまでに、電子部品素子の導電性ペースト膜が形成された部分を第2の導電性ペースト層に浸漬することが可能になり、余剰の導電性ペーストを効率よく平盤上の第2の導電性ペースト層側に移行させることが可能になる。
したがって、本願発明によれば、電子部品素子の端面から側面にまで回り込んだ導電性ペースト膜の幅方向の中央部が突出したりすることを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極を備えた信頼性の高い電子部品を効率よく製造することが可能になる。
すなわち、第1の導電性ペースト層、中間処理用の導電性ペースト層、及び第2の導電性ペースト層を、それぞれ形成される順に隣接する領域に形成するようにしているので、各導電性ペースト層を速やかに形成することができるため、電子部品素子に形成された導電性ペースト膜表面が乾燥するまでに、電子部品素子の導電性ペースト膜が形成された部分を中間処理用の導電性ペースト層及び第2の導電性ペースト層に浸漬することが可能で、電子部品素子に形成された導電性ペースト膜と中間処理用の導電性ペースト層をよくなじませて気泡などを除去することができるとともに、余剰の導電性ペーストを効率よく平盤上の第2の導電性ペースト層側に移行させることが可能になり、形状精度が高く、かつ、ピンホールなどの欠陥のない外部電極を備えた信頼性の高い電子部品をより確実に製造することが可能になる。
したがって、本願発明によれば、電子部品素子の端面から側面にまで回り込んだ導電性ペースト膜の幅方向の中央部が突出したりすることを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極を備えた信頼性の高い電子部品を効率よく製造することが可能になる。
なお、この実施例1では、図8に示すように、電子部品素子(セラミック素子)1中に、複数の内部電極2がセラミック層3を介して積層され、かつ、セラミック層3を介して互いに対向する内部電極2が交互にセラミック素子1の逆側の端面に引き出されて、端面に形成された外部電極4に接続された構造を有する積層セラミック電子部品を製造する場合を例にとって説明する。
なお、この実施例1では、導電性ペーストPとして、Cu粉末を導電材料とし、これにガラスフリット、アクリル樹脂、及びターピネオール系溶剤を配合し、混練することにより作製した導電性ペーストを用いた。
(6)それから、電子部品素子1に付与された導電性ペースト膜13を焼き付けることにより外部電極4を形成する。これにより、図8に示すように、電子部品素子(セラミック素子)1中に、複数の内部電極2がセラミック層3を介して積層され、かつ、セラミック層3を介して互いに対向する内部電極2が交互にセラミック素子1の逆側の端面に引き出されて、端面に形成された外部電極4に接続された構造を有する積層セラミックコンデンサが得られる。
したがって、電子部品素子1の端面1aから側面1bにまで回り込んだ導電性ペースト膜13の幅方向の中央部13aが突出するようなことを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極4を備えた信頼性の高い積層セラミックコンデンサを効率よく製造することが可能になる。
なお、この実施例2でも、図8に示すような構造を有する積層セラミックコンデンサ(電子部品)を製造する場合を例にとって説明する。
なお、この実施例2でも、実施例1と同様に、導電性ペーストPとして、Cu粉末を導電材料とし、これにガラスフリット、アクリル樹脂、及びターピネオール系溶剤を配合し、混練することにより作製した導電性ペーストを用いた。
具体的には、導電性ペースト槽33のスキージブレード32の位置を第2の導電性ペースト層12の厚みに対応した低い位置に下降させた状態で、平盤10を矢印Aで示す方向に移動させることにより、第1の導電性ペースト11よりも厚みの薄い第2の導電性ペースト層12を先に形成し、その後、スキージブレード32を第1の導電性ペースト層11の厚みに対応した高い位置に上昇させた状態で平盤10を矢印Aで示す方向に移動させることにより、第2の導電性ペースト層12に隣接した位置に第1の導電性ペースト層11を形成する。
これにより、図8に示すように、電子部品素子(セラミック素子)1中に、複数の内部電極2がセラミック層3を介して積層され、かつ、セラミック層3を介して互いに対向する内部電極2が交互にセラミック素子1の逆側の端面に引き出されて、端面に形成された外部電極4に接続された構造を有する積層セラミックコンデンサが得られる。
したがって、電子部品素子1の端面1aから側面1bにまで回り込んだ導電性ペースト膜13の幅方向の中央部13aが突出することを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極4を備えた信頼性の高い積層セラミックコンデンサを効率よく製造することが可能になる。
なお、この変形例の場合、電子部品素子と導電性ペースト層あるいは電子部品素子に形成された導電性ペースト膜と導電性ペースト層を十分になじませて、電子部品素子への導電性ペースト膜の形成、導電性ペースト膜中の気泡の除去、余剰の導電性ペーストの除去などをより確実に行うことが可能になり、形状精度が高く、かつ、ピンホールなどのない外部電極を備えた信頼性の高い電子部品をさらに確実に製造することができるようになる。
1a 電子部品素子の端面
1b 電子部品素子の側面
2 内部電極
3 セラミック層
4 外部電極
10 平盤
11 第1の導電性ペースト層
12 第2の導電性ペースト層
13 導電性ペースト膜
13a 導電性ペースト膜の幅方向の中央部
21 保持ヘッド
21a 粘着シート
31 側板
32 スキージブレード
33 導電性ペースト槽
A,B 平盤の移動方向を示す矢印
P 導電性ペースト
Claims (6)
- (a)平盤上に第1の導電性ペースト層を形成し、第1の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(b)前記(a)の工程の後に、平盤上の第1の導電性ペースト層が形成されている領域と隣接する領域に、第1の導電性ペースト層よりも厚みの薄い第2の導電性ペースト層を形成し、第2の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第2の導電性ペースト層側に移行させて除去する工程と、
(c)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴とする電子部品の製造方法。 - (a)平盤上に第1の導電性ペースト層を形成し、第1の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(b)前記(a)の工程の後に、平盤上の第1の導電性ペースト層が形成されている領域と隣接する領域に、前記(a)の工程で形成された第1の導電性ペースト層よりも厚みの薄い1以上の中間処理用の導電性ペースト層を形成し、該導電性ペースト層に電子部品素子の導電性ペースト膜が形成された部分を浸漬する工程と、
(c)平盤上の中間処理用の導電性ペースト層が形成されている領域と隣接する領域に、第1の導電性ペースト層及び中間処理用の導電性ペースト層よりも厚みの薄い第2の導電性ペースト層を形成し、第2の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第2の導電性ペースト層側に移行させて除去する工程と、
(d)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴とする電子部品の製造方法。 - 前記(a)の工程の前に、前記(a)の工程で第1の導電性ペースト層が形成される領域と隣接する領域に、1以上の前処理用の導電性ペースト層を形成し、該前処理用の導電性ペースト層に電子部品素子の所定の部分を浸漬する工程を備えていることを特徴とする請求項1又は2記載の電子部品の製造方法。
- (a)平盤上の互いに隣接する領域に、電子部品素子を浸漬することにより、電子部品素子の所定の領域に導電性ペースト膜を形成することが可能な厚みを有する第1の導電性ペースト層と、第1の導電性ペースト層よりも厚みの薄い第2の導電性ペースト層を任意の順に形成する工程と、
(b)第1の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(c)前記(b)の工程の後に、第2の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第2の導電性ペースト層側に移行させて除去する工程と、
(d)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴とする電子部品の製造方法。 - (a)平盤上に、電子部品素子を浸漬することにより、電子部品素子の所定の領域に導電性ペースト膜を形成することが可能な厚みを有する第1の導電性ペースト層と、第1の導電性ペースト層よりも厚みの薄い第2の導電性ペースト層と、第1の導電性ペースト層よりも厚みの薄い1以上の第3の導電性ペースト層とを任意の順に、かつ、平盤上に形成される導電性ペースト層のいずれかに隣接する領域に形成する工程と、
(b)第1及び第3の導電性ペースト層に任意の順序で電子部品素子の所定の部分を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(c)前記(b)の工程の後に、第2の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第2の導電性ペースト層側に移行させて除去する工程と、
(d)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴とする電子部品の製造方法。 - 各導電性ペースト層に電子部品素子を浸漬するにあたって、導電性ペースト層及び電子部品素子に形成された導電性ペースト膜が乾燥していない状態で電子部品素子を浸漬することを特徴とする請求項1〜5記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003330389A JP4352832B2 (ja) | 2003-09-22 | 2003-09-22 | 電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003330389A JP4352832B2 (ja) | 2003-09-22 | 2003-09-22 | 電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101104A JP2005101104A (ja) | 2005-04-14 |
JP4352832B2 true JP4352832B2 (ja) | 2009-10-28 |
Family
ID=34459374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003330389A Expired - Lifetime JP4352832B2 (ja) | 2003-09-22 | 2003-09-22 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4352832B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4529809B2 (ja) * | 2005-06-14 | 2010-08-25 | 株式会社村田製作所 | 電子部品の製造方法および電子部品の製造装置 |
JP4720608B2 (ja) | 2006-05-10 | 2011-07-13 | パナソニック株式会社 | 部品実装装置および部品実装方法 |
JP6825588B2 (ja) * | 2018-02-05 | 2021-02-03 | 株式会社村田製作所 | 電子部品の製造方法 |
CN115280445B (zh) * | 2020-03-11 | 2024-07-09 | 新烯科技有限公司 | 电子部件的制造方法和装置 |
-
2003
- 2003-09-22 JP JP2003330389A patent/JP4352832B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005101104A (ja) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101896286B1 (ko) | 적층 세라믹 콘덴서의 제조 방법 | |
JP2012119616A (ja) | 電子部品の製造方法及び電子部品 | |
JP5040983B2 (ja) | 電子部品の製造方法及び電子部品 | |
JP4352832B2 (ja) | 電子部品の製造方法 | |
JP3444291B2 (ja) | セラミック電子部品およびその製造方法 | |
JP2022097372A (ja) | 積層型電子部品及びその製造方法 | |
JP5045734B2 (ja) | 電子部品の製造方法及び電子部品 | |
JP2000182883A (ja) | 積層セラミック電子部品の製造方法 | |
JPH08130170A (ja) | 電子部品の端子電極形成方法 | |
JP3444290B2 (ja) | セラミック電子部品およびその製造方法 | |
JP4412074B2 (ja) | セラミック電子部品の製造方法 | |
WO2018123872A1 (ja) | 電子部品への被覆素材の選択的被覆方法および電子部品の製造方法 | |
JP4487849B2 (ja) | 電子部品の製造方法 | |
JP2009059789A (ja) | 配線基板およびその製造方法 | |
CN113593906B (zh) | 陶瓷电子部件以及陶瓷电子部件的制造方法 | |
JP2004165294A (ja) | 電子部品およびその製造方法 | |
JPH0864029A (ja) | 端子電極用ペースト | |
JPH03241813A (ja) | チップ型電子部品の外装方法 | |
JP2003347153A (ja) | 電子部品の製造方法 | |
JP2981515B2 (ja) | 電子部品の製造方法 | |
JP3470651B2 (ja) | セラミック電子部品の製造方法 | |
CN110663088B (zh) | 导体形成用组合物、导体及其制造方法以及芯片电阻器 | |
JP2006100498A (ja) | セラミック電子部品の製造方法 | |
KR20230139317A (ko) | 전자부품의 제조 방법 및 전자부품의 제조 장치 | |
JPH06176965A (ja) | チップ電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4352832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |