JP4412074B2 - セラミック電子部品の製造方法 - Google Patents

セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP4412074B2
JP4412074B2 JP2004191341A JP2004191341A JP4412074B2 JP 4412074 B2 JP4412074 B2 JP 4412074B2 JP 2004191341 A JP2004191341 A JP 2004191341A JP 2004191341 A JP2004191341 A JP 2004191341A JP 4412074 B2 JP4412074 B2 JP 4412074B2
Authority
JP
Japan
Prior art keywords
conductive paste
ceramic body
drying
ceramic
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004191341A
Other languages
English (en)
Other versions
JP2006013315A (ja
Inventor
洋晴 中嶋
一麿 田中
孝明 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004191341A priority Critical patent/JP4412074B2/ja
Publication of JP2006013315A publication Critical patent/JP2006013315A/ja
Application granted granted Critical
Publication of JP4412074B2 publication Critical patent/JP4412074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

この発明は、セラミック電子部品の製造方法に関し、特にたとえば、積層セラミックコンデンサなどのようなセラミック素体の両端面に外部電極が形成されたセラミック電子部品を得るためのセラミック電子部品の製造方法に関する。
たとえば、積層セラミックコンデンサは、互いに対向するように積層される複数の内部電極を有するセラミック素体を含む。セラミック素体の両端面には、隣接する内部電極が交互に引き出される。そして、内部電極が引き出されたセラミック素体の両端面に、外部電極が形成されている。それにより、2つの外部電極には隣接する内部電極が交互に接続され、これらの外部電極間に静電容量が形成される。
積層セラミックコンデンサを作製するために、図6に示すように、内部電極を有するセラミック素体1が準備される。セラミック素体1は、導電性ペーストで内部電極パターンを形成したセラミックグリーンシートを積層し、焼成することにより形成される。このセラミック素体1の両端面に外部電極を形成するために、基台2上に導電性ペースト3が広げられる。この導電性ペースト3にセラミック素体1の一方の端面を浸漬することにより、セラミック素体1の一方の端面に導電性ペースト3が塗布される。さらに、図7に示すように、セラミック素体1の他方の端面を導電性ペースト3に浸漬することにより、セラミック素体1の他方の端面に導電性ペースト3が塗布される。そして、これらの導電性ペースト3を焼成することにより、外部電極が形成される。さらに、焼成して得られた外部電極に、必要に応じてNiめっき被膜やSnめっき被膜などが形成される。このような積層セラミックコンデンサの製造工程において、治具を用いて多数のセラミック素体1を保持することにより、多数のセラミック素体1に同時に導電性ペースト3を塗布することができる(例えば、特許文献1参照)。
特開平5−136010号公報
セラミック素体の一方の端面を導電性ペーストに浸漬したのち、セラミック素体の他方の端面を導電性ペーストに浸漬するために、セラミック素体を逆転させる必要がある。しかしながら、セラミック素体を逆転させるときに、導電性ペーストの変形を防止するため、セラミック素体の一方の端面に塗布された導電性ペーストを乾燥させ、流動性を小さくする必要がある。さらに、セラミック素体の他方の端部に導電性ペーストを塗布したのち、導電性ペーストの焼付け工程に運ぶときに導電性ペーストが変形することを防ぐため、再度導電性ペーストの乾燥を行う必要がある。
このように、セラミック素体に導電性ペーストを塗布してから焼付け工程に至るまでの間に、2回の乾燥工程があるが、これらの乾燥工程において、セラミック素体の一方の端面に塗布された導電性ペーストは2回の乾燥工程を経ているのに対して、セラミック素体の他方の端面に塗布された導電性ペーストは1回の乾燥工程しか経ていない。そのため、セラミック素体の両端面の導電性ペーストの乾燥状態(溶剤含有率)に差が生じる。このように、セラミック素体の両端面に塗布された導電性ペーストの乾燥状態が異なると、たとえば最初に塗布した導電性ペーストを基準として焼結条件を設定すると、後で塗布した導電性ペーストが焼結不足となる。逆に、後で塗布した導電性ペーストを基準として焼結条件を設定すると、最初に塗布した導電性ペーストが焼結しすぎとなり、外部電極内にポアが発生する。
このような状態において、焼結電極上にめっき被膜を形成する場合、めっき液が外部電極内に浸入して残留し、セラミック電子部品を半田付けの際に残留しためっき液が膨張し、外部電極にクラック等の欠陥を生じさせる恐れがある。また、外部電極の緻密性が不十分であると、耐湿性に劣り、水分などが浸入する恐れがある。
それゆえに、この発明の主たる目的は、セラミック素体の両端面に緻密な外部電極が形成されたセラミック電子部品を得ることができる、セラミック電子部品の製造方法を提供することである。
この発明は、セラミック素体を準備する工程と、セラミック素体の一方の端面に導電性ペーストを塗布する工程と、セラミック素体を乾燥条件下に置いてセラミック素体の一方の端面に塗布された導電性ペーストを乾燥させる工程と、セラミック素体の他方の端面に導電性ペーストを塗布する工程と、セラミック素体を乾燥条件下においてセラミック素体の他方の端面に塗布された導電性ペーストを乾燥させる工程と、セラミック素体を再度乾燥条件下に置いてセラミック素体の一方の端面に塗布された導電性ペーストの乾燥状態と他方の端面に塗布された導電性ペーストの乾燥状態を近づける工程と、導電性ペーストを焼成する工程とを含む、セラミック電子部品の製造方法である。
また、この発明は、セラミック素体を準備する工程と、セラミック素体の一方の端面に導電性ペーストを塗布する工程と、セラミック素体を乾燥条件下に置いてセラミック素体の一方の端面に塗布された導電性ペーストを乾燥させる工程と、セラミック素体の他方の端面に導電性ペーストを塗布する工程と、セラミック素体を乾燥条件下に置いてセラミック素体の他方の端面に塗布された導電性ペーストを乾燥させる工程と、セラミック素体をセラミック素体の一方の端面に塗布された導電性ペーストを乾燥させる工程の乾燥条件よりも乾燥が促進する乾燥条件下に置いて、セラミック素体の一方の端面に塗布された導電性ペーストの乾燥状態と他方の端面に塗布された導電性ペーストの乾燥状態を近似させる工程と、導電性ペーストを焼成する工程とを含む、セラミック電子部品の製造方法である。
このようなセラミック電子部品の製造方法において、セラミック素体の一方の端面に塗布された導電性ペーストを乾燥させる工程の乾燥条件よりも乾燥が促進する乾燥条件は、セラミック素体の一方の端面に塗布された導電性ペーストを乾燥させる工程よりも乾燥温度を高める、または、乾燥時間を長くすることによるものとすることができる。
セラミック素体の一方の端面に導電性ペーストを塗布して乾燥させ、さらに他方の端面に導電性ペーストを塗布して乾燥させたのちに、再度セラミック素体を乾燥雰囲気中に置くことにより、セラミック素体の両端面に塗布された導電性ペーストの乾燥状態を近似させることができる。
また、セラミック素体の一方の端面に導電性ペーストを塗布したときの乾燥条件よりも乾燥が促進する条件下に、他方の端面に導電性ペーストを塗布したセラミック素体を置くことにより、セラミック素体の両端面に塗布された導電性ペーストの乾燥状態を近似させることができる。
このような乾燥条件でセラミック素体の両端面に塗布された導電性ペーストを乾燥させることにより、セラミック素体の両端面に塗布された導電性ペーストの乾燥状態を近似させることができる。そのため、導電性ペーストを焼成して外部電極を形成したとき、セラミック素体の両端面に、緻密な外部電極を形成することができる。
セラミック素体に先に導電性ペーストを塗布したときの乾燥条件に比べて、セラミック素体に後に導電性ペーストを塗布したときの乾燥条件を良好にするために、たとえば乾燥温度を高めてもよいし、乾燥時間を長くしてもよい。
この発明によれば、セラミック素体の両端面の導電性ペーストの乾燥状態を近づけることができるため、外部電極の緻密性の不均衡などによるセラミック電子部品の欠陥の発生を防止することができる。
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の発明を実施するための最良の形態の説明から一層明らかとなろう。
図1は、この発明の製造方法によって製造されるセラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。積層セラミックコンデンサ10は、セラミック素体12を含む。セラミック素体12は、図2に示すように、複数の誘電体セラミック層14と内部電極16とが交互に積層された構成を有する。隣接する内部電極16は、交互にセラミック素体12の対向する端面に引き出される。内部電極16が引き出されたセラミック素体12の端面には、それぞれ外部電極18が形成される。これらの外部電極18には、隣接する内部電極16が交互に接続され、2つの外部電極18間に静電容量が形成される。
セラミック素体12を得るために、誘電体材料を主成分とするセラミックスラリーを用いてセラミックグリーンシートが形成される。このセラミックグリーンシート上に、導電性ペーストを用いて、複数の内部電極用パターンが印刷される。内部電極パターンが形成されたセラミックグリーンシートが複数枚積層され、さらにその上下に内部電極パターンが形成されていないセラミックグリーンシートが積層される。そして、積層体が所定の大きさに切断され、得られた積層体チップを焼成することにより、セラミック素体12が形成される。
このようにして作製されたセラミック素体12の一方の端面が、図3に示すように、台20上に広げられた導電性ペースト22に浸漬される。ここで、導電性ペースト22としては、銅粉などの金属粉、ガラスフリット、樹脂、溶剤などで構成されるものが用いられる。このような導電性ペースト22にセラミック素体12を浸漬することにより、セラミック素体12の一方の端面に、導電性ペースト22が塗布される。なお、図3には、1つのセラミック素体12が示されているが、実際に積層セラミックコンデンサ10を製造する際には、治具などに多数のセラミック素体12が保持され、これらのセラミック素体12が同時に導電性ペースト22に浸漬される。
導電性ペースト22が塗布されたセラミック素体12は、たとえばコンベア等の移動媒体を利用して乾燥炉内を移動する流動式乾燥炉に通され、導電性ペースト22が乾燥させられる。そののち、図4に示すように、セラミック素体12が逆転させられ、セラミック素体12の他方の端面が導電性ペースト22に浸漬される。このセラミック素体12が流動式乾燥炉に通され、セラミック素体12の他方の端面に塗布された導電性ペースト22が乾燥させられる。
セラミック素体12の他方の端面に塗布された導電性ペースト22が乾燥させられた後に、セラミック素体12がオーブン中に入れられ、セラミック素体12の一方の端面および他方の端面に塗布された導電性ペースト22が再度乾燥させられる。そののち、導電性ペースト22が焼成され、セラミック素体12の両端面に外部電極18が形成される。さらに、必要に応じて、外部電極18に、Niめっき被膜やSnめっき被膜などが形成され、積層セラミックコンデンサ10が形成される。
なお、オーブン中において、一方の端面および他方の端面の導電性ペースト22の乾燥状態を近似する程度まで乾燥させるため、セラミック素体12を載せた容器を振動させることにより、セラミック素体12を動かしてもよい。また、オーブン内の雰囲気を循環させることによって、オーブン内の温度を均一にすることにより、セラミック素体12の一方の端面および他方の端面に塗布された導電性ペースト22をより近似した乾燥状態となるように乾燥させることができる。さらに、オーブン中にセラミック素体12を載せた複数の容器を入れる場合、オーブン内において容器を時計回りまたは反時計回りに移動させることにより、セラミック素体12の一方端面および他方端面に塗布された導電性ペースト22をより近似した乾燥状態まで乾燥させることができる。
この積層セラミックコンデンサ10では、セラミック素体12に導電性ペースト22が塗布されたのちに、流動式乾燥炉に通されるため、セラミック素体12の一方の端面に塗布された導電性ペースト22は2回乾燥させられ、セラミック素体12の他方の端面に塗布された導電性ペースト22は1回乾燥させられる。そのため、これらの導電性ペースト22の乾燥状態に差が生じるが、オーブンによって導電性ペースト22を再度乾燥させることにより、これらの導電性ペースト22の乾燥状態(溶剤含有率)を近づけることができる。
また、上記のようにオーブンによってセラミック素体12の一方の端面および他方の端面に塗布された導電性ペースト22を再度乾燥させることに代えて、セラミック素体12の一方の端面に塗布された導電性ペースト22を乾燥させる乾燥条件に対して、セラミック素体12の他方の端面に塗布された導電性ペースト22を乾燥させる乾燥条件をより乾燥状態が促進する条件で行うことにより、セラミック素体12の一方の端面および他方の端面に塗布された導電性ペースト22の乾燥状態を近似させることができる。なお、より乾燥状態が促進する条件とは、乾燥時間や乾燥温度等の乾燥条件であり、セラミック素体12の一方の端面に塗布された導電性ペースト22を乾燥させる時よりも、セラミック素体12の他方の端面に塗布された導電性ペースト22を乾燥させる時の乾燥時間を長くする、または乾燥温度を高くすることにより、セラミック素体12の一方の端面および他方の端面に塗布された導電性ペースト22の乾燥状態を近似させることができる。
このように、セラミック素体12の両端面の導電性ペースト22の乾燥状態を近似させることにより、導電性ペースト22の焼結条件が等しくなり、最適条件で導電性ペースト22を焼結することができ、外部電極18の塗膜強度が上昇し、外部電極の剥がれ等の欠陥が低減し、耐湿性も良好にすることができる。そのため、得られる外部電極18の緻密性や内部電極16との接合性などを近似させることができ、外部電極18へのめっき液や水分などの浸入などを防止することができる。なお、この外部電極形成方法は、積層セラミックコンデンサに限らず、全てのチップ型のセラミック電子部品の両端面に外部電極を形成するときに適用可能である。
積層セラミックコンデンサ用のセラミック素体を準備した。このセラミック素体の内部電極が露出した一方の端面を導電性ペーストに浸漬し、導電性ペーストを塗布した。このセラミック素体を流動式乾燥炉に通し、導電性ペーストを150℃の温度で10分間乾燥した。次に、セラミック素体の内部電極が露出した他方の端面を導電性ペーストに浸漬し、導電性ペーストを塗布した。このセラミック素体を流動式乾燥炉に通し、導電性ペーストを150℃の温度で10分間乾燥した。
このセラミック素体を固定式のオーブンに入れて再度乾燥させた場合と、乾燥させなかった場合について、外部電極を焼付けた後における内部電極と外部電極との接合性を調査した。なお、オーブンによる乾燥において、乾燥温度と乾燥時間とを変えて、接合性の調査を行った。接合性の調査のために、導電性ペーストを乾燥後、外部電極の焼付けおよびめっき処理を行った。そして、得られた積層セラミックコンデンサについて、静電容量のばらつき、Q値の最小値を調べ、さらに耐湿負荷試験において発生した不良数を調べた。ここで、静電容量のばらつきおよびQ値の最小値は、試料数30個について行い、耐湿負荷不良数は試料数100個について行った。この調査の結果を表1に示す。
Figure 0004412074
表1の試料番号1からわかるように、オーブンによる乾燥を行わなかったものは、静電容量のばらつきが大きく、Q値の最小値も小さい値であり、耐湿負荷試験においても不良品が認められた。この積層セラミックコンデンサを断面研磨し、外部電極の焼結状態を確認したところ、外部電極表面あるいは外部電極中にポアが発生しており、また水分の浸入により発生したと考えられるクラックが発生していることが確認された。また、表1の試料番号2および試料番号3からわかるように、乾燥温度が50℃の場合においても、静電容量のばらつきが大きく、Q値の最小値も小さい値であり、耐湿負荷試験においても不良品が認められた。
それに対して、試料番号4〜試料番号9からわかるように、乾燥温度を100℃以上とした場合、静電容量のばらつきは小さく、Q値の最小値は大きく、耐湿負荷試験における不良品は認められなかった。このように、流動式乾燥炉で導電性ペーストを乾燥させたセラミック素体を100℃以上で再度乾燥させることにより、外部電極を緻密にすることができ、内部電極と外部電極との接合性も向上させることができる。
1608チップサイズのセラミック素体と導電性ペーストを準備した。導電性ペーストは、70質量%の銅粉(球形粉+偏平粉)、3質量%のガラスフリット、7質量%のアクリル系樹脂、20質量%の溶剤(タービネオール系+テレピン油系の混合物)からなるものである。
導電性ペーストを台上に広げ、セラミック素体の一方の端面を導電性ペーストに浸漬して、熱風循環法により乾燥させた。乾燥温度プロファイルは、図5に示すように、50℃/分で200℃まで昇温し、200℃で3分間保持したのち、50℃/分で降温した。次に、セラミック素体の他方の端面を導電性ペーストに浸漬し、図5に示す乾燥温度プロファイルで導電性ペーストを乾燥させた。したがって、セラミック素体の一方側の導電性ペーストは2回の乾燥工程を経ており、セラミック素体の他方側の導電性ペーストは1回の乾燥工程を経ている。
このセラミック素体の両端面の導電性ペーストの溶剤含有率を調べたところ、セラミック素体の一方側の導電性ペーストでは3質量%の含有率であり、セラミック素体の他方側の導電性ペーストでは5.3質量%の含有率であった。
また、セラミック素体の一方の端面に導電性ペーストを塗布したのち、図5に示す乾燥温度プロファイルで導電性ペーストを乾燥させた。さらに、セラミック素体の他方の端面に導電性ペーストを塗布したのち、図5に示す乾燥プロファイルの200℃におけるキープ時間を10分として導電性ペーストを乾燥させた。したがって、セラミック素体の一方側の導電性ペーストは2回の乾燥工程を経ており、セラミック素体の他方側の導電性ペーストは1回の乾燥工程を経ているが、最初に導電性ペーストを塗布したときの乾燥時間より、後に導電性ペーストを塗布したときの乾燥時間のほうが長くなっている。
このようにして乾燥させた導電性ペーストの溶剤の含有率を調べたところ、セラミック素体の一方側の導電性ペーストでは0.5質量%の含有率であり、セラミック素体の他方側の導電性ペーストでは0.6質量%の含有率であった。このように、最初に導電性ペーストを塗布したときの乾燥時間より、後に導電性ペーストを塗布したときの乾燥時間を長くすることにより、セラミック素体の両端面の導電性ペーストの溶剤含有率を均一化させることができた。
この発明の製造方法によって製造されるセラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。 図1に示す積層セラミックコンデンサの内部を示す図解図である。 図1に示す積層セラミックコンデンサを作製するためにセラミック素体の一方の端面に導電性ペーストを塗布する工程を示す図解図である。 図3に示すセラミック素体の他方の端面に導電性ペーストを塗布する工程を示す図解図である。 実施例2における乾燥工程の乾燥温度プロファイルを示す図である。 従来のセラミック電子部品を作製するためにセラミック素体の一方の端面に導電性ペーストを塗布する工程を示す図解図である。 図6に示すセラミック素体の他方の端面に導電性ペーストを塗布する工程を示す図解図である。
符号の説明
10 積層セラミックコンデンサ
12 セラミック素体
14 誘電体セラミック層
16 内部電極
18 外部電極
20 台
22 導電性ペースト

Claims (3)

  1. セラミック素体を準備する工程、
    前記セラミック素体の一方の端面に導電性ペーストを塗布する工程、
    前記セラミック素体を乾燥条件下に置いて前記セラミック素体の一方の端面に塗布された前記導電性ペーストを乾燥させる工程、
    前記セラミック素体の他方の端面に導電性ペーストを塗布する工程、
    前記セラミック素体を乾燥条件下において前記セラミック素体の他方の端面に塗布された前記導電性ペーストを乾燥させる工程、
    前記セラミック素体を再度乾燥条件下に置いて前記セラミック素体の一方の端面に塗布された前記導電性ペーストの乾燥状態と他方の端面に塗布された前記導電性ペーストの乾燥状態を近づける工程、および
    前記導電性ペーストを焼成する工程、を含む、セラミック電子部品の製造方法。
  2. セラミック素体を準備する工程、
    前記セラミック素体の一方の端面に導電性ペーストを塗布する工程、
    前記セラミック素体を乾燥条件下に置いて前記セラミック素体の一方の端面に塗布された前記導電性ペーストを乾燥させる工程、
    前記セラミック素体の他方の端面に導電性ペーストを塗布する工程、
    前記セラミック素体を乾燥条件下に置いて前記セラミック素体の他方の端面に塗布された前記導電性ペーストを乾燥させる工程、
    前記セラミック素体を前記セラミック素体の一方の端面に塗布された前記導電性ペーストを乾燥させる工程の乾燥条件よりも乾燥が促進する乾燥条件下に置いて、前記セラミック素体の一方の端面に塗布された前記導電性ペーストの乾燥状態と他方の端面に塗布された前記導電性ペーストの乾燥状態を近似させる工程、および
    前記導電性ペーストを焼成する工程、を含む、セラミック電子部品の製造方法。
  3. 前記セラミック素体の一方の端面に塗布された前記導電性ペーストを乾燥させる工程の乾燥条件よりも乾燥が促進する乾燥条件は、前記セラミック素体の一方の端面に塗布された前記導電性ペーストを乾燥させる工程よりも乾燥温度を高める、または、乾燥時間を長くすることによるものである、請求項2に記載のセラミック電子部品の製造方法。
JP2004191341A 2004-06-29 2004-06-29 セラミック電子部品の製造方法 Expired - Fee Related JP4412074B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004191341A JP4412074B2 (ja) 2004-06-29 2004-06-29 セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004191341A JP4412074B2 (ja) 2004-06-29 2004-06-29 セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2006013315A JP2006013315A (ja) 2006-01-12
JP4412074B2 true JP4412074B2 (ja) 2010-02-10

Family

ID=35780163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004191341A Expired - Fee Related JP4412074B2 (ja) 2004-06-29 2004-06-29 セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4412074B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4760899B2 (ja) 2008-12-12 2011-08-31 株式会社村田製作所 チップ状電子部品の製造方法
JP5040941B2 (ja) * 2009-03-06 2012-10-03 Tdk株式会社 電子部品の製造方法
JP5770539B2 (ja) 2011-06-09 2015-08-26 Tdk株式会社 電子部品及び電子部品の製造方法
JP2013058558A (ja) 2011-09-07 2013-03-28 Tdk Corp 電子部品

Also Published As

Publication number Publication date
JP2006013315A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
US9336952B2 (en) Multilayer ceramic electronic part and method of manufacturing the same
US20180301280A1 (en) Conductive paste for external electrode and method for manufacturing electronic component including the conductive paste for external electrode
JP2010073780A (ja) セラミック電子部品およびその製造方法
CN107452505A (zh) 层叠陶瓷电容器
KR101849095B1 (ko) 전자부품
JP2012119616A (ja) 電子部品の製造方法及び電子部品
JP5040983B2 (ja) 電子部品の製造方法及び電子部品
JP2012253077A (ja) 電子部品の製造方法及び電子部品
JP3562629B2 (ja) 端子電極を持つ電子部品の製造方法
US20030007314A1 (en) Ceramic electronic component and method of producing the same
JP2943380B2 (ja) 積層セラミックコンデンサとその製造方法
JP4412074B2 (ja) セラミック電子部品の製造方法
JP2003318059A (ja) 積層セラミックコンデンサ
JPH04320017A (ja) 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト
JP5045734B2 (ja) 電子部品の製造方法及び電子部品
JP2012069827A (ja) 電子部品の製造方法、振込治具及びローラー治具
JPH04282802A (ja) セラミック電子部品の製造法
CN116264129A (zh) 制造多层陶瓷电容器的方法和多层陶瓷电容器
JP7136333B2 (ja) チップ型セラミック電子部品およびその製造方法
JP2001006964A (ja) 積層セラミック電子部品の製造方法
JP3444290B2 (ja) セラミック電子部品およびその製造方法
JPH0896623A (ja) 導電ペースト
JPH03280414A (ja) 磁器電子部品
JP4352832B2 (ja) 電子部品の製造方法
JP2000058374A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4412074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees