CN108417556A - 多芯片堆叠封装结构 - Google Patents

多芯片堆叠封装结构 Download PDF

Info

Publication number
CN108417556A
CN108417556A CN201810499445.7A CN201810499445A CN108417556A CN 108417556 A CN108417556 A CN 108417556A CN 201810499445 A CN201810499445 A CN 201810499445A CN 108417556 A CN108417556 A CN 108417556A
Authority
CN
China
Prior art keywords
chip
substrate
boss
stackable unit
bonding line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810499445.7A
Other languages
English (en)
Inventor
李扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Okun (Beijing) Technology Co., Ltd.
Original Assignee
Okun (beijing) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Okun (beijing) Technology Co Ltd filed Critical Okun (beijing) Technology Co Ltd
Priority to CN201810499445.7A priority Critical patent/CN108417556A/zh
Publication of CN108417556A publication Critical patent/CN108417556A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明属于半导体芯片封装技术领域，旨在解决现有的芯片封装能耗高、易脱线的问题。为此，本发明提供了一种多芯片堆叠封装结构，其包括：设有基底和凸台的基板；包括以阶梯方式堆叠且堆叠方向相反的第一芯片堆叠单元和第二芯片堆叠单元；键合线，其包括直接连接基底与第一芯片堆叠单元中各层芯片的第一键合线，以及连接凸台与第二芯片堆叠单元中各层芯片的第二键合线。本发明通过在基板上设置凸台，有效缩短了键合线的长度，减少其消耗，降低生产成本，能缩短焊接时间，提高封装效率；此外，缩短键合线能有效提高芯片的稳定性，避免在震动中键合线的摆幅过大，造成短路等情况发生。

Description

多芯片堆叠封装结构
技术领域
本发明涉及半导体芯片封装技术领域，具体涉及一种多芯片堆叠封装结构。
背景技术
集成电路IC(integrated circuit)裸芯片在应用时，首先需要进行封装。封装的功能主要有三点：①保护芯片，因硅芯片本身比较脆弱，细小的灰尘和水汽都会破坏它们的功能，封装能隔离芯片和外部环境；②进行尺度放大，因芯片本身都很小，通过封装后能放大其尺度，便于后续PCB(Printed Circuit Board，印制电路板)板级系统使用；③进行电连接，通过封装，芯片和外界可稳定地进行信息交换。
芯片封装后形成的封装体的集成度与芯片的封装方式相关。现有技术中通过多芯片堆叠的方式来提高封装体的集成度。芯片堆叠方式主要有金字塔型堆叠、悬臂型堆叠等。
金字塔型堆叠，是指将芯片按照从大到小依次向上的方式堆叠，堆叠的层越高，芯片尺寸越小，形成金字塔状。这种堆叠方式比较适合将不同类型的芯片封装在一起。悬臂型堆叠，是指考虑到上层芯片不能遮挡下层芯片的键合点，因而在芯片之间增加介质以抬高上层芯片，又因为介质一般比芯片尺寸小，位于介质上层的芯片就形成悬臂，进而多个芯片形成悬臂型堆叠。悬臂型堆叠适于封装相同尺寸的芯片。
虽然金字塔型堆叠和悬臂型堆叠均能提高封装体的集成度，但也存在一些问题。对于金字塔型堆叠，随着堆叠层数的增多，上层芯片的面积逐渐减小，对于上层芯片，其面积与基底面积之比逐渐减小，降低了横向的封装密度，进而降低封装体的集成度。对于悬臂型堆叠，随着堆叠层数的增多，需要加入的介质层数也增多，降低了纵向的封装密度，进而降低封装体的集成度；此外，因芯片尺寸相同，必须在下层芯片的键合点的焊接操作完成后才能堆叠上层芯片，即需要进行多次热固化操作，从而会降低封装效率；再者，位于高层的芯片需要通过键合线与邻近的芯片连接，即需要在每个键合点进行多次焊接操作，工艺复杂，成本高，且易造成键合点脱线。
相应地，本领域需要一种新的多芯片堆叠封装结构来解决上述问题。
发明内容
为了至少解决现有技术中的上述问题之一，本发明提供了一种多芯片堆叠封装结构，该封装结构包括：基板，其包括基底和所述基底向上形成的凸台；芯片组，其包括依次堆叠在所述基底上的第一芯片堆叠单元和第二芯片堆叠单元，所述第一芯片堆叠单元包括沿第一方向以阶梯形式逐层堆叠的多个第一芯片，所述第二芯片堆叠单元包括沿第二方向以阶梯形式逐层堆叠的多个第二芯片，其中所述第一方向朝向所述凸台，所述第二方向背离所述凸台；键合线，其包括直接连接所述基底与所述第一芯片堆叠单元中各层芯片的第一键合线，以及连接所述凸台与所述第二芯片堆叠单元中各层芯片的第二键合线。
在上述多芯片堆叠封装结构的优选技术方案中，所述基板的边缘还向上延伸形成围壁，以构造出容置所述芯片的腔体。
在上述多芯片堆叠封装结构的优选技术方案中，所述凸台与所述围壁连接为一体结构。
在上述多芯片堆叠封装结构的优选技术方案中，所述封装结构还包括盖板，所述盖板用于封闭所述腔体。
在上述多芯片堆叠封装结构的优选技术方案中，所述腔体内填充有保护气。
在上述多芯片堆叠封装结构的优选技术方案中，所述围壁向上连接有合金外框，所述盖板与所述合金外框密封连接。
在上述多芯片堆叠封装结构的优选技术方案中，所述基板的内部布置有线路，所述基板的底部边缘设置有引脚，所述引脚与所述线路电连接，所述线路通过所述键合线和所述芯片组连接。
在上述多芯片堆叠封装结构的优选技术方案中，所述基板的底部还向下凸设有引脚保护垫。
在上述多芯片堆叠封装结构的优选技术方案中，所述凸台的高度不高于所述第二芯片堆叠单元中底层芯片的高度。
在上述多芯片堆叠封装结构的优选技术方案中，所述基板的材质为陶瓷；并且/或者所述凸台的材质为陶瓷。
本领域技术人员能够理解的是，在本发明的优选技术方案中，通过在基板上设置凸台，将第二芯片堆叠单元中各芯片上的键合点通过键合线直接连接在基板的凸台上，将第一芯片堆叠单元中各芯片上的键合点通过键合线直接连接在基底上，再通过凸台和基底内置的布线与外部引脚连接，这样能有效缩短用于连接上层芯片与基板的键合线的长度，减少键合线的消耗，降低生产成本；并且，缩短键合线能有效提高芯片稳定性，避免在震动中键合线的摆幅过大，造成短路等情况发生，同时还能缩短进行键合线焊接的设备的行程，缩短焊接时间，提高封装效率，降低资源消耗。
此外，通过将多个芯片分成两个堆叠单元，这样同时结合了金字塔型堆叠和悬臂型堆叠的优点，在横向上无需缩小芯片面积来防止上层芯片遮挡下层芯片的键合点，提高了横向上的封装密度；无需在芯片间插入介质来抬高上层芯片即可方便地暴露出各层芯片的键合点，提高了纵向上的封装密度，进而提高了封装体的集成度；固定芯片的过程中仅需要进行两次热固化操作，减少了热固化操作次数，缩减了工艺步骤，进而提高了封装效率，减小了资源消耗，降低了生产成本。
更进一步地，在本发明的优选技术方案中，采用气密封实现芯片的封装，通过将基板边缘向上延伸形成围壁，以构造出容置芯片的腔体，围壁顶部通过盖板封闭，并在封闭腔内填充保护气，能实现芯片的气密性封装，封装成本低，且省去了固化封装所需的固化时间，能提高封装效率。
更进一步地，将凸台的高度设置为不高于第二芯片堆叠单元中底层芯片的高度，方便键合线的焊接，且有效缩短键合线焊接时设备的行程。
附图说明
下面参照附图来描述本发明的优选实施方式。附图中：
图1为本发明一种实施例的封装结构的正视图；
图2为图1的俯视图；
图3为本发明中芯片组堆叠在基板上的结构示意图；
图4为图3的等轴侧视图；
图5为本发明另一种实施例的封装结构的正视图；
图6为图5的俯视图；
图7为图5的顶视图；
附图标记列表：
1、芯片组；11、第一芯片堆叠单元；111、第一芯片；112、第一键合点；12、第二芯片堆叠单元；121、第二芯片；122、第二键合点；2、基板；21、基底；22、凸台；23、围壁；24、合金外框；25、引脚保护垫；3、键合线；31、第一键合线；32、第二键合线；4、盖板；5、引脚；6、保护气。
具体实施方式
下面参照附图来描述本发明的优选实施方式。本领域技术人员应当理解的是，这些实施方式仅仅用于解释本发明的技术原理，并非旨在限制本发明的保护范围。例如，虽然下述的实施方式是结合存储器芯片来解释说明的，但是，这并不是限制性的，本发明的技术方案同样适用于逻辑芯片或其与存储器芯片的组合，这种应用对象的改变并不偏离本发明的原理和范围。
另外，为了更好地说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的芯片封装中的热固化操作、键合线焊接操作等具体步骤未作详细描述，以便于凸显本发明的主旨。
基于背景技术指出的现有的芯片封装能耗高、键合点易脱线的问题，本发明提供了一种多芯片堆叠封装结构，旨在提高封装体的集成度，提高封装效率，降低封装过程中的硬件成本，减小键合线脱线的风险。
参照图1-图7，图1为本发明一种实施例的封装结构的正视图；图2为图1的俯视图；图3为本发明中芯片组堆叠在基板上的结构示意图；图4为图3的等轴侧视图；图5为本发明另一种实施例的封装结构的正视图；图6为图5的俯视图；图7为图5的顶视图。
本实施例中的高可靠大容量存储器，其芯片封装合理地分布芯片引脚，并采用双向阶梯交错堆叠的方式，通过键合线将每层的芯片和封装基板进行电连接，进而将芯片通过基板布线和外引脚与外部器件进行电连接。
本发明提供的多芯片堆叠封装结构包括：
基板2。参照图1、图3和图4，基板2包括基底21和该基底21向上形成的凸台22。参照图4，基底21的右侧向上突起形成凸台22。基底21材料选择陶瓷，凸台材料也可选择陶瓷，基底与凸台可制成为一体结构，一次成型。陶瓷内部包含布线，可将芯片和外部引脚5电连接。
芯片组1，其包括依次堆叠在基底21上的第一芯片堆叠单元11和第二芯片堆叠单元12，第一芯片堆叠单元11和第二芯片堆叠单元12组成芯片组1。参照图3和图4，具体地，第一芯片堆叠单元11包括沿第一方向以阶梯形式逐层堆叠的多个第一芯片111，本实施例中第一芯片堆叠单元11包括4片第一芯片111，第一方向为向右向上依次堆叠。第二芯片堆叠单元12包括沿第二方向以阶梯形式逐层堆叠的多个第二芯片121，本实施例中第二芯片堆叠单元12包括4片第二芯片121，第二方向为向左向上依次堆叠，第一方向朝向凸台22，第二方向背离凸台22。上述基板2可构造为能将不同或相同的信号施加至第一芯片堆叠单元11和第二芯片堆叠单元12中的各个芯片，即可以向第一芯片堆叠单元11中的各个第一芯片111施加不同的信号，也可以施加相同的信号；可以向第一芯片111和第二芯片121施加不同的信号，也可以施加相同的信号。
键合线3。参照图4，本实施例中的键合线3分成两组，一组为直接连接基底21与第一芯片堆叠单元11中各层芯片的第一键合线31(图中未全部示出)，另一组为连接凸台22与第二芯片堆叠单元12中各层芯片的第二键合线32(图中未全部示出)。键合线3用于将通过基板2布线传递的信号施加至芯片，通常采用键合金线或铜线或硅铝线。
具体地，采用上述封装结构的封装步骤如下：将第一芯片堆叠单元11中的4层芯片依照图4所示堆叠方式堆叠好，用胶固定后进行热固化，将4层第一芯片111固定；将各第一芯片111上排布的全部或部分第一键合点112通过第一键合线313与基底21电连接；将第二芯片堆叠单元12中的4层第二芯片121依照图4所示堆叠方式堆叠好，用胶固定后进行热固化，将4层第二芯片121固定，至此经过两次热固化操作实现8层芯片的全部固定；将各层第二芯片121上排布的全部或部分第二键合点122通过第二键合线323与凸台22电连接，凸台22中封装有同基底21相同或相近的布线。
需要说明的是，本发明中每个芯片堆叠单元中的芯片个数不限于4个，可以为其他合适的数量，当然第一芯片111的数量与第二芯片121的数量可以相同也可以不同。
本领域技术人员能够理解的是，在本发明的优选技术方案中，通过在基板上设置凸台，将第二芯片堆叠单元中各芯片上的键合点通过键合线直接连接在基板的凸台上，将第一芯片堆叠单元中各芯片上的键合点通过键合线直接连接在基底上，再通过凸台和基底内置的布线与外部引脚连接，这样能有效缩短用于连接上层芯片与基板的键合线的长度，减少键合线的消耗，降低生产成本；并且，缩短键合线能有效提高芯片稳定性，避免在震动中键合线的摆幅过大，造成短路等情况发生，同时还能缩短进行键合线焊接的设备的行程，缩短焊接时间，提高封装效率，降低资源消耗。
此外，通过将多个芯片分成两个堆叠单元，这样同时结合了金字塔型堆叠和悬臂型堆叠的优点，在横向上无需缩小芯片面积来防止上层芯片遮挡下层芯片的键合点，提高了横向上的封装密度；无需在芯片间插入介质来抬高上层芯片即可方便地暴露出各层芯片的键合点，提高了纵向上的封装密度，进而提高了封装体的集成度；固定芯片的过程中仅需要进行两次热固化操作，减少了热固化操作次数，缩减了工艺步骤，进而提高了封装效率，减小了资源消耗，降低了生产成本。
进一步地，参照1和图2，基板2的边缘还向上延伸形成围壁23，以构造出容置芯片的腔体。本实施例中的基板2为长方形，围壁23的高度高于最上层的第二芯片121的高度，以方便最顶层芯片上的键合线3的焊接。设置围壁23能有效保护基底上的芯片，且方便实现进行封装。
更进一步地，凸台22与围壁23连接为一体结构。参照图1，凸台22生成在临近基底21边缘的位置，可以与围壁23制成一体结构，均采用陶瓷材质，以实现基板2的一次成型。
采用气密性封装时，封装结构还包括盖板4，盖板4可以为金属盖板，用于封闭腔体，腔体内填充有保护气6，如填充有氮气，也可直接抽真空。填充保护气6能隔绝芯片与空气中的水汽、灰尘等接触，保护芯片不被腐蚀。
参照图5-图7，本发明的另一个实施例中，围壁23向上连接有合金外框24，盖板4与合金外框24密封连接，以实现气密性封装。合金采用可伐合金，该合金在20～450℃具有与硅硼硬玻璃相近的线膨胀系数，居里点较高，并有良好的低温组织稳定性，该合金的氧化膜致密，能很好地被玻璃浸润，且不与汞作用，适合在含汞放电的仪表中使用。参照图5，当采用合金外框24时，凸台22的高度与围壁23的高度一致，将凸台22与围壁23制成为一体结构，此时第一芯片堆叠单元11容置在围壁23形成的容置腔内，第二芯片堆叠单元12位于合金外框24围成的区域内，这样能使基板2一次成型，方便加工。
基板2的内部布置有线路，其底部边缘设置有引脚5，引脚5与线路电连接。参照图7，引脚5从基板2底部的两端引出。
参照图5和图7，基板2的底部还向下凸设有引脚保护垫25，用于减小折弯后的引脚5与基底21之间的距离，减小引脚5的变形空间。
参照图1和图5，凸台22的高度不高于第二芯片堆叠单元12中底层芯片的高度，优选凸台22的高度与最底层的第二芯片121的底平面等高，方便第二键合线32的焊接。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。

Claims (10)

1.一种多芯片堆叠封装结构，其特征在于，所述封装结构包括：
基板，其包括基底和所述基底向上形成的凸台；
芯片组，其包括依次堆叠在所述基底上的第一芯片堆叠单元和第二芯片堆叠单元，所述第一芯片堆叠单元包括沿第一方向以阶梯形式逐层堆叠的多个第一芯片，所述第二芯片堆叠单元包括沿第二方向以阶梯形式逐层堆叠的多个第二芯片，其中所述第一方向朝向所述凸台，所述第二方向背离所述凸台；
键合线，其包括直接连接所述基底与所述第一芯片堆叠单元中各层芯片的第一键合线，以及连接所述凸台与所述第二芯片堆叠单元中各层芯片的第二键合线。
2.根据权利要求1所述的多芯片堆叠封装结构，其特征在于，所述基板的边缘还向上延伸形成围壁，以构造出容置所述芯片的腔体。
3.根据权利要求2所述的多芯片堆叠封装结构，其特征在于，所述凸台与所述围壁连接为一体结构。
4.根据权利要求3所述的多芯片堆叠封装结构，其特征在于，所述封装结构还包括盖板，所述盖板用于封闭所述腔体。
5.根据权利要求4所述的多芯片堆叠封装结构，其特征在于，所述腔体内填充有保护气。
6.根据权利要求4所述的多芯片堆叠封装结构，其特征在于，所述围壁向上连接有合金外框，所述盖板与所述合金外框密封连接。
7.根据权利要求1所述的多芯片堆叠封装结构，其特征在于，所述基板的内部布置有线路，所述基板的底部边缘设置有引脚，所述引脚与所述线路电连接，所述线路通过所述键合线和所述芯片组连接。
8.根据权利要求7所述的多芯片堆叠封装结构，其特征在于，所述基板的底部还向下凸设有引脚保护垫。
9.根据权利要求1-8中任一项所述的多芯片堆叠封装结构，其特征在于，所述凸台的高度不高于所述第二芯片堆叠单元中底层芯片的高度。
10.根据权利要求1-8中任一项所述的多芯片堆叠封装结构，其特征在于，所述基板的材质为陶瓷；并且/或者所述凸台的材质为陶瓷。
CN201810499445.7A 2018-05-23 2018-05-23 多芯片堆叠封装结构 Pending CN108417556A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810499445.7A CN108417556A (zh) 2018-05-23 2018-05-23 多芯片堆叠封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810499445.7A CN108417556A (zh) 2018-05-23 2018-05-23 多芯片堆叠封装结构

Publications (1)

Publication Number Publication Date
CN108417556A true CN108417556A (zh) 2018-08-17

Family

ID=63140361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810499445.7A Pending CN108417556A (zh) 2018-05-23 2018-05-23 多芯片堆叠封装结构

Country Status (1)

Country Link
CN (1) CN108417556A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992873A (zh) * 2021-02-04 2021-06-18 北京奥肯思创新科技有限公司 基于SiP技术的高可靠存储器

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010068513A (ko) * 2000-01-06 2001-07-23 윤종용 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지
JP2001217384A (ja) * 2000-02-01 2001-08-10 Sony Corp 積層型半導体装置の製造方法、及び積層型半導体装置
KR20020042958A (ko) * 2000-12-01 2002-06-08 윤종용 적층 칩 패키지
KR20060128376A (ko) * 2005-06-10 2006-12-14 주식회사 하이닉스반도체 칩 스택 패키지
KR100665217B1 (ko) * 2005-07-05 2007-01-09 삼성전기주식회사 반도체 멀티칩 패키지
US20070152345A1 (en) * 2006-01-05 2007-07-05 Altus Technology Inc. Stacked chip packaging structure
US20080048308A1 (en) * 2006-08-28 2008-02-28 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
KR20080074654A (ko) * 2007-02-09 2008-08-13 주식회사 하이닉스반도체 적층 반도체 패키지
US20080224289A1 (en) * 2007-03-13 2008-09-18 Siliconware Precision Industries Co., Ltd. Multi-chip stack structure and fabrication method thereof
JP2009207109A (ja) * 2008-01-28 2009-09-10 Epson Toyocom Corp 圧電発振器及び送信機
KR20090104577A (ko) * 2008-03-31 2009-10-06 서울반도체 주식회사 멀티칩 ｌｅｄ 패키지
KR20100096911A (ko) * 2009-02-25 2010-09-02 주식회사 하이닉스반도체 반도체 패키지 및 이를 이용한 임베디드 패키지 및 이를 이용한 스택 패키지
KR20110138788A (ko) * 2010-06-22 2011-12-28 하나 마이크론(주) 적층형 반도체 패키지
US20130127070A1 (en) * 2010-05-10 2013-05-23 Yong Ha Jung Stacked Seminconductor Package
KR20160017412A (ko) * 2014-08-06 2016-02-16 앰코 테크놀로지 코리아 주식회사 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
CN107579009A (zh) * 2017-09-02 2018-01-12 中国电子科技集团公司第五十八研究所 一种多芯片叠层封装结构及其制作方法
CN107978581A (zh) * 2016-10-24 2018-05-01 三星电子株式会社 多芯片封装件

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010068513A (ko) * 2000-01-06 2001-07-23 윤종용 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지
JP2001217384A (ja) * 2000-02-01 2001-08-10 Sony Corp 積層型半導体装置の製造方法、及び積層型半導体装置
KR20020042958A (ko) * 2000-12-01 2002-06-08 윤종용 적층 칩 패키지
KR20060128376A (ko) * 2005-06-10 2006-12-14 주식회사 하이닉스반도체 칩 스택 패키지
KR100665217B1 (ko) * 2005-07-05 2007-01-09 삼성전기주식회사 반도체 멀티칩 패키지
US20070152345A1 (en) * 2006-01-05 2007-07-05 Altus Technology Inc. Stacked chip packaging structure
US20080048308A1 (en) * 2006-08-28 2008-02-28 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
KR20080074654A (ko) * 2007-02-09 2008-08-13 주식회사 하이닉스반도체 적층 반도체 패키지
US20080224289A1 (en) * 2007-03-13 2008-09-18 Siliconware Precision Industries Co., Ltd. Multi-chip stack structure and fabrication method thereof
JP2009207109A (ja) * 2008-01-28 2009-09-10 Epson Toyocom Corp 圧電発振器及び送信機
KR20090104577A (ko) * 2008-03-31 2009-10-06 서울반도체 주식회사 멀티칩 ｌｅｄ 패키지
KR20100096911A (ko) * 2009-02-25 2010-09-02 주식회사 하이닉스반도체 반도체 패키지 및 이를 이용한 임베디드 패키지 및 이를 이용한 스택 패키지
US20130127070A1 (en) * 2010-05-10 2013-05-23 Yong Ha Jung Stacked Seminconductor Package
KR20110138788A (ko) * 2010-06-22 2011-12-28 하나 마이크론(주) 적층형 반도체 패키지
KR20160017412A (ko) * 2014-08-06 2016-02-16 앰코 테크놀로지 코리아 주식회사 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
CN107978581A (zh) * 2016-10-24 2018-05-01 三星电子株式会社 多芯片封装件
CN107579009A (zh) * 2017-09-02 2018-01-12 中国电子科技集团公司第五十八研究所 一种多芯片叠层封装结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992873A (zh) * 2021-02-04 2021-06-18 北京奥肯思创新科技有限公司 基于SiP技术的高可靠存储器
CN112992873B (zh) * 2021-02-04 2024-03-08 北京奥肯思创新科技有限公司 基于SiP技术的高可靠存储器

Similar Documents

Publication Publication Date Title
KR100753415B1 (ko) 스택 패키지
KR101478836B1 (ko) 반도체 패키지
US20100013074A1 (en) High density stacked die assemblies, structures incorporated therein and methods of fabricating the assemblies
KR20000026955A (ko) 반도체 패키지 및 그 제조방법
US8729688B2 (en) Stacked seminconductor package
KR20060125574A (ko) 오버행 다이용 에폭시 범프
CN108417556A (zh) 多芯片堆叠封装结构
CN208271883U (zh) 多芯片堆叠封装结构
KR20060027599A (ko) 방열판을 장착한 반도체 패키지 및 그 제조 방법
KR20090022771A (ko) 스택 패키지
KR20110124061A (ko) 적층형 반도체 패키지
KR101219086B1 (ko) 패키지 모듈
CN100353545C (zh) 具有封装内电源的较低外形封装及其封装方法
CN101840893A (zh) 直立式芯片的封装结构
KR20080002449A (ko) 패키지 인 패키지
CN220358072U (zh) 封装结构
KR20060133800A (ko) 칩 스택 패키지
KR100945501B1 (ko) 반도체 패키지
KR100900238B1 (ko) 멀티 칩 패키지 및 그의 제조방법
TW498507B (en) Multi-chip packaging module
KR20030048250A (ko) 멀티칩 패키지
CN203339153U (zh) 多芯片封装结构
KR20010058357A (ko) 소켓형 듀얼 칩 패키지
CN104752383B (zh) 一种新型半导体防脱落封装结构
KR20020002825A (ko) 스택형 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181211

Address after: Room 1107-1109, Jianwei Building, 66 Nanlishi Road, Xicheng District, Beijing, 100045

Applicant after: Okun (Beijing) Technology Co., Ltd.

Applicant after: Li Yang

Address before: Room 1107-1109, Jianwei Building, 66 Nanlishi Road, Xicheng District, Beijing, 100045

Applicant before: Okun (Beijing) Technology Co., Ltd.