KR101478836B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101478836B1
KR101478836B1 KR20080061581A KR20080061581A KR101478836B1 KR 101478836 B1 KR101478836 B1 KR 101478836B1 KR 20080061581 A KR20080061581 A KR 20080061581A KR 20080061581 A KR20080061581 A KR 20080061581A KR 101478836 B1 KR101478836 B1 KR 101478836B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
substrate
delete delete
semiconductor
ism
Prior art date
Application number
KR20080061581A
Other languages
English (en)
Other versions
KR20090004584A (ko
Inventor
양정인
임충빈
강건택
김영철
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20090004584A publication Critical patent/KR20090004584A/ko
Application granted granted Critical
Publication of KR101478836B1 publication Critical patent/KR101478836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 패키지는 솔더 볼을 구비한 기판을 갖는다. 제 1반도체 다이가 그 기판위에 배열된다. 제 1더블 사이드 몰드(DSM) 내부 적층 모듈(ISM)이 와이어 부착재상의 필름과 같은 제 1부착재를 통해서 제 1반도체 다이와 물리적 접촉을 한다. 제 2DDSM ISM이 제 2부착재를 통해서 제 1DSM ISM과 물리적 접촉을 한다. 제 1및 제 2DSM ISM의 배열은 패키지의 헤드룸 요건을 감소시키고, 장치 패킹 밀도를 증가시킨다. 각 DSM ISM은 캐버티에 배열된 반도체 다이를 갖는다. 인터포저가 정부 DSM ISM위에 배열된다. 와이어 본드가 반도체 다이 및 DSM ISM을 솔더 볼에 연결시킨다. 캡슐화제가 인터포저 위의 캡슐화제의 노출된 모들 영역으로 제 1반도체 다이 및 제 1DSM ISM을 감싼다.
Figure R1020080061581
적층 패키지, 적층 모듈, 반도체 장치, 반도체 다이, 전기적 접촉

Description

반도체 패키지{Semiconductor Package}
본 발명은 일반적으로 반도체 장치, 특히 내부 적층 모듈을 위한 더블 사이드 몰드(double side mold)를 사용하는 적층 반도체 패키지에 관한 것이다.
반도체 장치는 현대 사회에서 사용되는 많은 제품들에서 발견된다. 반도체들은 오락, 통신 및 가정용 시장과 같은 소비자 아이템에서 그 적용을 발견하고 있다. 산업 또는 상업용 시장에서, 반도체는 군사, 항공기 산업, 자동차 산업, 산업적 콘트롤러 및 사무용 장비에서 발견된다.
반도체 장치의 제조는 다수 다이를 갖는 웨이퍼 형성으로 시작된다. 각 다이는 하나 이상의 전기적 기능을 수행하기 위한 수백 또는 수천의 트랜지스터 또는 다른 전기 장치를 포함한다. 하나의 주어진 웨이퍼에 대해서, 그 웨이퍼로부터의 각 다이는 동일한 전기적 기능을 수행한다. 프론트-엔드(front-end) 제조는 일반적으로 웨이퍼 상에 트랜지스터 및 다른 전기 장치의 형성을 의미한다. 백-엔드(back-end) 제조는 최종 웨이퍼를 개개 다이안에 절삭 또는 싱귤레이팅(singulating) 하여 전기적 연결, 구조적 지지 및 환경적 분리를 위해 그 다이를 패키징하는 것을 의미한다.
패키지는 다이로 그리고 다이로부터 전기 신호를 전달하기 위한 외부 금속 접촉부를 갖는다. 그 다이는 와이어 본드에 의해 패키지의 외부 접촉부에 연결된 다수의 본딩 패드를 갖는다. 와이어 본딩은 다이 액티브면과 리드프래임의 본드 사이트 또는 기판의 본드 핑거(finger) 사이에 전기적 접촉을 제공하고, 이어서 반도체 패키기 외부 다른 회로에 연결시킨다.
다수의 패키지 접근법은 멀티플 집적 회로 다이 또는 패키지-인-패키지(PiP) 구조체를 사용하여 왔다. 다른 접근법은 패키지 레벨 적층 또는 패키지-온-패키지(PoP) 배열을 사용한다. 양 접근법은 하나의 패키지안에 두 개 이상의 장치 또는 패키지들의 적층을 포함한다.
도 1은 하나의 공지된 PiP 구조체를 도시하고 있다. 반도체 다이(12)는 다이 부착재(16)로 기판(14)에 부착된다. 본드 와이어(18)가 반도체 다이(12) 상의 본드 패드와 솔더 볼(20) 사이에 전기적 접촉을 만들어 패키지로 그리고 패키지로부터 전기 신호를 전달한다. 비슷하게, 반도체 다이(22)가 부착재(26)로 기판(24)에 부착된다. 본드 와이어(28)가 반도체 다이(22) 상의 본드 패드와 솔더 볼(20) 사이에 전기적 접촉을 만들어 패키지로 그리고 패키지로부터 전기 신호를 전달한다. 캡슐화제(32)가 반도체 다이(22)를 시일하여 내부 적층 모듈(Iternal Stacking Module, ISM)(34)을 형성한다. 더미 스패이서(dummy spacer)(30)가 반도체 다이(12)와 ISM(34)을 분리시키고 패키지에 구조적 지지를 제공한다. 부착재(38)가 더미 스패이서(30)를 반도체 다이(12) 및 ISM(34)에 고정시킨다.
도 2는 패키지 테스트 패드(42)와 본드 핑거 패드(44)를 구비한 ISM의 평면도이다. 도 3a는 본드 핑거 패드(46)를 구비한 더블 사이드 몰드(double side mold, DSM) ISM의 평면도이다. 도 3b는 패키지 테스트 패드(48)를 구비한 DSM ISM의 하부도이다.
보다 큰 용량을 갖는 반도체 장치에 대한 점증하는 요구가 있다. 반도체 패키지는 보다 많은 반도체 장치, 즉 패키지내에서 보다 큰 장치 패키징 밀도를 수용할 수 있어야 한다. 전술한 더미 스패이서는 큰 공간을 필요로 하고, 패키지 헤드룸(headroom)에 대한 필요가 존재한다. 그 더미 스패이서는 반도체 장치에 이용할 수 있는 공간을 감소시키고, 따라서 PiP 구조체의 적층 밀도를 감소시킨다.
비용 절감과 효율 개선을 위한 점증하는 필요성의 관점에서, 낮은 제조 비용, 개선된 수율을 제공하고, 패키지 크기 및 치수를 감소시키며, 반도체 장치 패키지 밀도를 증가시키고, 그리고 반도체 다이에 대한 신축적인 적층 및 집적 구조를 제공하는 집적 회로(IC) 패키지-투-패키지 적층 시스템에 대한 필요성이 존재한다.
따라서 본 발명의 한 실시예는, 다수 솔더 볼을 갖는 기판과 상기 기판 위에 배열된 제 1반도체 다이를 갖는 반도체 패키지를 제공한다. 제 1SDM ISM이 제 1부착재를 통해서 제 1반도체 다이와 물리적 접촉을 이룬다. 상기 제 1DSM ISM은 그 안에 배열되는 제 2및 제 3 반도체 다이를 갖는다. 제 1전기 접촉부가 반도체 다이를 다수 볼 중 제 1볼에 연결시킨다. 제 2전기 접촉부가 제 1DSM ISM에서 연장하는 플랫포옴을 다수 볼 중 제 2볼에 연결시킨다.
본 발명의 다른 하나의 실시예는, 다수 솔더 볼을 갖는 기판과 상기 기판 위에 배열된 제 1반도체 다이를 포함하는 반도체 패키지를 제공한다. 다수 DSM ISM이 제 1반도체 다이위에 배열된다. 각 DSM ISM은 부착재를 통해서 인접한 DSM ISM과 물리적 접촉을 한다. 각 DSM ISM은 DSM ISM에 배열된 다수 반도체 다이를 갖는다. 제 1전기 접촉부가 반도체 다이와 다수 솔더 볼 중 제 1볼 사이에 연결된다. 제 2전기 접촉부가 다수 DSM ISM 중의 하나에서 연장되는 플랫포옴과 다수 볼 중 제 2볼 사이에 연결된다.
본 발명의 다른 하나의 실시예는, 다수 솔더 볼을 갖는 기판과 상기 기판 위에 배열된 제 1반도체 다이를 포함하는 반도체 패키지를 제공한다. 반도체 패키지의 헤드룸을 감소시키기 위해서 제 1부착재를 통해서 제 1반도체 다이 위에 제 1DSM ISM이 배열된다.
본 발명의 다른 하나의 실시예는, 다수 솔더 볼을 갖는 기판을 제공하는 단계, 제 1반도체 다이를 상기 기판에 배열시키는 단계, 반도체 패키지의 헤드룸을 감소시키도록 제 1부착재를 통해서 상기 제 1반도체 위에 제 1더블 사이드 몰드(DSM) 내부 적층 모듈(ISM)을 배열시키는 단계를 포함하는 반도체 패키지 제조 방법을 제공한다.
본 발명은, 비용 절감과 효율 개선을 위한 점증하는 필요성의 관점에서, 낮은 제조 비용, 개선된 수율을 제공하고, 패키지 크기 및 치수를 감소시키며, 반도체 장치 패키지 밀도를 증가시키고, 그리고 반도체 다이에 대한 신축적인 적층 및 집적 구조를 제공하는 집적 회로(IC) 패키지-투-패키지 적층 시스템을 제공한다.
본 발명은 유사한 참조 번호는 동일 또는 유사한 부품을 나타내는 도면을 참조하여 다음의 설명에서 하나 이상의 실시예에서 기술된다. 본 발명이 본 발명의 목적을 달성하는 최선 모드의 관점에서 기술되지만, 당업자는 다음의 설명과 도면에 의해 지지되는 첨부된 청구범위 및 그 균등물에 의해 한정되는 본 발명의 정신과 범위안에 포함될 수 있는 변형 및 변화를 커버할 수 있음을 이해할 것이다.
이곳에 사용된 용어 "수평(horizontal)"은 그들의 방향에 관계없이 외측 리드(outer lead)의 평면 또는 표면에 평행한 평면으로 정의된다. 용어 "수직(vertical)"은 정의된 바와 같이, 수평에 수직인 방향을 의미한다. 용어 "상에(on)", "위에(above)", "아래(below)", "하부(bottom)", "정부(top)", "측부(side)"("측벽"에서와 같은), "보다 높은(higher)", "하부(lower)", "상부(upper)", "위(over)", 그리고 "아래(under)"는 수평면에 대해서 정의된다. 이곳에 사용된 용어 "프로세싱(processing)"은 재료의 융착, 포토레지스트, 패터닝, 노출, 현상, 에칭, 클린닝 및/또는 설명된 구조체 형성에 필요한 재료 또는 포토레지스트의 제거를 포함한다.
반도체 장치의 제조는 다수 다이를 갖는 웨이퍼 형성으로 시작된다. 각 다 이는 하나 이상의 전기적 기능을 수행하기 위한 수백 또는 수천의 트랜지스터 또는 다른 전기 장치를 포함한다. 하나의 주어진 웨이퍼에 대해서, 그 웨이퍼로부터의 각 다이는 동일한 전기적 기능을 수행한다. 프론트-엔드(front-end) 제조는 일반적으로 웨이퍼 상에 트랜지스터 및 다른 전기 장치의 형성을 의미한다. 백-엔드(back-end) 제조는 최종 웨이퍼를 개개 다이안에 절삭 또는 싱귤레이팅(singulating) 하여 전기적 연결, 구조적 지지 및 환경적 분리를 위해 그 다이를 패키징하는 것을 의미한다.
도 4에서, PiP 구조체(50)는 다수 반도체 다이를 감싸도록 내부 적층 모듈(ISM)에 대해 더블 사이드 몰드(DSM)을 사용하는 것이 도시되었다. 반도체 다이(52)는 기판(54) 상에 배열된다. DSM ISM(56)은 열적 에폭시와 같은 다이 부착재(58)로 반도체 다이(52)에 부착된다. DSM ISM(56)은 부착재(58)를 경유해서 반도체에 직접 부착되고 그리고 물리적 접촉을 이루어 헤드룸(headroom)요건을 감소시키고 장치 적층 밀도를 증가시킨다. DSM ISM(56)은 두 개의 반도체 다이(60, 62)를 포함한다. 그 반도체 다이들(60, 62)은 구조적 지지를 위해 DSM ISM(56)의 기판(63)에 의해 형성된 물리적으로 분리된 캐버티에 내장된다. 반도체 다이들(60, 62)은 금속 트래이스 및 비어(65)와 전기적으로 접촉한다. 하나의 실시예에서, 반도체 다이들(60, 62)은 메모리 장치들이다.
반도체 다이(52) 및 DSM ISM(56)는 부착재(66)로 회로 캐리어 기판(64)에 부착된다. 반도체 다이(52)는 본드 와이어(70)를 경유하여 기판(64)상의 본딩 패드(68)에 전기적으로 연결된다. 유사하게, DSM ISM(56)은 본드 와이어(74)를 경 유해서 기판(64) 상의 본딩 패드(72)에 전기적으로 연결된다. DSM ISM(56)은 기판(63)에서 옆으로 연장하는 플랫포옴(76)을 포함한다. 그 플랫포옴(76)은 본드 와이어(74)를 부착시키기 위한 본딩 패드(78)를 갖는다. 본딩 패드들(68, 72)은 도전성 비어(80)를 통해서 솔더 볼(82)에 전기적으로 연결된다. 전기 신호는 솔더 볼, 도전성 비어 및 와이어 본드를 통해서 PiP 구조체안의 반도체 다이로 전달된다.
몰딩 화합물과 같은 캡슐화제 재료(86)가 DSM ISM 및 반도체 다이위에 융착된다. 그 캡슐화제 재료는 장치를 오염원으로부터 보호하고, 패키지에 구조적 일체성을 제공한다.
모세관 본딩 공구, 와이어 본딩되는 장치에 대한 지지체, 열원, 초음속 진동을 모세관 본딩 공구에 분배하는 소스(sourece) 및 트랜듀서(tranducer), 그리고 이들 기계적 요소들의 이동과 기능들을 조합하기 위한 자동화 제어기를 사용하여 와어어 본드가 형성된다. 본드 와이어(70, 74)는 알루미늄 또는 금으로 제조될 수 있다.
PiP 구조체(50)는 패키지내에서 반도체 다이 및 ISM 사이에 더미 스패이서(dummy spacer)를 제거함으로써 반도체 다이의 보다 큰 저장 용량을 제공한다. PiP 구조체(50)는 도 1의 종래 기술과 비교해서 패키지 높이 및 크기를 감소시키어 전반적인 장치 패킹 밀도를 증가시킬 수 있다.
도 5는 두 개의 적층 DSM ISM을 구비한 PiP 구조체(90)를 도시하고 있다. 유사한 기능을 하는 동일한 부품들은 동일한 참조 번호를 갖는다. 반도체 다이(52) 는 기판(54)상에 배열된다. DSM ISM(56)은 다이 부착재(58)로 반도체 다이(52)에 부착된다. DSM ISM(56)은 부착재(58)를 경유해서 반도체에 직접 부착되고 그리고 물리적 접촉을 이루어 헤드룸요건을 감소시키어 장치 적층 밀도를 증가시킨다. DSM ISM(56)은 두 개의 반도체 다이(60, 62)를 포함한다. 그 반도체 다이들(60, 62)은 구조적 지지를 위해 DSM ISM(56)의 기판(63)에 의해 형성된 물리적으로 분리된 캐버티에 내장된다. 반도체 다이들(60, 62)은 금속 트래이스 및 비어(65)와 전기적으로 접촉한다.
DSM ISM(92)은 부착재(94)를 경유해서 DSM ISM(56)에 직접 부착되고 그리고 물리적 접촉을 이루어 헤드룸요건을 감소시키어 장치 적층 밀도를 증가시킨다. DSM ISM(92)은 두 개의 반도체 다이(96, 98)를 포함한다. 그 반도체 다이들(96, 98)은 구조적 지지를 위해 DSM ISM(92)의 기판(100)에 내장된다. 반도체 다이들(96, 98)은 금속 트래이스 및 비어(101)와 전기적으로 접촉한다.
반도체 다이(52)는 부착재(66)로 회로 캐리어 기판(64)에 부착된다. 반도체 다이(52)는 본드 와이어(70)를 경유하여 기판(64)상의 본딩 패드(68)에 전기적으로 연결된다. DSM ISM(56)은 본드 와이어(74)를 경유해서 기판(64) 상의 본딩 패드(72)에 전기적으로 연결된다. DSM ISM(56)은 기판(63)에서 옆으로 연장하는 플랫포옴(76)을 포함한다. 그 플랫포옴(76)은 본드 와이어(74)를 부착시키기 위한 본딩 패드(78)를 갖는다. 유사하게, DSM ISM(92)은 본드 와이어(104)를 경유해서 기판(64) 상의 본딩 패드(102)에 전기적으로 연결된다. DSM ISM(92)은 기판(100)에서 옆으로 연장하는 플랫포옴(106)을 포함한다. 그 플랫포옴(106)은 본드 와이어(104)를 부착시키기 위한 본딩 패드(102)를 갖는다.
본딩 패드들(68, 72, 102)은 도전성 비어(80)를 통해서 솔더 볼(82)에 전기적으로 연결된다. 전기 신호는 솔더 볼, 도전성 비어 및 와이어 본드를 통해서 PiP 구조체안의 반도체 다이로 전달된다.
캡슐화제 재료(86)가 DSM ISM 및 반도체 다이위에 융착된다. 그 캡슐화제 재료는 장치를 오염원으로부터 보호하고, 패키지에 구조적 일체성을 제공한다.
PiP 구조체(90)는 패키지내에서 반도체 다이 및 ISM 사이에 더미 스패이서를 제거함으로써 반도체 다이의 보다 큰 저장 용량을 제공한다. 저장 용량은 수직 헤르룸의 큰 증가 없이도 멀티플 DSM ISM의 적층에 의해 더욱 증가될 수 있다. PiP 구조체(90)는 패키지 높이 및 크기를 감소시키어 전반적인 장치 패킹 밀도를 증가시킬 수 있다.
도 6은 다수 반도체 다이를 내장하기 위해서 DSM 공정을 사용하는 PiP 구조체(110)을 도시하고 있다. 반도체 다이(52)는 기판(54)상에 배열된다. DSM ISM(56)은 다이 부착재(58)로 반도체 다이(52)에 부착된다. DSM ISM(56)은 부착재(58)를 경유해서 반도체(52)에 직접 부착되고 그리고 물리적 접촉을 이루어 헤드룸요건을 감소시키어 장치 패킹 밀도를 증가시킨다. DSM ISM(56)은 두 개의 반도체 다이(60, 62)를 포함한다. 그 반도체 다이들(60, 62)은 구조적 지지를 위해 DSM ISM(56)의 기판(63)에 의해 형성된 물리적으로 분리된 캐버티에 내장된다. 반도체 다이들(60, 62)은 금속 트래이스 및 비어(65)와 전기적으로 접촉한다.
반도체 다이(52)는 부착재(66)로 회로 캐리어 기판(64)에 부착된다. 반도체 다이(52)는 본드 와이어(70)를 경유하여 기판(64)상의 본딩 패드(68)에 전기적으로 연결된다. 비슷하게, DSM ISM(56)은 본드 와이어(74)를 경유해서 기판(64) 상의 본딩 패드(72)에 전기적으로 연결된다. DSM ISM(56)은 기판(63)에서 옆으로 연장하는 플랫포옴(76)을 포함한다. 그 플랫포옴(76)은 본드 와이어(74)를 부착시키기 위한 본딩 패드(78)를 갖는다. 본딩 패드들(68, 72)은 도전성 비어(80)를 통해서 솔더 볼(82)에 전기적으로 연결된다. 전기 신호는 솔더 볼, 도전성 비어 및 와이어 본드를 통해서 PiP 구조체안의 반도체 다이로 전달된다.
캡슐화제 재료(86)가 DSM ISM 및 반도체 다이위에 융착된다. 그 캡슐화제 재료는 장치를 오염원으로부터 보호하고, 패키지에 구조적 일체성을 제공한다.
하나의 인터포저(interposer)(112)가 DSM ISM(56)의 정부면과 캡슐화 재료(86)의 노출된 몰드 영역(114) 사이에 배열된다. 그 인터포저(112)는 전기적 접촉부(116)를 포함하고, 부착재(118)로 DSM ISM(56)에 부착된다. 그 인터포저(112)는 와어어 본드(122)를 DSM ISM(56)의 플랫포옴(78)상의 와이어 본드 패드(76)에 연결시키기 위한 와이어 본드 패드(120)를 갖는다.
PiP 구조체(110)는 패키지내에서 반도체 다이 및 ISM 사이에 더미 스패이서를 제거함으로써 반도체 다이의 보다 큰 저장 용량을 제공한다. PiP 구조체(110)는 패키지 높이 및 크기를 감소시키어 전반적인 장치 패킹 밀도를 증가시킬 수 있다.
도 7은 다수 반도체 다이를 내장하기 위해서 DSM 공정을 사용하는 PiP 구조체(130)을 도시하고 있다. 반도체 다이(52)는 기판(54)상에 배열된다. DSM ISM(56)은 "와이어 상의 필름"으로 공지된 필름 부착재(132)로 반도체(52)에 부착된다. DSM ISM(56)은 필름 부착재(132)를 경유해서 반도체(52)에 직접 부착되고 그리고 물리적 접촉을 이루어 헤드룸요건을 감소시키어 장치 패킹 밀도를 증가시킨다. DSM ISM(56)은 두 개의 반도체 다이(60, 62)를 포함한다. 그 반도체 다이들(60, 62)은 구조적 지지를 위해 DSM ISM(56)의 기판(63)에 의해 형성된 물리적으로 분리된 캐버티에 내장된다. 반도체 다이들(60, 62)은 금속 트래이스 및 비어(65)와 전기적으로 접촉한다.
반도체 다이(52)는 부착재(66)로 회로 캐리어 기판(64)에 부착된다. 반도체 다이(52)는 본드 와이어(70)를 경유하여 기판(64)상의 본딩 패드(68)에 전기적으로 연결된다. 비슷하게, DSM ISM(56)은 본드 와이어(74)를 경유해서 기판(64) 상의 본딩 패드(72)에 전기적으로 연결된다. DSM ISM(56)은 기판(63)에서 옆으로 연장하는 플랫포옴(76)을 포함한다. 그 플랫포옴(76)은 본드 와이어(74)를 부착시키기 위한 본딩 패드(78)를 갖는다. 본딩 패드들(68, 72)은 도전성 비어(80)를 통해서 솔더 볼(82)에 전기적으로 연결된다. 전기 신호는 솔더 볼, 도전성 비어 및 와이어 본드를 통해서 PiP 구조체안의 반도체 다이로 전달된다.
캡슐화제 재료(86)가 DSM ISM 및 반도체 다이위에 융착된다. 그 캡슐화제 재료는 장치를 오염원으로부터 보호하고, 패키지에 구조적 일체성을 제공한다.
PiP 구조체(130)는 패키지내에서 반도체 다이 및 ISM 사이에 더미 스패이서를 제거함으로써 반도체 다이의 보다 큰 저장 용량을 제공한다. PiP 구조체(130)는 패키지 높이 및 크기를 감소시키어 전반적인 장치 패킹 밀도를 증가시킬 수 있 다.
도 8에서, 기판(64)상에 배열된 반도체 다이(52)를 구비한 PiP 구조체(150)가 도시되었다. 이 실시예에서, 반도체(52)는 플립칩 장치이다. 반도체 장치(52)는 일반적으로 플립칩 장치의 솔더 볼로 구현되는 전기적 접촉부(152)를 경유하여 도전성 비어(80) 및 솔더 볼(82)와 전기적 접촉을 이룬다. 언더필(underfill) 재료(154)가 반도체 다이(52) 및 기판(64) 사이에 배열된다.
DSM ISM(56)은 다이 부착재(58)로 반도체 다이(52)에 부착된다. DSM ISM(56)은 다이 부착재(58)를 경유해서 반도체(52)에 직접 부착되고 그리고 물리적 접촉을 이루어 헤드룸요건을 감소시키어 장치 패킹 밀도를 증가시킨다. DSM ISM(56)은 두 개의 반도체 다이(60, 62)를 포함한다. 그 반도체 다이들(60, 62)은 구조적 지지를 위해 DSM ISM(56)의 기판(63)에 의해 형성된 물리적으로 분리된 캐버티에 내장된다. 반도체 다이들(60, 62)은 금속 트래이스 및 비어(65)와 전기적으로 접촉한다. 또한 반도체 다이들(60, 62)은 본드 패드(158)에 연결된 본드 와이어(156)를 사용하여 금속 트래이스 및 비어(65)를 통해서 연결될 수 있다. 하나의 실시예에서, 반도체 다이들(60, 62)은 메모리 장치이다.
DSM ISM(56)은 기판(63)에서 옆으로 연장하는 플랫포옴(76)을 포함한다. 그 플랫포옴(76)은 본드 와이어(74)를 부착시키기 위한 본딩 패드(78)를 갖는다. DSM ISM(56)은 본드 와이어(74)를 경유하여 기판(64)상의 본딩 패드(72)에 전기적으로 연결된다. 본딩 패드들(68, 72)은 도전성 비어(80)를 통해서 솔더 볼(82)에 전기적으로 연결된다. 전기 신호는 솔더 볼, 도전성 비어 및 와이어 본드를 통해서 PiP 구조체안의 반도체 다이로 전달된다.
몰딩 화합물과 같은 캡슐화제 재료(86)가 DSM ISM 및 반도체 다이위에 융착된다. 그 캡슐화제 재료는 장치를 오염원으로부터 보호하고, 패키지에 구조적 일체성을 제공한다.
PiP 구조체(150)는 패키지내에서 반도체 다이 및 ISM 사이에 더미 스패이서를 제거함으로써 반도체 다이의 보다 큰 저장 용량을 제공한다. PiP 구조체(150)는 패키지 높이 및 크기를 감소시키어 전반적인 장치 패킹 밀도를 증가시킬 수 있다.
도 9는 두 개의 적층 DSM ISM을 구비한 PiP 구조체(190)를 도시하고 있다. 유사한 기능을 하는 부품들은 동일한 참조 번호를 갖는다. 반도체 다이(52)가 기판(64)상에 배열된다. 이 실시예에서, 반도체(52)는 플립칩 장치이다. 반도체 장치(52)는 플립칩 장치의 솔더 볼(152) 또는 전기적 접촉부를 경유하여 도전성 비어(80) 및 솔더 볼(82)와 전기적 접촉을 이룬다. 언더필(underfill) 재료(154)가 반도체 다이(52) 및 기판(54) 사이에 배열된다.
DSM ISM(56)은 다이 부착재(58)로 반도체 다이(52)에 부착된다. DSM ISM(56)은 다이 부착재(58)를 경유해서 반도체(52)에 직접 부착되고 그리고 물리적 접촉을 이루어 헤드룸요건을 감소시키어 장치 패킹 밀도를 증가시킨다. DSM ISM(56)은 두 개의 반도체 다이(60, 62)를 포함한다. 그 반도체 다이들(60, 62)은 구조적 지지를 위해 DSM ISM(56)의 기판(63)에 의해 형성된 물리적으로 분리된 캐버티에 내장된다. 반도체 다이들(60, 62)은 금속 트래이스 및 비어(65)와 전기적으 로 접촉한다. 또한 반도체 다이들(60, 62)은 본드 패드(158)에 연결된 본드 와이어(156)를 사용하여 금속 트래이스 및 비어(65)를 통해서 연결될 수 있다.
DSM ISM(92)은 부착재(94)를 경유해서 DSM ISM(56)에 직접 부착되고 그리고 물리적 접촉을 이루어 헤드룸요건을 감소시키어 장치 적층 밀도를 증가시킨다. DSM ISM(92)은 두 개의 반도체 다이(96, 98)를 포함한다. 그 반도체 다이들(96, 98)은 구조적 지지를 위해 DSM ISM(92)의 기판(100)에 내장된다. 반도체 다이들(96, 98)은 금속 트래이스 및 비어(101)와 전기적으로 접촉한다. 또한, 반도체 다이들(96, 98)은 본드 패드(158)에 연결된 본드 와이어(156)를 사용하여 금속 트래이스 및 비어(101)를 통해서 연결될 수 있다.
DSM ISM(56)은 기판(63)에서 옆으로 연장하는 플랫포옴(76)을 포함한다. 그 플랫포옴(76)은 본드 와이어(74)를 부착시키기 위한 본딩 패드(78)를 갖는다. DSM ISM(56)은 솔더 볼(192)를 경유하여 기판(64)상의 본딩 패드(72)에 전기적으로 연결된다. 따라서, 전기 신호는 플랫포옴(76) 및 솔더 볼(192)을 통하여 도전성 비어(80) 및 솔더 볼(82)까지 반도체 다이들(60, 62)안으로 그리고 그로부터 전달된다. 비슷하게, DSM ISM(92)은 기판(100)에서 옆으로 연장하는 플랫포옴(106)을 포함한다. 그 플랫포옴(106)은 솔더 볼(194)로 플랫포옴(76)에 전기적으로 연결된다. 전기 신호는 플랫포옴(106), 솔더 볼(194), 플랫포옴(76) 및 솔더 볼(192)을 통하여 도전성 비어(80) 및 솔더 볼(82)까지 반도체 다이들(96, 98)안으로 그리고 그로부터 전달된다.
몰딩 화합물과 같은 캡슐화제 재료(86)가 DSM ISM 및 반도체 다이위에 융착된다. 그 캡슐화제 재료는 장치를 오염원으로부터 보호하고, 패키지에 구조적 일체성을 제공한다.
PiP 구조체(190)는 패키지내에서 반도체 다이 및 ISM 사이에 더미 스패이서를 제거함으로써 반도체 다이의 보다 큰 저장 용량을 제공한다. 저장 용량은 수직 헤드룸에서 큰 증가 없이도 멀티플 DSM ISM을 적층시킴으로써 더욱 증가될 수 있다. PiP 구조체(190)는 패키지 높이 및 크기를 감소시키어 전반적인 장치 패킹 밀도를 증가시킬 수 있다.
본 발명의 하나 이상의 실시예가 상세히 기술되었지만, 당업자는 다음의 청구범위에 기술된 본 발명의 범위를 이탈하지 않는 한 그 들 실시예에 대한 다양한 변형 및 적용이 가능함을 이해할 수 있을 것이다.
도 1은 더미 스패이서에 의해 분리된 반도체 다이 및 ISM을 포함하는 종래 패키지-인-패키지를 도시하는 도면;
도 2는 패키지 테스트 패드 및 본드 핑거 패드를 구비한 종래 ISM의 평면도;
도 3a 및 도 3b는 본드 핑거 패드 및 패키지 테스트 패드를 구비한 DSM ISM의 평면도 및 저부도;
도 4는 다수 반도체 장치에 대한 DSM ISM을 사용하는 PiP 구조체를 도시하는 도면;
도 5는 두 개의 적층 DSM ISM을 구비한 PiP 구조체를 도시하는 도면;
도 6은 인터포즈를 사용하는 확대된 정부 몰드 영역을 구비한 PiP 구조체를 도시하는 도면;
도 7은 DSM ISM 및 반도체 다이 사이에 와이어 부착재상에 필름을 사용하는 PiP 구조체를 도시하는 도면;
도 8은 다수 반도체 장치에 대해서 플립칩 및 DSM ISM을 구비한 PiP 구조체를 도시하는 도면; 그리고
도 9는 플립칩 및 두 개의 적층 DSM ISM을 구비한 PiP 구조체를 도시하는 도면이다.
<도면의 주요 부호에 대한 간단한 설명>
52 : 반도체 58 : 부착재
60, 62 : 반도체 다이 63 : 기판
68, 72 : 본딩 패드 76 : 플랫포옴
82 : 솔더 볼 86 : 캡슐화제 재료

Claims (46)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 반도체 패키지로서,
    다수 솔더 볼을 갖는 제 1 기판;
    상기 제 1 기판에 장착된 제 1 반도체 다이;
    반도체 패키지의 높이를 감소시키도록 제 1 부착재를 통해서 상기 제 1 반도체 다이와 물리적 접촉하되, (a) 제 1 및 제 2 캐비티를 갖는 제 2 기판, (b) 상기 제 2 기판의 제 1 캐비티 내에 배치되는 제 2 반도체 다이, (c) 상기 제 2 기판의 제 2 캐비티 내에 배치되는 제 3 반도체 다이, 및 (d) 상기 제 2 반도체 다이와 제 3 반도체 다이 사이에 배치되고, 상기 제 2 기판을 넘어 연장되는 제1 플랫포옴 - 상기 제 2 반도체 다이는 제 1 플랫포옴 내에 형성된 전도성 트레이스를 통하여 제 3 반도체 다이에 전기적으로 연결됨 - 을 포함하는 제 1 더블 사이드 몰드 내부 적층 모듈(제 1 DSM ISM);
    상기 제 1 반도체 다이를 상기 다수 솔더 볼 중 제 1 볼에 연결하는 제 1 전기 접촉부; 및
    상기 제 1 플랫포옴을 상기 다수 솔더 볼 중 제 2 볼에 연결하되, 솔더 볼인 제 2 전기 접촉부;를 포함하는 반도체 패키지.
  33. 제 32항에 있어서,
    제 2 부착재를 통하여 상기 제 1 DSM ISM과 물리적으로 접촉되는 제 2 DSM ISM을 더 포함하며, 상기 제 2 DSM ISM은 상기 제 2 DSM ISM 내에 배치되는 제 4 및 제 5 반도체 다이를 포함하는 반도체 패키지.
  34. 제 33항에 있어서,
    상기 제 2 DSM ISM으로부터 연장되는 제 2 플랫포옴과 상기 다수 솔더 볼 중 제 3 볼 사이에 연결된 제 3 전기 접촉부를 더 포함하는 반도체 패키지.
  35. 제 34항에 있어서,
    상기 제 1 DSM ISM 위에 배치되는 인터포저(interposer)를 더 포함하고, 상기 인터포저는 상기 제 1 DSM ISM의 제 1 플랫포옴에 전기적으로 연결되는 반도체 패키지.
  36. 제 35항에 있어서,
    상기 인터포저 위에 배치되는 캡슐화제를 더 포함하는 반도체 패키지.
  37. 반도체 패키지로서,
    제 1 기판;
    상기 제 1 기판에 장착된 제 1 반도체 다이;
    반도체 패키지의 높이를 감소시키도록 제 1 부착재를 통해서 상기 제 1 반도체 다이와 물리적 접촉하되, (a) 제 1 및 제 2 캐비티를 갖는 제 2 기판, (b) 상기 제 2 기판의 제 1 캐비티 내에 배치되는 제 2 반도체 다이, (c) 상기 제 2기판의 제 2 캐비티 내에 배치되는 제 3 반도체 다이, 및 (d) 상기 제 2 반도체 다이와 상기 제 3 반도체 다이 사이에 배치되고, 상기 제 2 기판을 넘어 연장되는 플랫포옴을 포함하는 제 1 더블 사이드 몰드 내부 적층 모듈(제 1DSM ISM);
    제 2 부착재를 통하여 상기 제 1 DSM ISM과 물리적으로 접촉되고, 제 4 및 제 5 반도체 다이가 내부에 배치된 제 2 DSM ISM;
    상기 제 1 반도체 다이와 제 1 기판 사이에 연결되는 제 1 전기 접촉부; 및
    상기 플랫포옴과 제 1 기판 사이에 연결되는 제 2 전기 접촉부;를 포함하는 반도체 패키지.
  38. 제 37항에 있어서,
    상기 제 2 반도체 다이는 상기 플랫포옴의 내부에 형성된 전도성 트레이스를 통하여 상기 제 3 반도체 다이에 전기적으로 연결되는 반도체 패키지.
  39. 제 37항에 있어서,
    상기 제 2 전기 접촉부는 본드 와이어 또는 솔더 범프(solder bump)를 포함하는 반도체 패키지.
  40. 제 37항에 있어서,
    상기 제 1 반도체 다이 및 제 1 DSM ISM 위에 증착되는 캡슐화제를 더 포함하는 반도체 패키지.
  41. 제 37항에 있어서,
    상기 제 1 DSM ISM 위에 배치되는 인터포저를 더 포함하며, 상기 인터포저는 상기 플랫포옴에 전기적으로 연결되는 반도체 패키지.
  42. 반도체 패키지로서,
    제 1 기판;
    상기 제 1 기판에 장착된 제 1 반도체 다이;
    반도체 패키지의 높이를 감소시키도록 제 1 부착재를 통해서 상기 제 1 반도체 다이와 물리적으로 접촉되는 제 1 더블 사이드 몰드 내부 적층 모듈(제 1 DSM ISM);
    제 2 부착재를 통하여 상기 제 1 DSM ISM과 물리적으로 접촉되고, 제 4 및 제 5 반도체가 내부에 배치된 제 2 DSM ISM;
    상기 제 1 반도체 다이와 제 1 기판 사이에 연결되는 제 1 전기 접촉부; 및
    상기 제 1 DSM ISM과 제 1 기판 사이에 연결되는 제 2 전기 접촉부;를 포함하는 반도체 패키지.
  43. 제 42항에 있어서,
    상기 제 1 DSM ISM은, 제 1 및 제 2 캐비티를 갖는 제 2 기판,
    상기 제 2 기판의 제 1 캐비티 내에 배치되는 제 2 반도체 다이,
    상기 제 2 기판의 제 2 캐비티 내에 배치되는 제 3 반도체 다이, 및
    상기 제 2 반도체 다이와 상기 제 3 반도체 다이 사이에 배치되고 상기 제 2 기판을 넘어 연장되는 플랫포옴을 포함하는 반도체 패키지.
  44. 제 43항에 있어서,
    상기 제 2 반도체 다이는 상기 플랫포옴의 내부에 형성된 전도성 트레이스를 통하여 상기 제 3 반도체 다이에 전기적으로 연결되는 반도체 패키지.
  45. 제 42항에 있어서,
    상기 제 2 전기 접촉부는 본드 와이어 또는 솔더 범프를 포함하는 반도체 패키지.
  46. 제 43항에 있어서,
    상기 제 1 DSM ISM 위에 배치되는 인터포저를 더 포함하고, 상기 인터포저는 상기 플랫포옴에 전기적으로 연결되는 반도체 패키지.
KR20080061581A 2007-06-29 2008-06-27 반도체 패키지 KR101478836B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/771,086 US7800211B2 (en) 2007-06-29 2007-06-29 Stackable package by using internal stacking modules
US11/771,086 2007-06-29

Publications (2)

Publication Number Publication Date
KR20090004584A KR20090004584A (ko) 2009-01-12
KR101478836B1 true KR101478836B1 (ko) 2015-01-05

Family

ID=40159385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080061581A KR101478836B1 (ko) 2007-06-29 2008-06-27 반도체 패키지

Country Status (3)

Country Link
US (1) US7800211B2 (ko)
KR (1) KR101478836B1 (ko)
TW (1) TWI433293B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US8120152B2 (en) * 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
KR101103701B1 (ko) * 2009-07-15 2012-01-11 대우조선해양 주식회사 선박용 방향타
US8390110B2 (en) * 2009-10-20 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with cavity and method of manufacture thereof
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
KR101106710B1 (ko) * 2010-03-31 2012-01-18 한국해양연구원 몸체의 일부만 이용하며 스팬 방향 비틀림을 갖는 선박용 방향타
US8541872B2 (en) 2010-06-02 2013-09-24 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US20120020040A1 (en) * 2010-07-26 2012-01-26 Lin Paul T Package-to-package stacking by using interposer with traces, and or standoffs and solder balls
US9881894B2 (en) 2012-03-08 2018-01-30 STATS ChipPAC Pte. Ltd. Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration
JP2015076440A (ja) * 2013-10-07 2015-04-20 トヨタ自動車株式会社 半導体モジュール
WO2015134160A1 (en) * 2014-03-07 2015-09-11 Carrier Corporation Door and window sensors using ambient infrared radiation
US9859200B2 (en) * 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US10267988B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic package and method forming same
MX2021000372A (es) 2018-07-12 2021-05-27 Amsted Rail Co Inc Sistema de monitoreo de frenos para vagones.
CN112802834A (zh) * 2020-11-23 2021-05-14 西安微电子技术研究所 一种基于硅转接四层立体堆叠的SiP模块及制作方法
CN117410242A (zh) * 2022-07-08 2024-01-16 长鑫存储技术有限公司 半导体封装组件及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084771A1 (en) 2002-11-05 2004-05-06 Micron Technology, Inc. Methods and apparatus for a thin stacked ball-grid array package
US20040113275A1 (en) 2002-10-08 2004-06-17 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113275A1 (en) 2002-10-08 2004-06-17 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
US20040084771A1 (en) 2002-11-05 2004-05-06 Micron Technology, Inc. Methods and apparatus for a thin stacked ball-grid array package

Also Published As

Publication number Publication date
TWI433293B (zh) 2014-04-01
TW200901433A (en) 2009-01-01
US20090001540A1 (en) 2009-01-01
KR20090004584A (ko) 2009-01-12
US7800211B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
KR101478836B1 (ko) 반도체 패키지
US7521285B2 (en) Method for fabricating chip-stacked semiconductor package
US7977579B2 (en) Multiple flip-chip integrated circuit package system
US7326592B2 (en) Stacked die package
US7582960B2 (en) Multiple chip package module including die stacked over encapsulated package
EP2810916A2 (en) Chip arrangement and method for manufacturing a chip arrangement
KR20100050750A (ko) 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
US7977780B2 (en) Multi-layer package-on-package system
US7279785B2 (en) Stacked die package system
US7859118B2 (en) Multi-substrate region-based package and method for fabricating the same
US7667308B2 (en) Leaded stacked packages having integrated upper lead
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
US20070085184A1 (en) Stacked die packaging system
US20070252256A1 (en) Package-on-package structures
KR20090022771A (ko) 스택 패키지
US8441129B2 (en) Semiconductor device
TWI673839B (zh) 矩形半導體封裝及其方法
KR20100020772A (ko) 반도체 패키지
KR20110107125A (ko) 반도체 패키지
KR20110107117A (ko) 반도체 패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
CN114582829A (zh) 半导体封装件
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR20110001183A (ko) 스택 패키지
KR20080058013A (ko) 멀티칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 4