CN220358072U - 封装结构 - Google Patents
封装结构 Download PDFInfo
- Publication number
- CN220358072U CN220358072U CN202320734648.6U CN202320734648U CN220358072U CN 220358072 U CN220358072 U CN 220358072U CN 202320734648 U CN202320734648 U CN 202320734648U CN 220358072 U CN220358072 U CN 220358072U
- Authority
- CN
- China
- Prior art keywords
- chip
- adhesive film
- spacer
- film layer
- glued membrane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 19
- 239000002313 adhesive film Substances 0.000 claims abstract description 55
- 229910000679 solder Inorganic materials 0.000 claims abstract description 49
- 125000006850 spacer group Chemical group 0.000 claims abstract description 46
- 239000012528 membrane Substances 0.000 claims abstract description 24
- 230000004308 accommodation Effects 0.000 claims abstract description 13
- 238000003475 lamination Methods 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 3
- 239000008393 encapsulating agent Substances 0.000 claims 2
- 239000000084 colloidal system Substances 0.000 abstract description 6
- 238000000465 moulding Methods 0.000 description 8
- HUWSZNZAROKDRZ-RRLWZMAJSA-N (3r,4r)-3-azaniumyl-5-[[(2s,3r)-1-[(2s)-2,3-dicarboxypyrrolidin-1-yl]-3-methyl-1-oxopentan-2-yl]amino]-5-oxo-4-sulfanylpentane-1-sulfonate Chemical compound OS(=O)(=O)CC[C@@H](N)[C@@H](S)C(=O)N[C@@H]([C@H](C)CC)C(=O)N1CCC(C(O)=O)[C@H]1C(O)=O HUWSZNZAROKDRZ-RRLWZMAJSA-N 0.000 description 6
- 238000010137 moulding (plastic) Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 241000533950 Leucojum Species 0.000 description 2
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
本申请提出一种封装结构，包括载板、隔离片、第一胶膜层、第二胶膜层和芯片，所述芯片的表面设有多个焊球，所述芯片通过所述焊球设于所述载板表面，所述芯片、焊球以及所述载板围设形成一容纳空间，所述第一胶膜层、所述隔离片和所述第二胶膜层叠设于所述容纳空间，且所述第一胶膜层连接所述载板，所述第二胶膜层连接所述芯片。该封装结构通过于没有设置焊球的容纳空间设置隔离片、第一胶膜层和第二胶膜层，使得芯片通过焊球焊接于载板上后，模封时塑封胶体不会因为流不到所述容纳空间或填充不满而造成空洞，从而可提高封装结构的可靠性和封装加工良率。
Description
技术领域
本申请涉及半导体封装领域，尤其涉及一种封装结构。
背景技术
芯片堆叠封装(Package in package，PIP)过程中，通常于芯片表面设置焊球，通过焊球将芯片焊接于载板表面，再整体进行塑料模封以形成封装结构。参见图1，芯片30a朝向载板10a的表面、焊球32a以及载板10a表面围设形成一容纳空间Ra，由于两焊球32a之间的间距(pitch)小、焊球32a的高度小、芯片30a本身的尺寸大、塑封胶体40a的流动性问题以及塑封机台压力不足的问题等，将导致模封时塑封胶体40a并不能流动填充满所述容纳空间Ra而产生空洞，从而造成性能损失或者可靠性问题，甚至导致产品失效报废。
实用新型内容
有鉴于此，有必要提供一种封装结构，以解决芯片因空洞造成的性能损失或者可靠性问题。
本申请一实施方式提出一种封装结构，包括载板、隔离片、第一胶膜层、第二胶膜层和芯片，所述芯片的表面设有焊球，所述芯片通过所述焊球设于所述载板表面，所述芯片、焊球以及所述载板围设形成一容纳空间，所述第一胶膜层、隔离片和所述第二胶膜层叠设于所述容纳空间，且所述第一胶膜层连接所述载板，所述第二胶膜层连接所述芯片。
在一些实施方式中，还包括塑封胶体，所述塑封胶体包覆所述载板、芯片、焊球以及所述隔离片、第一胶膜层和第二胶膜层。
在一些实施方式中，在垂直于所述第一胶膜层、所述隔离片和所述第二胶膜层叠方向的方向上，所述隔离片的横截面尺寸与所述容纳空间的横截面尺寸一致。
在一些实施方式中，所述隔离片、第一胶膜层和第二胶膜层的总厚度与所述焊球的高度相等。
在一些实施方式中，所述第二胶膜层的形状为雪花形状、米字形状或叉字形状。
在一些实施方式中，在垂直于所述第一胶膜层、所述隔离片和所述第二胶膜层叠方向的方向上，所述第一胶膜层的横截面尺寸与所述隔离片的横截面尺寸相等。
在一些实施方式中，所述第一胶膜层为DAF膜。
在一些实施方式中，所述焊球环绕设置于所述芯片的表面以与所述载板、芯片围设形成所述容纳空间。
在一些实施方式中，所述载板朝向所述芯片的表面设置有焊盘，所述焊球连接于所述焊盘。
在一些实施方式中，所述载板背离所述芯片的表面设有焊球阵列。
本申请相比于现有技术，至少具有如下有益效果：
通过在没有设置焊球的容纳空间设置隔离片，并分别设置第一胶膜层和第二胶膜层连接载板和芯片表面，所述隔离片、第一胶膜层和第二胶膜层填充所述容纳空间，使得模封时塑封胶体不会因为流不到所述容纳空间或填充不满而造成空洞，从而可提高封装结构的可靠性和封装加工良率。
附图说明
图1为现有技术提供的一种封装结构的截面示意图。
图2为本申请一实施方式提供的封装结构的截面示意图。
图3为图2所示的芯片与焊球围设形成容纳空间的底视图。
图4为图3所示的容纳空间设置隔离片、第一胶膜层和第二胶膜层后的底视图。
主要元件符号说明
封装结构 100、100a
载板 10、10a
正面 101
反面 102
焊盘 11
焊球阵列 12
第一胶膜层 21
隔离片 22
第二胶膜层 23
芯片 30、30a
第一面 301
第二面 302
焊球 32、32a
塑封胶体 40、40a
容纳空间 R、Ra
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
在本申请的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“侧”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
为能进一步阐述本申请达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本申请作出如下详细说明。
请参阅图2、图3和图4，本申请公开的实施例提供一种封装结构100，包括载板10、隔离片22、第一胶膜层21、第二胶膜层23、芯片30及塑封胶体40。
所述载板10包括相对设置的正面101及反面102，所述正面101上设置有若干焊盘11，所述反面102设有焊球阵列12。所述芯片30设于所述正面101上，所述第一胶膜层21、隔离片22和第二胶膜层23依次叠设于所述芯片30和所述载板10之间。所述塑封胶体40设于所述载板10的正面且包覆所述芯片30和焊球32。
所述芯片30具有第一面301和第二面302，所述第二面302朝向所述正面101。所述芯片30的第二面302设有多个焊球32，所述芯片30通过所述焊球32倒装焊接于所述正面101上的所述焊盘11。
由于所述焊球32具有一定的高度，所述第二面302、焊球32以及所述正面101围设形成一容纳空间R，所述第一胶膜层21、隔离片22和第二胶膜层23设于所述容纳空间R。其中，所述第一胶膜层21设于所述载板10的正面101上，所述隔离片22通过所述第一胶膜层21设于所述正面101上。所述第二胶膜层23设置于所述隔离片22远离所述载板10的表面，所述隔离片22通过所述第二胶膜层23设置于所述芯片30的第二面302上。
可以理解地，所述塑封胶体40还部分填充于两个相邻焊球32之间的间隙。在本实施例中，所述塑封胶体40的材料可为环氧树脂，所述焊球32可为锡球。
在一些实施例中，所述焊球32均匀环绕设置于所述第二面302的四周以围设形成所述容纳空间R。在所述封装结构100中定义一X-Y平面，所述X-Y平面垂直于所述第一胶膜层21、所述隔离片22和所述第二胶膜22的层叠方向。所述隔离片22在所述X-Y平面的横截面尺寸与所述容纳空间R的横截面尺寸相同或相近，所述第一胶膜层21和所述第二胶膜层23的横截面尺寸与所述隔离片22的横截面尺寸相同或相近。
在本实施例中，所述容纳空间R大致呈矩形。可以理解地，所述隔离片22的横截面尺寸小于所述芯片30的横截面尺寸，所述隔离片22的厚度小于所述焊球32的高度，所述隔离片22、第一胶膜层21和第二胶膜层23的总厚度与所述焊球32的高度大致相等。由于所述隔离片22在所述X-Y平面的横截面尺寸与所述容纳空间R的横截面尺寸相同或相近，所述隔离片22呈矩形，所述隔离片22每一边与对应的所述焊球32相接触。
可以理解地，在其他实施例中，所述容纳空间R还可以呈圆形、多边形或其他不规则图形，所述隔离片22对应所述容纳空间R的形状对应设置即可。
优选地，所述隔离片22为半导体绝缘硅片，所述第一胶膜层21为DAF膜(DieAttach Fim，晶片粘结薄膜)，所述第二胶膜层23为FOW膜(Film On Wire，线上膜)或贴片胶。所述第二胶膜层23的形状可设置成雪花形状、米字形状或者叉字形状，如此，可使得所述芯片30与第二胶膜层23结合地更紧密。
在实际制作过程中，采用封装好的BGA(Ball Grid Array)芯片30，所述芯片30的第二面302植有多个焊球32。可首先于所述隔离片22的表面刷胶水形成所述第二胶膜层23，然后于所述隔离片22相对的另一表面粘贴所述第一胶膜层21，将所述隔离片22通过所述第二胶膜层23粘接于所述第二面302没有设置焊球32的区域。所述隔离片22、第一胶膜层21和第二胶膜层23的总厚度与所述焊球32的高度大致相等，从而可直接采用表面贴装技术(Surface Mounted Technology，SMT)将所述焊球32焊接于所述载板10。此时，所述第一胶膜层21同时粘贴于所述载板10的正面101。最后，采用注塑成型工艺将所述载板10、隔离片22、第一胶膜层21、第二胶膜层23、芯片30以及所述焊球32一起封装在塑封胶体40内，以形成所述封装结构100。
在实际制作过程中，还可包括对所述载板10、第一胶膜层21、隔离片22、第二胶膜层23以及芯片30进行高温烘烤，使得彼此结合地更加紧密。并且，在模封之前，还可以对所述载板10和所述芯片30进行等离子清洗。
本申请中提供的封装结构100通过在没有设置所述焊球32的容纳空间R设置隔离片22，并通过于所述隔离片22的相对两表面分别设置第一胶膜层21和第二胶膜层23以分别连接所述载板10和所述芯片30，可以使得所述隔离片22稳定设置于所述容纳空间R，使得芯片30通过焊球32焊接于载板10上后，模封时塑封胶体40不会因为流不到所述容纳空间R或填充不满而造成空洞，从而可提高封装结构100的可靠性和封装加工良率。
本技术领域的技术人员应当认识到，以上的实施方式仅是用来说明本申请，而并非用作为对本申请的限定，只要在本申请的实质精神范围之内，对以上实施例所作的适当改变和变化应该落在本申请要求保护的范围之内。
Claims (10)
1.一种封装结构，其特征在于，包括载板、隔离片、第一胶膜层、第二胶膜层和芯片，所述芯片的表面设有多个焊球，所述芯片通过所述焊球设于所述载板表面，所述芯片、所述焊球以及所述载板围设形成一容纳空间，所述第一胶膜层、所述隔离片和所述第二胶膜层叠设于所述容纳空间，且所述第一胶膜层连接所述载板，所述第二胶膜层连接所述芯片。
2.如权利要求1所述的封装结构，其特征在于，还包括塑封胶体，所述塑封胶体包覆所述载板设有所述芯片的表面、所述芯片、所述焊球以及所述隔离片、所述第一胶膜层和所述第二胶膜层。
3.如权利要求1所述的封装结构，其特征在于，在垂直于所述第一胶膜层、所述隔离片和所述第二胶膜层叠方向的方向上，所述隔离片的横截面尺寸与所述容纳空间的横截面尺寸一致。
4.如权利要求1所述的封装结构，其特征在于，所述隔离片、第一胶膜层和第二胶膜层的总厚度与所述焊球的高度相等。
5.如权利要求1所述的封装结构，其特征在于，所述第二胶膜层的形状为米字形状或叉字形状。
6.如权利要求3所述的封装结构，其特征在于，在垂直于所述第一胶膜层、所述隔离片和所述第二胶膜层叠方向的方向上，所述第一胶膜层的横截面尺寸与所述隔离片的横截面尺寸相等。
7.如权利要求1所述的封装结构，其特征在于，所述第一胶膜层为DAF膜。
8.如权利要求1所述的封装结构，其特征在于，所述焊球环绕设置于所述芯片的表面以与所述载板、芯片围设形成所述容纳空间。
9.如权利要求1所述的封装结构，其特征在于，所述载板朝向所述芯片的表面设置有焊盘，所述焊球连接于所述焊盘。
10.如权利要求1所述的封装结构，其特征在于，所述载板背离所述芯片的表面设有焊球阵列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320734648.6U CN220358072U (zh) | 2023-03-24 | 2023-03-24 | 封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320734648.6U CN220358072U (zh) | 2023-03-24 | 2023-03-24 | 封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220358072U true CN220358072U (zh) | 2024-01-16 |
Family
ID=89484552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320734648.6U Active CN220358072U (zh) | 2023-03-24 | 2023-03-24 | 封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220358072U (zh) |
-
2023
- 2023-03-24 CN CN202320734648.6U patent/CN220358072U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100630741B1 (ko) | 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법 | |
| TWI495082B (zh) | 多層半導體封裝 | |
| US8097496B2 (en) | Method of forming quad flat package | |
| US8125063B2 (en) | COL package having small chip hidden between leads | |
| KR20110016013A (ko) | 반도체 패키지 | |
| KR20170084174A (ko) | 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치 | |
| CN103219324A (zh) | 堆叠式半导体芯片封装结构及工艺 | |
| CN107324274A (zh) | 用于sip三维集成的封装载体 | |
| KR20120020983A (ko) | 패키지 온 패키지 | |
| US11670622B2 (en) | Stacked semiconductor package and packaging method thereof | |
| CN201655787U (zh) | 半导体封装结构 | |
| US7902663B2 (en) | Semiconductor package having stepwise depression in substrate | |
| CN220358072U (zh) | 封装结构 | |
| CN208433405U (zh) | 电路组件 | |
| KR20040069392A (ko) | 적층형 반도체 멀티 칩 패키지 | |
| KR20080002449A (ko) | 패키지 인 패키지 | |
| CN211555882U (zh) | 一种多芯片堆叠结构 | |
| CN212934595U (zh) | 一种开设有隔离槽的基底及封装结构 | |
| KR100967668B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100328181B1 (ko) | 플립칩이 스택된 패키지 및 그 제조방법 | |
| CN107240555B (zh) | 一种倒装芯片和球焊芯片堆叠的封装结构的制造方法 | |
| KR20080020372A (ko) | 듀얼 다이 패키지 | |
| KR20030055834A (ko) | 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지 | |
| TW201448165A (zh) | 共用封膠體之封裝層疊構造 | |
| KR100772096B1 (ko) | 스택 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |