KR20120020983A - 패키지 온 패키지 - Google Patents

패키지 온 패키지 Download PDF

Info

Publication number
KR20120020983A
KR20120020983A KR1020100084960A KR20100084960A KR20120020983A KR 20120020983 A KR20120020983 A KR 20120020983A KR 1020100084960 A KR1020100084960 A KR 1020100084960A KR 20100084960 A KR20100084960 A KR 20100084960A KR 20120020983 A KR20120020983 A KR 20120020983A
Authority
KR
South Korea
Prior art keywords
package
elastic member
substrate
encapsulant
semiconductor chip
Prior art date
Application number
KR1020100084960A
Other languages
English (en)
Inventor
노영훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100084960A priority Critical patent/KR20120020983A/ko
Priority to US13/114,073 priority patent/US8274144B2/en
Publication of KR20120020983A publication Critical patent/KR20120020983A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

패키지 온 패키지 구조가 제공된다. 본 발명의 일 실시예에 따른 패키지 온 패키지는, 제1 기판과, 제1 기판 상에 부착되는 제1 반도체 칩을 포함하는 제1 패키지, 및 제2 기판과, 제2 기판 상에 부착되는 제2 반도체 칩을 포함하고, 제1 패키지 상에 적층된 제2 패키지를 포함하되, 제1 패키지는 제1 반도체 칩을 덮는 봉지제와, 봉지제 내에 배치된 탄성 부재를 더 포함하되, 탄성 부재의 일부는 봉지제로부터 노출된다.

Description

패키지 온 패키지{Package On Package}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 하나 이상의 반도체 패키지가 수직으로 적층되어 만들어지는 패키지 온 패키지(POP: Package On Package)에 관한 것이다.
반도체 패키지는 다기능화, 고용량화 및 소형화 요구를 만족시키는 방향으로 개발되고 있다. 이를 위하여 여러 개의 반도체 패키지를 하나의 반도체 패키지 안으로 통합하여 반도체 패키지의 크기를 획기적으로 감소시키면서도 고용량화 및 다기능 수행이 가능한 SIP(System In Package)가 제안되었다.
SIP는 크게 두 가지 측면에서 진행되고 있다. 하나는 한 개의 반도체 패키지 내부에 여러 개의 반도체 칩을 적층하는 방식으로 형성되는 MCP(Multi-Chip Package)이고, 다른 하나는 개별적으로 조립되고 전기적 검사가 완료된 반도체 패키지들을 수직 방향으로 적층하는 방식으로 형성되는 POP이다.
그런데, 상부 패키지 상에 형성된 범프의 피치(pitch)가 감소됨에 따라, 범프의 높이도 함께 감소하게 되어 범프의 높이를 이용하여 상부 패키지를 하부 패키지 상에 적층하는 것에 어려움이 있었다. 이에 따라, 봉지제에 홀을 형성하여 상기 홀을 매립하는 쓰루 몰드 비아(Through Mold Via; TMV) 방식이 도입되었으나, TMV 방식은 몰딩 후 레이저나 드릴로 홀을 형성하여야 하기 때문에 공정 단계가 복잡해지고 수율이 저하되는 문제가 있었다.
본 발명이 이루고자 하는 기술적 과제는, 공정이 단순하고 수율을 향상시킬 수 있는 패키지 온 패키지를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 패키지 온 패키지는, 제1 기판과, 상기 제1 기판 상에 부착되는 제1 반도체 칩을 포함하는 제1 패키지, 및 제2 기판과, 상기 제2 기판 상에 부착되는 제2 반도체 칩을 포함하고, 상기 제1 패키지 상에 적층된 제2 패키지를 포함하되, 상기 제1 패키지는 상기 제1 반도체 칩을 덮는 봉지제와, 상기 봉지제 내에 배치된 탄성 부재를 더 포함하되, 상기 탄성 부재의 일부는 상기 봉지제로부터 노출된다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 하부 패키지를 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 상부 패키지를 나타내는 단면도이다.
도 3은 도 1의 하부 패키지와 도 2의 상부 패키지가 적층된 본 발명의 일 실시예에 따른 패키지 온 패키지 구조를 나타내는 단면도이다.
도 4는 도 3의 탄성 부재와 봉지제의 위치 관계를 설명하기 위한 부분 확대도이다.
도 5a 내지 도 5c는 도 3의 탄성 부재의 제1 부분의 다양한 형상을 설명하기 위한 상부 평면도들이다.
도 6는 도 1의 하부 패키지와 도 2의 상부 패키지가 적층된 본 발명의 다른 실시예에 따른 패키지 온 패키지 구조를 나타내는 단면도이다.
도 7 내지 도 14는 본 발명의 일 실시예에 따른 패키지 온 패키지의 제조 방법을 설명하기 위한 중간 구조물의 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 5c를 참조하여 본 발명의 일 실시예에 따른 패키지 온 패키지 구조를 설명한다. 도 1은 본 발명의 일 실시예에 따른 하부 패키지를 나타내는 단면도이다. 도 2는 본 발명의 일 실시예에 따른 상부 패키지를 나타내는 단면도이다. 도 3은 도 1의 하부 패키지와 도 2의 상부 패키지가 적층된 본 발명의 일 실시예에 따른 패키지 온 패키지 구조를 나타내는 단면도이다. 도 4는 도 3의 탄성 부재와 봉지제의 위치 관계를 설명하기 위한 부분 확대도이다. 도 5a 내지 도 5c는 도 3의 탄성 부재의 제1 부분의 다양한 형상을 설명하기 위한 상부 평면도들이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 하부 패키지(100)는 기판(110), 반도체 칩(120), 칩 봉지제(130), 칩 범프(122), 및 범프(140)를 포함할 수 있다.
기판(110)은 서로 반대편에 배치되는 상면(112)과 하면(114)을 가지며, 예를 들어, 인쇄회로기판일 수 있다. 기판(110)의 상면(112)에는 반도체 칩(120)이 부착되는 중앙 영역과, 이 중앙 영역의 바깥에 배치되어 후술하는 상부 패키지(200)와의 연결 영역으로 사용되는 주변 영역이 정의될 수 있다.
이러한 기판(110)의 상면(112) 및 하면(114)에는 복수개의 연결 패드(116, 118)가 배치될 수 있다. 특히, 기판(110)의 상면(112)에 정의된 주변 영역에 배치된 복수개의 연결 패드(116)는 하부 패키지(100)와 후술하는 상부 패키지(200)를 상호 연결시키기 위한 것으로서, 상부 패키지(200)의 범프(240)에 대응되도록 배치될 수 있다(도 3 참조).
반도체 칩(120)은 소정 접착 수단(미도시) 예컨대, 액상의 에폭시나 접착 테이프에 의하여 기판(110)의 상면(112)의 중앙 영역에 부착될 수 있다. 도면에 도시된 바와 같이, 반도체 칩(120)에는 복수 개의 칩 범프(122)가 형성될 수 있다. 칩 범프(122)는 예를 들어, 반도체 칩(120)의 I/O 패드(미도시)에 대응하여 형성될 수 있다. 다시 말하면, 칩 범프(122)가 형성된 반도체 칩(120)이 기판(110) 상면(112)에 부착되어, 칩 범프(132)를 통해 반도체 칩(120)이 기판(110)과 전기적으로 연결될 수 있다.
칩 봉지제(130)는 반도체 칩(120)과 기판(110) 사이의 공간을 매립하도록 형성되어, 칩 범프(122)를 보호하고 반도체 칩(120)과 기판(110) 사이의 접착력을 증가시키는 역할을 할 수 있다. 몇몇 다른 실시예에서, 칩 봉지제(130)를 생략하고, 후술할 봉지제(도 3의 310 참조)를 형성함으로써, 반도체 칩(120) 및 칩 범프(122)를 덮되, 반도체 칩(120)과 기판(110) 사이의 공간을 매립할 수 있다.
본 실시예에서는 하나의 반도체 칩(120)이 하부 패키지(100)에 포함되는 경우를 도시하였으나, 본 발명이 이에 한정되는 것은 아니며, 하부 패키지(100)는 반도체 칩(120)과 수직으로 적층되는 하나 이상의 반도체 칩(미도시)을 더 포함할 수도 있다.
복수 개의 범프(140)는 기판(110)의 하면(114) 특히, 기판(110)의 하면(114)에 배치된 복수 개의 연결 패드(118)에 각각 부착되고, 반도체 칩(120)과 전기적으로 연결될 수 있다. 이러한 범프(140)는 하부 패키지(100)의 아래에 배치되는 마더 보드(미도시)나 또는 다른 반도체 패키지(미도시)에 전기적으로 연결될 수 있다. 본 실시예의 범프(140) 외에도 여러가지 도전체들이 범프(140)를 대신하여 동일한 목적으로 사용될 수 있다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 상부 패키지(200)는 하부 패키지(100)의 구조와 유사하게 기판(210), 반도체 칩(222,226), 봉지제(230), 범프(240)를 포함할 수 있다.
기판(210)은 서로 반대편에 배치되는 상면(212)과 하면(214)을 가지며, 예를 들어, 인쇄 회로 기판일 수 있다. 기판(210)의 하면(214)에는 하부 패키지(100)의 기판(110) 상면(112)에 정의된 중앙 영역 및 주변 영역과 각각 대응하는 중앙 영역 및 주변 영역이 정의될 수 있다. 그에 따라, 기판(210)의 하면(214)에 정의된 중앙 영역 아래에는 하부 패키지(100)의 반도체 칩(120)이 위치하게 되며, 기판(210)의 하면(214)에 정의된 주변 영역은 하부 패키지(100)와의 연결 영역으로 사용될 수 있다.
또한, 기판(210)의 하면(214)에 정의된 주변 영역에는 복수개의 연결 패드(218)가 배치될 수 있다. 연결 패드(218)는 하부 패키지(100)와의 연결을 위하여 하부 패키지(100)의 기판(110) 상면(112)에 배치된 연결 패드(116)와 각각 대응되도록 배치된다.
기판(210)의 상면(212) 상에는 수직으로 적층된 하부 반도체 칩(222) 및 상부 반도체 칩(226)이 배치될 수 있다. 구체적으로, 하부 반도체 칩(222)은 소정 접착 수단에 의하여 기판(210)의 상면(212)에 부착되고, 와이어(224)에 의하여 기판(210)의 상면(212)에 배치된 패드(미도시)와 전기적으로 연결될 수 있다.
상부 반도체 칩(226)은 소정 접착 수단에 의하여 하부 반도체 칩(222)의 상면에 부착되고, 와이어(228)에 의하여 기판(210)의 상면(212)에 배치된 패드(미도시)와 전기적으로 연결될 수 있다. 본 실시예에서는 두 개의 반도체 칩(222, 226)이 상부 패키지(200)에 포함되는 경우를 도시하였으나, 본 발명이 이에 한정되는 것은 아니며, 상부 패키지(200)는 하나의 반도체 칩 또는 수직으로 적층되는 세 개 이상의 반도체 칩을 포함할 수도 있다.
봉지제(230)는 기판(210)의 상면(212) 상에 반도체 칩(222, 226)과 와이어(224, 228)를 덮도록 형성되어 반도체 칩(222, 226)과 와이어(224, 228)를 밀봉할 수 있다. 본 실시예에서는 봉지제(230)가 기판(210)의 상면(212) 전체 상부에 형성된 경우를 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 봉지제(230)가 반도체 칩(222, 226)과 와이어(224, 228)를 덮으면서 기판(210)의 상면(212) 일부 상부에 형성될 수도 있다.
복수 개의 범프(240)는 기판(210)의 하면(214)의 주변 영역에 배치된 복수개의 연결 패드(218)에 각각 부착되고, 반도체 칩(222, 226)에 전기적으로 연결될 수 있다. 본 실시예의 범프(240) 외에도 여러가지 도전체들이 이 범프(240)을 대신하여 동일한 목적으로 사용될 수 있다.
도 3을 참조하면, 도 1의 하부 패키지(100) 상에 도 2의 상부 패키지(200)가 적층된 패키지 온 패키지 구조가 형성될 수 있다. 본 발명의 일 실시예에 다른 패키지 온 패키지(300)는 제1 패키지(도 1의 100 참조)와, 제1 패키지(100) 상에 적층된 제2 패키지(도 2의 200 참조)를 포함하되, 제1 패키지(100)는 제1 반도체 칩(120)을 덮는 봉지제(310)와, 봉지제(310) 내에 배치된 탄성 부재(320)를 더 포함한다. 이 때, 탄성 부재(320)의 일부는 봉지제(310)로부터 노출된다.
다시 말하면, 탄성 부재(320)는 봉지제(310)를 관통하여 형성될 수 있다. 그에 따라, 탄성 부재(320)의 하단이 기판(110)의 상면(112)의 연결 패드(116)에 각각 접속하도록 배치되며, 탄성 부재(320)의 하단은 상부 패키지(200)의 범프(240)에 각각 접속하도록 배치될 수 있다.
상술한 바와 같이, 하부 패키지(100)의 기판(110)의 상면(112)에 배치된 복수개의 연결 패드(116)와, 상부 패키지(200)의 기판(210)의 하면(214)에 배치된 복수개의 연결 패드(218) 및 이 연결 패드(218)에 각각 부착되는 복수개의 범프(240)는 서로 대응되도록 배치되어 있으므로, 상부 패키지(200)의 복수개의 범프(240)가 각각 대응되는 하부 패키지(100)의 연결 패드(118)에 연결됨으로써, 본 도면의 패키지 온 패키지 구조가 형성될 수 있다.
봉지제(encapsulant material)(310)는 기판(110)의 상면(112) 상에 반도체 칩(120)과 칩 봉지제(130)를 덮도록 형성되어 밀봉하도록 형성될 수 있다. 상술한 바와 같이, 몇몇 다른 실시예에서, 칩 봉지제(130)없이 봉지제(310)로 반도체 칩(120)과 칩 범프(122)를 덮도록 형성될 수 있다.
도 4를 참고하여, 탄성 부재(320)의 구조에 대하여 더욱 구체적으로 설명한다.
탄성 부재(320)는 봉지제(310) 내에 배치되며, 탄성 부재(320)의 일부는 봉지제(310)로부터 노출된다. 더욱 구체적으로, 탄성 부재(320)는 봉지제(310)로부터 노출된 제1 부분(322)과, 봉지제(310)에 의해 매립된 제2 부분(324)을 포함할 수 있다.
도 4에 도시된 바와 같이, 봉지제(310)는 제2 패키지(200)와 마주보는 상면을 포함하고, 탄성 부재(320)의 제1 부분(322)은 봉지제(310)로부터 노출된 노출면을 포함할 수 있으며, 봉지제(310)의 상면과 탄성 부재(320)의 제1 부분(322)의 노출면이 동일한 평면 상에 존재할 수 있다. 여기서, 봉지제(310)의 상면과 제1 부분(322)의 노출면이 동일 평면 상에 존재한다는 것은 실질적으로 동일 레벨 상에 존재하는 경우를 포함하며, 정확하게 동일한 평면에 한정시키는 것이 아님은 물론이다.
나아가, 탄성 부재(320)의 제1 부분(322)은 제2 패키지(200)의 범프(240)에 전기적으로 연결될 수 있다. 더욱 구체적으로, 제2 패키지(200)의 범프(240)와 탄성 부재(320)의 제1 부분(322)이 접하여 형성될 수 있으며, 예를 들어 범프(240)와 탄성 부재(320)의 제1 부분(322)은 직접 접하여 형성될 수 있다. 이에 따라, 제1 패키지(100)와 제2 패키지(200)는 탄성 부재(320) 및 범프(240)에 의해 전기적으로 연결될 수 있다.
또한, 탄성 부재(320)는 도전성 물질로 이루어질 수 있다. 나아가, 탄성 부재(320)는 선 도금된(pre-plated) 것일 수 있다. 탄성 부재(320)는 예를 들어, 스프링일 수 있다.
도 5a 내지 도 5c를 참고하여, 탄성 부재(320)의 제1 부분(322)의 형상에 대하여 더욱 구체적으로 설명한다.
상술한 바와 같이, 탄성 부재(320)의 제1 부분(322)은 봉지제(310)의 상면으로부터 노출된 노출면을 포함하되, 다양한 형상으로 형성될 수 있다. 탄성 부재(320)의 제1 부분(322)이 봉지제(310)의 상면으로부터 노출되어, 제2 패키지(200)의 범프(240)와 접하여 형성되므로, 제1 부분(322)은 범프(240)와 안정적으로 접촉할 수 있는 다양한 형상을 가질 수 있다.
예를 들어, 도 5a에 도시된 바와 같이, 제1 부분은 제1 면적의 판 형상(322s)으로 형성될 수 있다. 더욱 구체적으로, 내부에 공간을 가지지 않는 일정한 모양의 평면 도형일 수 있다. 또는, 도 5b에 도시된 바와 같이, 내부에 공간(322h)을 가지는 폐곡선(322r) 형상을 가질 수 있다. 이 때, 내부 공간(322h)은 봉지제(310)로 매립될 수 있다. 나아가, 도 5c에 도시된 바와 같이, 제1 부분은 선(322l) 형상을 가질 수 있다. 도면으로 도시된 형상들은 본 발명의 이해를 돕기 위한 예시적인 형상이며, 이에 한정되지 않고 제1 부분(322)의 평면은 다양한 형상으로 형성될 수 있다.
다시 도 3을 참조하면, 탄성 부재(320)는 압축된 상태로 봉지제(310)에 의해 고정될 수 있다. 더욱 구체적으로 설명하면, 예를 들어, 탄성 부재(320)에 외부 압력이 인가되지 않았을 때에, 탄성 부재(320)의 길이가 L1이라고 하고, 탄성 부재(320)에 외부 압력이 인가된 때에, 탄성 부재(320)의 길이가 L2 (단, L1>L2) 라고 가정한다. 이 때, 본 발명의 일 실시예에 따른 패키지 온 패키지의 탄성 부재(320)는 L2의 길이를 가질 수 있다.
나아가, 훅(Hooke)의 법칙에 의해 탄성 부재(320)에 인가된 압력이 탄성 부재(320)의 탄성 한계 범위 내일 경우, 본 발명의 일 실시예에 따른 패키지 온 패키지의 탄성 부재(320)는 외부 압력과 같은 크기로, 외부 압력과 반대 방향의 탄성력을 보유할 수 있다. 요컨대, 탄성 부재(320)는 압축된 상태로 봉지제(310)에 의해 고정되어, 0N 보다 큰 탄성력을 보유할 수 있다.
이어서, 도 6을 참조하여, 본 발명의 다른 실시예에 따른 패키지 온 패키지(400)를 설명한다. 도 6은 본 발명의 다른 실시예에 따른 패키지 온 패키지를 설명하기 위한 단면도이다.
본 발명의 다른 실시예에 따른 패키지 온 패키지(400)는, 하부 패키지의 일부 구성을 제외하고는 본 발명의 일 실시예에 따른 패키지 온 패키지(300)와 실질적으로 동일하다. 따라서, 설명의 편의를 위해, 상술한 본 발명의 일 실시예에 따른 패키지 온 패키지에서 설명한 것과 실질적으로 동일한 구성 요소에 대해서는 설명을 생략하거나 간략화한다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 패키지 온 패키지(400)는 하부 패키지 상에 전술한 상부 패키지(200)가 적층된 패키지 온 패키지가 형성된다.
본 발명의 다른 실시예에 따른 패키지 온 패키지(400)의 하부 패키지는 상면(112)과 하면(114)을 갖는 기판(110)과, 기판(110)의 상면(112) 및 하면(114)에 배치되는 복수개의 연결 패드(118)와, 기판(110) 하면(114)의 연결 패드(118)에 각각 부착되는 칩 범프(122)를 포함함은 일 실시예에서 설명한 것과 동일하다. 이에 더하여, 반도체 칩(120)과 와이어(124)를 포함한다.
여기서, 반도체 칩(120)은 소정 접착 수단(미도시) 예컨대, 액상의 에폭시나 접착 테이프에 의하여 기판(110)의 상면(112)의 중앙 영역에 부착되고, 와이어(124)는 와이어 본딩 방법에 의하여 기판(110)의 상면(112)에 배치된 패드(미도시)와 반도체 칩(120)을 전기적으로 연결하도록 형성될 수 있다.
봉지제(310)는 와이어(124)를 덮도록 형성되어 반도체 칩(120)과 와이어(124)를 밀봉하도록 형성될 수 있다. 더욱 구체적으로, 봉지제(310)는 반도체 칩(120)과 와이어(124)를 덮도록 형성될 수 있다. 나아가, 봉지제(310)는 탄성 부재(320)의 일부가 노출되도록 한다. 예를 들어, 봉지제(310)는 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)와 같은 열경화성 수지로 이루어질 수 있다.
이하, 도 7 내지 도 14를 참조하여, 본 발명의 일 실시예에 따른 패키지 온 패키지의 제조 방법을 설명한다. 도 7 내지 도 14는 본 발명의 일 실시예에 따른 패키지 온 패키지의 제조 방법을 설명하기 위한 단면도들이다. 설명의 편의를 위하여 도 3에 도시된 본 발명의 일 실시예에 따른 패키지 온 패키지(300)의 제조 방법을 일 예로 설명하며, 본 기술 분야의 당업자라면 이를 토대로 도 4에 도시된 본 발명의 다른 실시예에 따른 패키지 온 패키지(400)에 대한 제조 방법을 용이하게 유추할 수 있을 것이다. 나아가, 상술한 도 1내지 도 6과 동일한 도면 부호는 실질적으로 동일한 구성 요소를 나타내므로, 이에 대한 구체적인 설명은 생략하거나 간략화한다.
먼저, 도 7을 참조하여, 상면(112)에 반도체 칩(120)이 부착된 기판(110)을 제공하고, 기판(110)의 상면(112) 상에 연결 패드용 솔더 페이스트 패턴(paste; 150)을 형성한다.
이 때, 솔더 페이스트 패턴(150)은 기판 상면(112)의 연결 패드(도 1의 116 참조)에 대응되도록 배치할 수 있다. 예를 들어, 솔더 페이스트를 스크린 프린팅(screen printing) 또는 돗팅(dotting) 공정을 통해 기판(110)의 상면(112) 상에 형성할 수 있다. 예를 들어, 솔더 페이스트는 도전성 물질일 수 있다.
몇몇 다른 실시예에서, 솔더 페이스트 패턴(150)을 형성하는 대신, 기판 상면(112) 상에 복수의 연결 패드(도 1의 116 참조)를 형성할 수도 있다.
이어서, 도 8을 참조하여, 솔더 페이스트 패턴(150)에 대응되는 가이드 홀(520)을 포함하는 지그 프레임(jig frame; 510)을 기판(110)의 상면(112) 상에 배치한다. 이 때, 가이드 홀(520)은 기판(110) 상에 배치될 탄성 부재(도 3의 320 참고)가 안정적으로 기판(110) 상에 배치되도록 가이드하는 역할을 수행할 수 있다.
이어서, 도 9를 참조하여, 탄성 부재(320)를 지그 프레임(510)의 가이드 홀(520) 내로 삽입한다.
도면에 도시된 바와 같이, 지지체(530)에 탄성 부재(320)를 연결하고, 지지체(530)를 기판(110)에 인접하도록 이동시켜, 지그 프레임(510)의 가이드 홀(520) 내부로 탄성 부재(320)를 삽입할 수 있다. 상술한 바와 같이, 가이드 홀(520)을 솔더 페이스트 패턴(150)에 대응되도록 배치함에 따라, 솔더 페이스트 패턴(150)에 각각 대응되도록 탄성 부재(320)를 배치시킬 수 있다. 즉, 솔더 페이스트 패턴(150) 상에 탄성 부재(320)가 배치될 수 있다.
상술한 바와 같이, 탄성 부재(320)는 스프링일 수 있으며, 도전성 물질로 이루어질 수 있다. 나아가, 탄성 부재(320)는 선 도금된(pre-plated) 것일 수 있다. 이에 따라, 상부 패키지(200)을 하부 패키지(100) 상에 접착시키기 전에, 두 패키지 사이의 전기적 연결을 더욱 양호하게 하기 위한 추가 공정을 생략할 수 있어 공정 단계를 더욱 단순화시킬 수 있다.
이어서, 도 10을 참조하여, 솔더 페이스트 패턴(150)과 탄성 부재(320)를 부착시킨다. 더욱 구체적으로, 리플로우(reflow) 공정을 진행하여 솔더 페이스트 패턴(150)이 탄성 부재(320)와 접착되도록 할 수 있다.
이어서, 도 11을 참조하여, 지그 프레임(도 10의 510 참조)을 제거한다.
도면에 도시된 바와 같이, 지그 프레임(510)을 제거한 후, 탄성 부재(320)의 길이는 L1일 수 있다. 다시 말하면, L1은 탄성 부재(320)에 외부 힘이 가해지지 않은 자연 상태에서의 길이를 의미할 수 있다. 이 때, 자연 상태의 제1 패키지(100)의 높이를 H1이라고 정의할 수 있다. 여기서, 제1 패키지(100)의 높이는, 기판(110)의 하면(114)로부터 탄성 부재(320)의 상부 끝단까지의 거리를 의미할 수 있다. H1은 도 12에서 후술할 가압 상태의 제1 패키지(100)의 높이 H2보다 큰 값을 가질 수 있다. 이에 대한 더욱 구체적인 설명은 도 12를 참조하여 설명한다.
이어서, 도 12를 참조하여, 기판(110)의 상부 및 하부에 각각 금형(540)을 배치한다.
더욱 구체적으로, 상부 금형(540a) 및 하부 금형(540b)을 기판(110)의 양 측에 배치하고, 기판(110) 방향으로 이동시킬 수 있다. 이에 따라, 상부 금형(540a)은 탄성 부재(320)와 접하고, 하부 금형(540b)은 기판(110)의 하면(114)과 접하도록 배치할 수 있다.
나아가, 상부 금형(540a) 및 하부 금형(540b)을 기판(110) 방향으로 가압하여, 탄성 부재(320)에 압축력을 제공한다. 다시 말하면, 탄성 부재(320)의 길이가, 외부 힘이 가해지지 않은 자연 상태에서의 길이 L1 보다 작은 L2를 가지도록 상부 금형(540a)과 하부 금형(540b)을 이동시킬 수 있다. 이에 따라, 탄성 부재(320)는 외부로부터 압력을 인가받고, 상부 금형(540a) 방향으로 탄성력을 제공하게 된다. 이러한 가압 상태의 제1 패키지(100)의 높이 H2는 H1보다 작은 값을 가질 수 있다.
이어서, 도 13을 참조하여, 상부 금형(540a) 및 하부 금형(540b)에 의해 형성된 기판(110) 상의 공간을 몰딩하여 봉지제(310)를 형성한다.
더욱 구체적으로, 몰딩 공정을 진행하여 봉지제(310)를 형성할 수 있다. 예를 들어, 봉지제(310)는 에폭시 몰드 컴파운드와 같은 열경화성 수지를 사용할 수 있다.
상술한 바와 같이, 탄성 부재(320)가 상부 금형(540a) 방향으로 탄성력을 제공함에 따라, 탄성 부재(320)가 상부 금형(540a)과 밀착하게 된다. 따라서, 몰딩 공정을 통해 기판(110) 상의 상기 공간을 몰딩하더라도 상부 금형(540a)과 밀착된 탄성 부재(320)의 표면 상에 상기 몰드 컴파운드가 침투하기 어렵다. 이에 따라, 탄성 부재(320)의 일부 표면은 봉지제(310)로부터 노출될 수 있다.
또한, 탄성 부재(320)가 금형(540)에 의해 압축된 상태에서, 몰딩 공정을 진행하므로, 탄성 부재(320)는 압축된 상태로 봉지제(310)에 의해 고정되어 0N 보다 큰 탄성력을 보유할 수 있다.
이어서, 도 14를 참조하여, 금형(540)을 제거한다.
탄성 부재(320)가 상부 금형(540a)과 밀착된 상태에서 몰딩 공정을 진행함에 따라, 금형(540)을 제거한 후, 봉지제(310)의 표면과 탄성 부재(320)의 노출면은 실질적으로 동일한 평면 상에 존재할 수 있다.
몇몇 다른 실시예에서, 선택적으로, 금형을 제거한 후에, 예를 들어 몰드 컴파운드가 그것의 액상 성질에 의해 상부 금형(540a)과 탄성 부재(320)의 밀착 부분 사이로 침투함으로써 형성될 수 있는 얇은 막질을 제거하여 탄성 부재(320)의 표면을 노출시키기 위해 평탄화 공정을 진행할 수 있다. 예를 들어, 작은 입자로 탄성 부재 상에 물리적 충격을 주거나, 화학 물질을 사용하여 상기 막질을 제거할 수 있다.
다시 도 3을 참조하여, 탄성 부재(320) 및 봉지제(310)가 형성된 하부 패키지(100) 상에 상부 패키지(200)를 적층한다.
이 때, 상술한 바와 같이, 탄성 부재(320)가 선 도금된 것일 경우, 하부 패키지(100)와 상부 패키지(200)의 원활한 전기적 접속을 위한 추가적인 공정 없이, 탄성 부재(320)와 상부 패키지(200)의 범프(240)를 직접 접속시킬 수 있다. 이에 따라, 공정 단계가 단순화되어 제조 비용 및 수율을 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 하부 반도체 패키지 110: 기판
120: 반도체 칩 130: 봉지제
140: 범프 200: 상부 반도체 패키지
210: 기판 222, 226: 반도체 칩
230: 봉지제 240: 범프
320: 탄성 부재

Claims (10)

  1. 제1 기판과, 상기 제1 기판 상에 부착되는 제1 반도체 칩을 포함하는 제1 패키지; 및
    제2 기판과, 상기 제2 기판 상에 부착되는 제2 반도체 칩을 포함하고, 상기 제1 패키지 상에 적층된 제2 패키지를 포함하되,
    상기 제1 패키지는 상기 제1 반도체 칩을 덮는 봉지제와, 상기 봉지제 내에 배치된 탄성 부재를 더 포함하되, 상기 탄성 부재의 일부는 상기 봉지제로부터 노출된 패키지 온 패키지.
  2. 제1 항에 있어서,
    상기 제2 기판은 상기 제2 반도체 칩이 부착되는 상면과, 상기 상면 반대편에 위치하면서 상기 제1 패키지와 마주보는 하면을 포함하고,
    상기 제2 패키지는 상기 제2 기판의 하면에 형성된 범프를 포함하되,
    상기 제2 패키지의 범프는 상기 탄성 부재와 전기적으로 연결된 패키지 온 패키지.
  3. 제2 항에 있어서,
    상기 제2 패키지의 범프는 상기 탄성 부재와 직접 접하는 패키지 온 패키지.
  4. 제3 항에 있어서,
    상기 탄성 부재는 선 도금된(pre-plated) 것인 패키지 온 패키지.
  5. 제2 항에 있어서,
    상기 제1 패키지와 상기 제2 패키지는 상기 범프 및 상기 탄성 부재에 의해 전기적으로 연결된 패키지 온 패키지.
  6. 제1 항에 있어서,
    상기 탄성 부재는 압축된 상태로 상기 봉지제에 의해 고정되어, 0N보다 큰 탄성력을 보유하는 패키지 온 패키지.
  7. 제1 항에 있어서,
    상기 탄성 부재는 도전성 물질로 이루어진 패키지 온 패키지.
  8. 제1 항에 있어서,
    상기 탄성 부재는 선 도금된(pre-plated) 것인 패키지 온 패키지.
  9. 제1 항에 있어서,
    상기 탄성 부재는 스프링인 패키지 온 패키지.
  10. 제1 항에 있어서,
    상기 봉지제는 상기 제2 패키지와 마주보는 상면을 포함하고,
    상기 탄성 부재는 상기 봉지제로부터 노출된 노출면을 포함하되,
    상기 탄성 부재의 노출면과 상기 봉지제의 상면은 동일 평면 상에 존재하는 패키지 온 패키지.
KR1020100084960A 2010-08-31 2010-08-31 패키지 온 패키지 KR20120020983A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100084960A KR20120020983A (ko) 2010-08-31 2010-08-31 패키지 온 패키지
US13/114,073 US8274144B2 (en) 2010-08-31 2011-05-24 Helical springs electrical connecting a plurality of packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100084960A KR20120020983A (ko) 2010-08-31 2010-08-31 패키지 온 패키지

Publications (1)

Publication Number Publication Date
KR20120020983A true KR20120020983A (ko) 2012-03-08

Family

ID=45696029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100084960A KR20120020983A (ko) 2010-08-31 2010-08-31 패키지 온 패키지

Country Status (2)

Country Link
US (1) US8274144B2 (ko)
KR (1) KR20120020983A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015109333A1 (de) * 2015-06-11 2016-12-15 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN105185764B (zh) * 2015-10-08 2017-09-12 江苏长电科技股份有限公司 弹性引脚pop结构及工艺方法
US20180053753A1 (en) * 2016-08-16 2018-02-22 Freescale Semiconductor, Inc. Stackable molded packages and methods of manufacture thereof
US10622340B2 (en) * 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
US10083922B2 (en) * 2016-11-23 2018-09-25 Intel Corporation Inductor interconnect
US11477559B2 (en) * 2019-07-31 2022-10-18 Advanced Semiconductor Engineering, Inc. Semiconductor device package and acoustic device having the same
CN111162015A (zh) * 2019-12-20 2020-05-15 珠海格力电器股份有限公司 一种智能功率模块及封装方法
TWI760155B (zh) * 2020-03-26 2022-04-01 南韓商Ｔｓｅ有限公司 半導體封裝的測試裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
JP2007194436A (ja) 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP5266699B2 (ja) 2007-09-25 2013-08-21 日本電気株式会社 コンタクト支持体及び半導体装置の実装構造
JP2010080609A (ja) 2008-09-25 2010-04-08 Sumitomo Bakelite Co Ltd 半導体装置

Also Published As

Publication number Publication date
US8274144B2 (en) 2012-09-25
US20120049348A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5383024B2 (ja) 多層半導体パッケージ
JP5522561B2 (ja) マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
KR20120020983A (ko) 패키지 온 패키지
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
US20110140283A1 (en) Integrated circuit packaging system with a stackable package and method of manufacture thereof
US8399985B2 (en) Mold design and semiconductor package
KR20040053902A (ko) 멀티 칩 패키지
KR20120062366A (ko) 멀티칩 패키지의 제조 방법
KR100896179B1 (ko) 스택 패키지 및 그 제조방법
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
KR101515777B1 (ko) 반도체 패키지 제조방법
JP5547703B2 (ja) 半導体装置の製造方法
TWI409932B (zh) 具凹槽之封裝結構及其製造方法
CN112185903A (zh) 电子封装件及其制法
TW201330220A (zh) 具凹槽之封裝結構及其製造方法
KR20080067891A (ko) 멀티 칩 패키지
KR100656476B1 (ko) 접속 강도를 높인 시스템 인 패키지 및 그 제조방법
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
KR100632476B1 (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩
KR101363993B1 (ko) 적층 반도체 패키
US7763961B2 (en) Hybrid stacking package system
KR20110004107A (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
US20070222047A1 (en) Semiconductor package structure
KR20080020372A (ko) 듀얼 다이 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid