CN209929295U - 一种dfn-6l三基岛封装框架 - Google Patents
一种dfn-6l三基岛封装框架 Download PDFInfo
- Publication number
- CN209929295U CN209929295U CN201920801722.5U CN201920801722U CN209929295U CN 209929295 U CN209929295 U CN 209929295U CN 201920801722 U CN201920801722 U CN 201920801722U CN 209929295 U CN209929295 U CN 209929295U
- Authority
- CN
- China
- Prior art keywords
- base island
- chip
- lead
- pin
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种DFN‑6L三基岛封装框架,其使用一个框架即可实现三个芯片的安装,可保证集成电路整体性能的稳定,可降低占用面积和制造成本,其包括基岛、引脚,引脚包括六个,六个引脚均分为两组分布于框架的上侧、下侧,引脚通过引线和基岛上的芯片连接,其特征在于,基岛包括三个,分别为:第一基岛、第二基岛、第三基岛,三个基岛从左向右依次竖向并行排布,其中一组引脚分布于第一基岛、第二基岛、第三基岛的上侧,另外一组引脚分布于第一基岛、第二基岛、第三基岛的下侧。
Description
技术领域
本实用新型涉及芯片框架技术领域,具体为一种DFN-6L三基岛封装框架。
背景技术
芯片框架是集成电路芯片的主要载体,其依靠金属线等连接线实现芯片内部电路引出端与外引线的电气连接,从而形成电气回路,目前常用的芯片框架包括DFN小型电子元器件的芯片封装单元,其中DFN-6L是具有6个引脚的芯片框架,现有的DFN封装框架为单基岛结构,基岛上一般只能放置一颗芯片,如图1所示,若需要三个芯片共同作用实现某种功能时,则需要通过增大基岛面积或再增加额外的封装器件和外部连线的方式实现,其中增加额外的封装器件的方式指将三个芯片分别封装于框架内,再通过外部连线将各个框架连接,三个框架的使用不仅使整个集成电路性能的稳定性降低,而且占用了较多面积,增加了制造成本,无法满足目前电子行业小型化、简单化、低成本的发展要求。
实用新型内容
针对现有技术中存在的使用三个框架实现三个芯片的安装,导致集成电路整体性能不稳定、占用面积大、制造成本高,不能满足目前电子行业小型化、简单化、低成本的发展要求的问题,本实用新型提供了一种DFN-6L三基岛封装框架,其使用一个框架即可实现三个芯片的安装,可保证集成电路整体性能的稳定,可降低占用面积和制造成本。
一种DFN-6L三基岛封装框架,其包括基岛、引脚,所述引脚包括六个,所述六个引脚均分为两组分布于框架的上侧、下侧,所述引脚通过引线和基岛上的芯片连接,其特征在于,所述基岛包括三个,分别为:第一基岛、第二基岛、第三基岛,三个所述基岛从左向右依次竖向并行排布,其中一组所述引脚分布于所述第一基岛、第二基岛、第三基岛的上侧,另外一组所述引脚分布于所述第一基岛、第二基岛、第三基岛的下侧。
其进一步特征在于,
上侧的所述引脚和下侧的所述引脚以所述框架的横向中心线为轴对称布置。
所述芯片分别为第一芯片、第二芯片、第三芯片,所述第一芯片的型号为:78L05、所述第二芯片的型号为:ME6206A33、所述第三芯片的型号为:LC1208CB5TR30,所述引脚包括第一引脚至第六引脚,所述引线包括第一引线至第八引线,所述第一芯片分别通过所述第一引线、第二引线与所述第一引脚、第六引脚连接,所述第二芯片分别通过所述第三引线、第四引线与所述第二引脚、第五引脚连接,所述第三芯片通过所述第六引线与所述第四引脚连接,所述第三基岛通过第五引线与所述第三引脚连接,所述第一基岛与所述第二基岛之间通过所述第七引线连接,所述第二基岛与所述第三基岛之间通过所述第八引线连接。
所述基岛、引脚均通过塑封料封装;
所述基岛、引脚的材料均为铜,所述基岛、引脚的表面镀银。
本装置将现有的DFN-6L框架中的一个基岛切割为从左向右依次竖向并行排布的三个基岛,在基岛上分别安装相关联的芯片,其无需再增大基岛面积或再增加额外的封装框架,即通过一个框架实现了三个芯片的安装,从而降低了投入成本,避免了集成电路板结构复杂、产品整体性能差的问题出现;第一基岛、第二基岛、第三基岛从左向右依次竖向并行排布,将其中一组引脚布置于三个基岛的上侧,将另外一组引脚布置于三个基岛的下侧,这种布置结构,便于三个基岛上的芯片分别通过引线与两侧的引脚均连接,减少了引线的用量,降低了投入成本,提高了加工效率,保证了集成电路整体性能的稳定。
附图说明
图1为传统的DFN-6L框架的主视的结构示意图;
图2为本实用新型的主视的结构示意图;
图3为本实用新型的芯片通过引线与引脚连接的结构示意图。
具体实施方式
见图2、图3,一种DFN-6L三基岛封装框架,其包括基岛1、引脚2,引脚2包括六个,分别为第一引脚21至第六引脚26,六个引脚2分为两组分布于框架的上侧、下侧,上侧的引脚和下侧的引脚2以框架的横向中心线为轴对称布置,引脚2通过引线3和基岛1上的芯片4连接,基岛1包括三个,分别为:第一基岛11、第二基岛12、第三基岛13,三个基岛1从左向右依次竖向并行排布,其中三个引脚2分布于第一基岛11、第二基岛12、第三基岛13的上侧,另外三个引脚2分布于第一基岛11、第二基岛12、第三基岛13的下侧,芯片4分别为第一芯片41、第二芯片42、第三芯片43,第一芯片41、第二芯片42、第三芯片43分别布置于第一基岛11、第二基岛12、第三基岛13上所述芯片分别为第一芯片、第二芯片、第三芯片,所述第一芯片的型号为:78L05、第二芯片的型号为:ME6206A33、第三芯片的型号为:LC1208CB5TR30,引脚2包括第一引脚21至第六引脚26,引线3包括第一引线31至第八引线38,第一芯片41分别通过第一引线31、第二引线32与第一引脚21、第六引脚26连接,第二芯片42分别通过第三引线33、第四引线34与第二引脚22、第五引脚25连接,第三芯片43通过第六引线36与第四引脚24连接,第三基岛13通过第五引线35与第三引脚23连接,第一基岛11与第二基岛12之间通过第七引线37连接,第二基岛12与第三基岛13之间通过第八引线38连接,基岛1、引脚3均通过塑封料封装,基岛1、引脚2的材料均为铜,基岛1、引脚3的表面均镀银。
其具体工作原理如下所述:对DFN-6L三基岛框架进行封装,在整体外型、尺寸和引脚间距不变的情况下,将一个基岛改为三个基岛,在每个基岛上分别安装一只芯片,实现了一个产品内三只芯片的封装,框架的封装可采用现有的封装工艺实现,具体的:在第一基岛11、第二基岛12、第三基岛13上分别点粘片胶,将第一芯片41粘结于第一基岛11上,将第二芯片42粘结于第二基岛12上,通过引线将第一芯片41、第二芯片42、第三芯片43分别与各引脚2连接,后整体放入模压机模具中,高温注入塑封料,将第一芯片41至第三芯片43、第一基岛11至第三基岛13、第一引脚21至第六引脚26的一部分,包围起来,构成封装件,然后通过吹冷风方式将整个封装件冷却,塑封料在冷却作用下形成塑封体,将塑封后的框架放入超声波扫描仪(美国 SONOSCAN公司)检测是否有气洞,从而检测封装件的分层情况,通过检测,本封装结构具有较好的结合力。
在框架上设置三个基岛1,第一基岛11、第二基岛12、第三基岛13从左向右依次竖向并行排布于框架上,引脚2分两组均布于框架的上侧、下侧,且上侧的引脚2与下侧的引脚2以框架的中心线为轴对称布置,不仅使框架内各个部件排布整齐,而且使得框架的整体分布结构简单合理,便于进行芯片排布和引线,从而可有效减少基岛1与塑封体之间的分层,确保该框架3与塑封体之间具有较好的结合力;基岛1上的芯片4可通过引线分别与两侧的引脚均连接,且可将芯片4布置于与该芯片4相连接的一组引脚相邻的基岛上,使引线的长度大大缩短,引线变形隐患的降低以及引线用量的减少,可进一步减少框架与塑封体之间的分层,确保该框架与塑封体之间具有较好的结合力;若将三个基岛按从上向下依次并行的方式进行排布,则中间基岛上的芯片的引线需跨过其中一侧的基岛与引脚2连接,不仅增加的引线的长度,而且引线极易与该跨越基岛上的芯片或导线产生电连接导致短路等问题,采用本框架的布置结构可有效避免该问题的产生;
本框架将现有的有关联作用的三个封装件组合封装在一个封装件内,减少了外部连线,节约了封装成本,同时外部连线的减少可有效降低外部环境对封装件整体性能的干扰,提高了产品稳定性;本框架将需要由两个或多个封装件实现的功能由一个封装件替代,而其所占的体积与一个封装体相同,大大简化了集成电路板的结构,降低了制造成本。
Claims (3)
1.一种DFN-6L三基岛封装框架,其包括基岛、引脚,所述引脚包括六个,所述六个引脚均分为两组分布于框架的上侧、下侧,所述引脚通过引线和基岛上的芯片连接,其特征在于,所述基岛包括三个,分别为:第一基岛、第二基岛、第三基岛,三个所述基岛从左向右依次竖向并行排布,其中一组所述引脚分布于所述第一基岛、第二基岛、第三基岛的上侧,另外一组所述引脚分布于所述第一基岛、第二基岛、第三基岛的下侧。
2.根据权利要求1所述的一种DFN-6L三基岛封装框架,其特征在于,上侧的所述引脚和下侧的所述引脚以所述框架的横向中心线为轴对称布置。
3.根据权利要求1所述的一种DFN-6L三基岛封装框架,其特征在于,所述芯片分别为第一芯片、第二芯片、第三芯片,所述第一芯片的型号为:78L05、所述第二芯片的型号为:ME6206A33、所述第三芯片的型号为:LC1208CB5TR30,所述引脚包括第一引脚至第六引脚,所述引线包括第一引线至第八引线,所述第一芯片分别通过所述第一引线、第二引线与所述第一引脚、第六引脚连接,所述第二芯片分别通过所述第三引线、第四引线与所述第二引脚、第五引脚连接,所述第三芯片通过所述第六引线与所述第四引脚连接,所述第三基岛通过第五引线与所述第三引脚连接,所述第一基岛与所述第二基岛之间通过所述第七引线连接,所述第二基岛与所述第三基岛之间通过所述第八引线连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920801722.5U CN209929295U (zh) | 2019-05-30 | 2019-05-30 | 一种dfn-6l三基岛封装框架 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920801722.5U CN209929295U (zh) | 2019-05-30 | 2019-05-30 | 一种dfn-6l三基岛封装框架 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209929295U true CN209929295U (zh) | 2020-01-10 |
Family
ID=69092485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920801722.5U Active CN209929295U (zh) | 2019-05-30 | 2019-05-30 | 一种dfn-6l三基岛封装框架 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209929295U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110223967A (zh) * | 2019-05-30 | 2019-09-10 | 无锡红光微电子股份有限公司 | Dfn-6l三基岛封装框架 |
-
2019
- 2019-05-30 CN CN201920801722.5U patent/CN209929295U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110223967A (zh) * | 2019-05-30 | 2019-09-10 | 无锡红光微电子股份有限公司 | Dfn-6l三基岛封装框架 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7737537B2 (en) | Electronic device | |
US8508048B2 (en) | Semiconductor device utilizing a package on package structure and manufacturing method thereof | |
CN101764127B (zh) | 无外引脚的半导体封装体及其堆迭构造 | |
CN204102862U (zh) | 一种基于腔体技术多芯片叠加封装装置 | |
CN110429075B (zh) | 高密度多侧面引脚外露的封装结构及其生产方法 | |
CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
CN105826277A (zh) | 封装结构及其制造方法 | |
CN209929295U (zh) | 一种dfn-6l三基岛封装框架 | |
CN101764126B (zh) | 无外引脚的多芯片半导体封装构造及导线架 | |
CN101404279A (zh) | 一种多芯片3d堆叠封装结构 | |
CN107910313A (zh) | 一种新型半导体封装结构及其封装方法及电子产品 | |
CN104167403B (zh) | 多脚封装的引线框架 | |
CN201315319Y (zh) | 一种多芯片3d堆叠封装结构 | |
CN103311210B (zh) | 用于组装半导体器件的引线框 | |
CN209544315U (zh) | 一种esop8双基岛封装框架 | |
CN209691744U (zh) | 一种qfn/dfn叠加式芯片 | |
CN209461442U (zh) | 一种集成被动元件的芯片封装结构 | |
CN202111082U (zh) | 多圈排列ic芯片封装件 | |
CN207690790U (zh) | 一种用于qfn封装的引线框架 | |
CN201829483U (zh) | 倒装薄的四边无引线封装的引线框及其封装结构 | |
CN109979892A (zh) | Esop8双基岛封装框架 | |
CN202796920U (zh) | 多芯片qfn封装结构 | |
CN219958992U (zh) | 混合互联的qfn封装结构 | |
CN202957237U (zh) | 一种芯片封装结构 | |
CN204271072U (zh) | 引线框架封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |