CN109979892A - Esop8双基岛封装框架 - Google Patents

Esop8双基岛封装框架 Download PDF

Info

Publication number
CN109979892A
CN109979892A CN201910252354.8A CN201910252354A CN109979892A CN 109979892 A CN109979892 A CN 109979892A CN 201910252354 A CN201910252354 A CN 201910252354A CN 109979892 A CN109979892 A CN 109979892A
Authority
CN
China
Prior art keywords
pin
chip
dao
frame
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910252354.8A
Other languages
English (en)
Inventor
侯友良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI RED MICROELECTRONICS CO Ltd
Original Assignee
WUXI RED MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI RED MICROELECTRONICS CO Ltd filed Critical WUXI RED MICROELECTRONICS CO Ltd
Priority to CN201910252354.8A priority Critical patent/CN109979892A/zh
Publication of CN109979892A publication Critical patent/CN109979892A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

ESOP8双基岛封装框架，其可以满足多个芯片或不同极性的芯片共同作用的要求，可提高使用的灵活性、降低成本，避免集成电路板结构复杂、产品整体性能差的问题出现，其包括基岛、引脚，所述引脚和基岛上的芯片连接，引脚通过塑封料封装，所述引脚包括八个：所述八个引脚分为两组分布于框架的上侧、下侧，其特征在于，所述基岛包括两个：第一基岛、第二基岛，所述第一基岛、第二基岛以所述框架的横向中心线为轴对称布置，上侧的引脚和下侧的引脚分别与其邻近的基岛上的所述芯片连接。

Description

ESOP8双基岛封装框架
技术领域
本发明涉及集成电路封装技术领域，具体为一种ESOP8双基岛封装框架。
背景技术
随着手机、笔记本电脑等便携式小型数码电子产品需求量的提高以及芯片加工工艺的不断进步，集成电路芯片生产进入批量生产阶段，使集成电路朝着小体积、高稳定性、高质量方向发展成为本领域人员越来越关注的问题。集成电路主要由焊线框架、芯片以及塑封体构成，通过塑封体将焊线框架、芯片封装在一起，目前常用的焊线框架包括ESOP8框架，但是传统的ESOP8框架一般为单基岛结构，如图1所示，单基岛结构的ESOP8框架的使用灵活性较差，芯片键合只能实现单个或双个同极性的芯片安装在基岛上，当需要多个芯片或不同极性的芯片共同作用时，则需要通过增大基岛面积或再增加额外的封装器件和外部连线的方式实现，这样不仅增加了产品成本，而且易导致集成电路板结构复杂、产品整体性能变差的问题出现，无法满足客户对集成电路的小型化、简单化、高稳定性的要求。
发明内容
针对现有技术中存在的单基岛结构的ESOP8框架使用灵活性较差，不能满足多个芯片或不同极性的芯片共同作用的要求，而采用增大基岛面积或再增加额外的封装结构的方式易导致成本高、集成电路板结构复杂、产品整体性能差的问题，本发明提供了一种ESOP8双基岛封装框架，其可以满足多个芯片或不同极性的芯片共同作用的要求，可提高使用的灵活性、降低成本，避免集成电路板结构复杂、产品整体性能差的问题出现。
一种ESOP8双基岛封装框架，其包括基岛、引脚，所述引脚和基岛上的芯片连接，引脚通过塑封料封装，所述引脚包括八个：所述八个引脚分为两组分布于框架的上侧、下侧，其特征在于，所述基岛包括两个：第一基岛、第二基岛，所述第一基岛、第二基岛以所述框架的横向中心线为轴对称布置，上侧的引脚和下侧的引脚分别与其邻近的基岛上的所述芯片连接。
其进一步特征在于，所述上侧的引脚和下侧的引脚所述框架的横向中心线为轴对称布置；
所述芯片包括第一芯片、第二芯片，所述第一芯片的型号为GS069W，所述第二芯片的型号为BL6281，所述引线包括十一根，分别为：第一引线至第十一引线，所述第一芯片通过所述第一引线至第四引线分别连接所述第一引脚至第四引脚，所述第一芯片与所述第二芯片通过第五引线、第六引线、第七引线连接，所述第二芯片通过所述第八引线至第十一引线分别连接所述第五引脚至第八引脚；
所述塑封料为环氧树脂；
所述基岛引脚的材料均为铜，所述基岛、引脚的表面镀银。
采用本发明的上述结构，在一个框架内设置两个基岛，在基岛上分别安装相关联的芯片，即将两个基岛和相关联的芯片通过塑封料封装在一个塑封体内，满足了多个芯片或不同极性的芯片共同作用的要求，提高了使用的灵活性，其无需增大基岛面积或再增加额外的封装结构，降低了投入成本，避免了集成电路板结构复杂、产品整体性能差的问题出现；所述第一基岛、第二基岛以所述框架的横向中心线为轴对称布置，上侧的引脚和下侧的引脚分别与其邻近的基岛上的所述芯片连接。这种布置结构缩短了芯片与引脚连接的引线的长度，降低了引线变形的隐患，同时减少了引线的用量，降低了投入成本，提高了加工效率，避免了集成电路板结构复杂、产品整体性能差的问题出现。
附图说明
图1为传统的ESOP8框架的结构示意图；
图2为为本发明的主视的结构示意图；
图3本发明的芯片通过引线与引脚连接的结构示意图。
具体实施方式
见图2、图3，一种ESOP8双基岛封装框架，其包括基岛1、引脚2，基岛1、引脚2的材料均为铜，基岛1、引脚2的表面镀银，基岛1、引脚2通过塑封料封装，塑封料为环氧树脂，引脚2和基岛1上的芯片连接，引脚2包括八个：八个引脚2分为两组分布于框架3的上侧、下侧，基岛1包括两个：第一基岛11、第二基岛12，所述第一基岛11、第二基岛12以框架3的横向中心线为轴对称布置，上侧的引脚和下侧的引脚分别与其邻近的基岛1上的芯片连接,本实施例中，引脚2包括八个：第一引脚21至第八引脚28，将引脚2分为两组分布于框架3的两侧，两组引脚2以框架3的横向中心线为轴对称布置，第一基岛11、第二基岛12横向平行布置于框架3上，第一基岛11布置于框架3上、靠近其中一组引脚2的一侧，第二基岛12布置于框架3上、靠近另一组引脚2的一侧，第一基岛11、第二基岛12以框架3的横向中心线为轴对称布置，基岛1上分别安装有相关联的芯片4，本实施例中芯片包括两个，分别为第一芯片41、第二芯片42，第一芯片41布置于第一基岛11上，第二芯片42布置于第二基岛12上，第一芯片41的型号为：GS069W，第二芯片42的型号为：BL6281，引线包括十一根，分别为：第一引线51至第十一引线61，第一芯片41通过第一引线51至第四引线54分别连接第一引脚21至第四引脚24，第一芯片41与第二芯片42之间通过第五引线55至第七引线57连接，第二芯片42通过第八引线58至第十一引线61分别连接第五引脚25至第八引脚28，装有该芯片的ESOP8双基岛封装框架的封装结构可用于工业控制领域的精密电源电路装置中，起到稳定电压，确保电压信号更加稳定的作用。
其具体工作原理如下所述：对ESOP8双基岛封装框架进行封装，在整体外型和引脚间距不变的情况下，将一个基岛改为两个基岛;实现了一个产品内两只芯片的封装。具体的：在第一基岛11、第二基岛12上分别点粘片胶，将第一芯片41粘结于第一基岛11上，将第二芯片42粘结于第二基岛12上，通过引线将第一芯片41、第二芯片42分别与各引脚2连接，后整体放入模压机磨具中，高温注入塑封料，把第一基岛11、第二基岛12、基第一芯片41、第二芯片42，第一引脚21至第六引脚26，包围起来，构成封装件，然后通过吹冷风方式将整个封装件冷却，塑封料在冷却作用下形成塑封体；将塑封后的框架放入超声波扫描仪（美国SONOSCAN公司）检测是否有气洞，从而检测封装件的分层情况，通过检测，本封装结构具有较好的结合力。
在框架3上设置两个基岛1，第一基岛11、第二基岛12横向平行布置于框架3上，且第一基岛11、第二基岛12以框架3的横向中心线为轴对称布置，可有效减少基岛1与塑封体之间的分层，确保该框架3与塑封体之间具有较好的结合力；将芯片布置于与该芯片相连接的一组引脚相邻的基岛上，使引线的长度大大缩短，引线变形隐患的降低以及引线用量的减少，可进一步减少框架与塑封体之间的分层，确保该框架与塑封体之间具有较好的结合力；
本装置将现有的有关联作用的两个或多个封装件组合封装在一个封装件内，减少了外部连线，节约了封装成本，同时外部连线的减少可有效降低外部环境对封装件整体性能的干扰，提高了产品稳定性；本发明将需要由两个或多个封装件实现的功能由一个封装件替代，而其所占的体积与一个封装体相同，大大简化了集成电路板的结构，降低了制造成本。

Claims (3)

1.一种ESOP8双基岛封装框架，其包括基岛、引脚，所述引脚和基岛上的芯片连接，引脚通过塑封料封装，所述引脚包括八个：所述八个引脚分为两组分布于框架的上侧、下侧，其特征在于，所述基岛包括两个：第一基岛、第二基岛，所述第一基岛、第二基岛以所述框架的横向中心线为轴对称布置，上侧的引脚和下侧的引脚分别与其邻近的基岛上的所述芯片连接。
2.根据权利要求1所述的一种ESOP8双基岛封装框架，其特征在于，所述上侧的引脚和下侧的引脚所述框架的横向中心线为轴对称布置。
3.根据权利要求2所述的一种ESOP8双基岛封装框架，其特征在于，所述芯片包括第一芯片、第二芯片，所述第一芯片的型号为GS069W，所述第二芯片的型号为BL6281，所述引线包括十一根，分别为：第一引线至第十一引线，所述第一芯片通过所述第一引线至第四引线分别连接所述第一引脚至第四引脚，所述第一芯片与所述第二芯片通过第五引线、第六引线、第七引线连接，所述第二芯片通过所述第八引线至第十一引线分别连接所述第五引脚至第八引脚。
CN201910252354.8A 2019-03-29 2019-03-29 Esop8双基岛封装框架 Pending CN109979892A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910252354.8A CN109979892A (zh) 2019-03-29 2019-03-29 Esop8双基岛封装框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910252354.8A CN109979892A (zh) 2019-03-29 2019-03-29 Esop8双基岛封装框架

Publications (1)

Publication Number Publication Date
CN109979892A true CN109979892A (zh) 2019-07-05

Family

ID=67081851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910252354.8A Pending CN109979892A (zh) 2019-03-29 2019-03-29 Esop8双基岛封装框架

Country Status (1)

Country Link
CN (1) CN109979892A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629034A (zh) * 2021-10-13 2021-11-09 北京炬玄智能科技有限公司 一种低成本适用性强的sop芯片合封框架及封装工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201392823Y (zh) * 2009-03-09 2010-01-27 无锡红光微电子有限公司 一种多芯片双基岛的sot封装结构
CN201681857U (zh) * 2010-04-26 2010-12-22 江苏长电科技股份有限公司 多个多凸点基岛露出型单圈引脚封装结构
CN201681873U (zh) * 2010-04-26 2010-12-22 江苏长电科技股份有限公司 多个基岛露出型单圈引脚封装结构
CN106298723A (zh) * 2015-05-13 2017-01-04 无锡华润安盛科技有限公司 一种双岛引线框框架
CN108933116A (zh) * 2017-05-24 2018-12-04 英飞凌科技股份有限公司 具有引线框的半导体封装
CN209544315U (zh) * 2019-03-29 2019-10-25 无锡红光微电子股份有限公司 一种esop8双基岛封装框架

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201392823Y (zh) * 2009-03-09 2010-01-27 无锡红光微电子有限公司 一种多芯片双基岛的sot封装结构
CN201681857U (zh) * 2010-04-26 2010-12-22 江苏长电科技股份有限公司 多个多凸点基岛露出型单圈引脚封装结构
CN201681873U (zh) * 2010-04-26 2010-12-22 江苏长电科技股份有限公司 多个基岛露出型单圈引脚封装结构
CN106298723A (zh) * 2015-05-13 2017-01-04 无锡华润安盛科技有限公司 一种双岛引线框框架
CN108933116A (zh) * 2017-05-24 2018-12-04 英飞凌科技股份有限公司 具有引线框的半导体封装
CN209544315U (zh) * 2019-03-29 2019-10-25 无锡红光微电子股份有限公司 一种esop8双基岛封装框架

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629034A (zh) * 2021-10-13 2021-11-09 北京炬玄智能科技有限公司 一种低成本适用性强的sop芯片合封框架及封装工艺

Similar Documents

Publication Publication Date Title
US8554977B2 (en) Integrated circuits for accessing USB device
US9177911B2 (en) Package substrates with multiple dice
US8368198B2 (en) Stacked package of semiconductor device
CN104700067A (zh) 具有外观隐藏的耦合电极的近接式传感器及其制造方法
CN104851863B (zh) 一种集成电路、引线键合封装芯片及倒装封装芯片
US9466593B2 (en) Stack semiconductor package
CN209544315U (zh) 一种esop8双基岛封装框架
CN109979892A (zh) Esop8双基岛封装框架
CN209929295U (zh) 一种dfn-6l三基岛封装框架
CN209526084U (zh) 一种改进型sot223框架
CN206098384U (zh) 双载片台引线框架
CN109935566A (zh) 改进型sot223框架
CN201000885Y (zh) 一种无引线集成电路芯片封装
CN209691744U (zh) 一种qfn/dfn叠加式芯片
CN207719197U (zh) 一种hsip14封装引线框架
CN101404271B (zh) 音频功率放大器封装结构
CN202111082U (zh) 多圈排列ic芯片封装件
US20080169573A1 (en) Circuit substrate and the semiconductor package having the same
KR20140092018A (ko) 역방향 스택 인터포저를 갖는 스택 패키지 및 제조방법
CN110223967A (zh) Dfn-6l三基岛封装框架
CN202796920U (zh) 多芯片qfn封装结构
CN201392823Y (zh) 一种多芯片双基岛的sot封装结构
CN215526629U (zh) 一种标准化的光学屏下指纹模组
CN204271072U (zh) 引线框架封装结构
CN203014745U (zh) 低噪声放大器的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination