CN111613585A - 芯片封装结构及方法 - Google Patents

芯片封装结构及方法 Download PDF

Info

Publication number
CN111613585A
CN111613585A CN202010469866.2A CN202010469866A CN111613585A CN 111613585 A CN111613585 A CN 111613585A CN 202010469866 A CN202010469866 A CN 202010469866A CN 111613585 A CN111613585 A CN 111613585A
Authority
CN
China
Prior art keywords
chip
layer
packaging
chip unit
conductive connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010469866.2A
Other languages
English (en)
Other versions
CN111613585B (zh
Inventor
张凯
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202010469866.2A priority Critical patent/CN111613585B/zh
Publication of CN111613585A publication Critical patent/CN111613585A/zh
Application granted granted Critical
Publication of CN111613585B publication Critical patent/CN111613585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及半导体技术领域，具体涉及一种芯片封装结构及方法。其中，结构包括：基板，具有容纳空间；重布线层，设置在所述容纳空间以及所述基板的表面；第一芯片单元，设置在所述容纳空间内的重布线层上且具有第一导电连接点；其中，所述第一导电连接点与所述重布线层连接；第一封装层，填充所述容纳空间。本发明提供的芯片封装结构，在基板的容纳空间以及基板的表面设置重布线层，并将第一芯片单元设置在所述容纳空间内，与重布线层连接，节约封装结构的空间尺寸、提高集成度，利用第一封装层填充容纳空间，将第一芯片单元进行封装，避免出现翘曲较大的问题。

Description

芯片封装结构及方法
技术领域
本发明涉及半导体技术领域，具体涉及一种芯片封装结构及方法。
背景技术
在封装第一芯片单元和第二芯片单元芯片时，目前较为传统的方案有：将第一芯片单元和第二芯片单元安放在封装基板的一侧，或者，在封装基板两侧分别安放第一芯片单元和第二芯片单元。
这两种方案，均使用塑封层将第一芯片单元和第二芯片单元完全塑封，而且封装时，封装过程中需使用大量的塑封材料，在不利于封装结构散热的同时，也会容易产生较大的翘曲问题，导致产品的良率变低；且第一芯片单元和第二芯片单元均凸出于封装基板的表面，使得封装结构的体积较大，导致系统的集成度变低，不利于目前更高密度的封装要求。
因此，现有的芯片封装结构体积较大、集成度较低、翘曲较大，不利于高密度的封装要求，而且还面临着产品良率变低的问题。
发明内容
有鉴于此，本发明实施例提供了一种芯片封装结构及方法，以解决现有芯片封装结构体积大、集成度低、翘曲较大的问题。
根据第一方面，本发明实施例提供了一种芯片封装结构，包括：基板，具有容纳空间；重布线层，设置在所述容纳空间以及所述基板的表面；第一芯片单元，设置在所述容纳空间内的重布线层上且具有第一导电连接点；其中，所述第一导电连接点与所述重布线层连接；第一封装层，填充所述容纳空间。
本发明实施例提供的芯片封装结构，在基板的容纳空间以及基板的表面设置重布线层，并将第一芯片单元设置在所述容纳空间内，与重布线层连接，节约封装结构的空间尺寸、提高集成度，利用第一封装层填充容纳空间，将第一芯片单元进行封装，避免出现翘曲较大的问题。
可选地，所述第一封装层的表面与所述第一芯片单元远离所述第一导电连接点的表面平齐。
本发明实施例将所述第一封装层的表面与所述第一芯片单元远离所述第一导电连接点的表面平齐设置的原因是，不仅在能够将所述第一芯片单元在所述容纳空间内进行封装的情况下，最大程度节省所述第一封装层的材料用量，而且为后续在所述第一芯片单元远离所述第一导电连接点的表面上制作其他芯片提供了基础。
可选地，所述芯片封装结构还包括：第二芯片单元，堆叠设置在所述第一芯片单元远离所述第一导电连接点的表面上；其中，所述第二芯片单元与所述重布线层连接。
可选地，所述第二芯片单元包括至少两个堆叠设置的芯片；其中，沿所述芯片的堆叠方向，所述芯片的长度依次减小，且所述至少两个堆叠设的芯片的一端对齐，另一端设置有与所述重布线层连接的第二导电连接点。
本发明实施例提供的芯片封装结构，将第二芯片单元中的芯片按照长度的大小，依次堆叠设置，能够将芯片的第二导电连接点露出，方便打线后与重布线层电连接，最大程度节省空间尺寸，使得所述封装结构的体积更小。
可选地，所述芯片封装结构还包括有覆盖所述第二芯片单元的第二封装层。
可选地，所述第二封装层上设置有散热密封层。
本发明实施例提供的芯片封装结构，利用第二封装层将第二芯片单元进行封装，将所述第二芯片单元中的芯片进行固定、与外界隔绝，避免出现芯片偏移问题；在所述第二封装层的表面设置散热密封层，能够改善所述封装结构的散热性能。
可选地，所述重布线层远离所述第一导电连接点的表面上还设置有重布线结构。
本发明实施例提供的芯片封装结构，通过所述重布线结构将所述第一芯片单元以及第二芯片单元的电连接点引出，保证其能够与其他外部器件实现电连接，提高所述封装结构的使用多样性。
根据第二方面，本发明实施例提供了一种芯片封装方法，包括：提供基板；在所述基板上开设凹槽并在所述凹槽以及所述基板的表面形成重布线层；在所述凹槽内的重布线层上形成第一芯片单元；其中，所述第一芯片单元具有与所述重布线层连接的第一导电连接点；利用第一封装层填充所述凹槽。
本发明实施例提供的芯片封装方法，在基板的容纳空间以及基板的表面设置重布线层，并将第一芯片单元设置在所述容纳空间内，与重布线层连接，节约封装结构的空间尺寸、提高集成度，利用第一封装层填充容纳空间，将第一芯片单元进行封装，避免出现翘曲较大的问题。
可选地，所述方法还包括：在所述第一芯片单元远离所述第一导电连接点的表面上堆叠设置有第二芯片单元，并将所述第二芯片单元与所述重布线层连接。
可选地，所述方法还包括：形成覆盖所述第二芯片单元的第二封装层；在所述第二封装层上形成散热密封层。
本发明实施例提供的芯片封装方法，利用第二封装层将第二芯片单元进行封装，将所述第二芯片单元中的芯片进行固定、与外界隔绝，避免出现芯片偏移问题；在所述第二封装层的表面设置散热密封层，能够改善所述封装结构的散热性能。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例提供的芯片封装结构的示意图；
图2是根据本发明实施例提供的芯片封装结构的示意图；
图3是根据本发明实施例提供的芯片封装结构的完整示意图；
图4是根据本发明实施例提供的芯片封装结构的另一完整示意图；
图5是根据本发明实施例提供的第二芯片单元50的堆叠示意图；
图6是根据本发明实施例提供的芯片封装结构的示意图；
图7是根据本发明实施例提供的重布线结构80的示意图；
图8是根据本发明实施例提供的芯片封装方法的流程图；
图9是步骤S12实施后的封装结构示意图；
图10是步骤S13实施后的封装结构示意图；
图11是步骤S14实施后的封装结构示意图；
图12是根据本发明实施例提供的芯片封装方法的完整流程图；
图13是步骤S15实施后的封装结构示意图；
图14是步骤S16、S17实施后的封装结构示意图；
图15是根据本发明实施例提供的芯片封装方法的可选实施方式流程图；
图16是步骤S181实施后的封装结构示意图；
图17是步骤S182实施后的封装结构示意图；
图18是步骤S183实施后的封装结构示意图；
图19是步骤S184实施后的封装结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
根据第一方面，本发明实施例提供了一种芯片封装结构，如图1所示，所述芯片封装结构包括：基板10，具有容纳空间；重布线层20，设置在所述容纳空间以及所述基板10的表面；第一芯片单元30，设置在所述容纳空间内的重布线层20上且具有第一导电连接点31；其中，所述第一导电连接点31与所述重布线层20连接；第一封装层40，填充所述容纳空间。
图1是根据本发明实施例提供的芯片封装结构的示意图，如图1所示，所述芯片封装结构包括基板10、重布线层20、第一芯片单元30以及第一封装层40。其中，所述基板10具有容纳空间，所述容纳空间可以是图1所示的梯形凹槽或一端开口的矩形凹槽，所述第一芯片单元30具有第一导电连接点31，所述重布线层20设置在所述容纳空间的底部、侧壁以及所述基板10的表面，所述第一芯片单元30有所述第一导电连接点31的表面朝下，设置在所述容纳空间内，且所述第一导电连接点31与所述重布线层20连接，所述第一封装层40填充所述容纳空间，将所述第一芯片单元30封装，所述第一封装层40材料为对所述第一芯片单元30起到电绝缘、固定、防潮等作用的封装材料，例如环氧塑封料、低温共烧陶瓷材料、氮化铝陶瓷材料等，除此之外，还可以在所述第一导电连接点31的周围填充粘结材料，将所述第一芯片单元30的第一导电连接点31之间形成电隔离，保证所述第一导电连接点31与所述重布线层20连接的可靠性。
图2示出了所述第一芯片单元30中包括两个芯片的封装结构示意图，如图2所示，所述两个芯片均具有第一导电连接点31，且有所述第一导电连接点31的表面朝下设置于所述容纳空间内，所述两个芯片的第一导电连接点31均与所述重布线层20连接，以将所述两个芯片电连接。本领域技术人员可以想到，所述第一芯片单元30还可以包括三个芯片、四个芯片等，每个所述芯片的所述导电连接点31与所述重布线层20连接，所述基板10的容纳空间应该与所述第一芯片单元30的尺寸适配，所述第一导电连接点31为芯片的焊球、金属凸点结构等。
本发明实施例提供的芯片封装结构，在基板的容纳空间以及基板的表面设置重布线层，并将第一芯片单元设置在所述容纳空间内，与重布线层连接，节约封装结构的空间尺寸、提高集成度，利用第一封装层填充容纳空间，将第一芯片单元进行封装，避免出现翘曲较大的问题。
可选地，如图1或图2所示，所述第一封装层40的表面与所述第一芯片单元30远离所述第一导电连接点31的表面平齐。
本发明实施例将所述第一封装层40的表面与所述第一芯片单元30远离所述第一导电连接点31的表面平齐设置的原因是，不仅在能够将所述第一芯片单元30在所述容纳空间内进行封装的情况下，最大程度节省所述第一封装层40的材料用量，而且为后续在所述第一芯片单元30远离所述第一导电连接点31的表面上制作其他芯片提供了基础。
可选地，如图3所示，所述芯片封装结构还包括第二芯片单元50，堆叠设置在所述第一芯片单元30远离所述第一导电连接点31的表面上；其中，所述第二芯片单元50与所述重布线层20连接。
如图3所示，所述芯片封装结构还包括第二芯片单元50，所述第二芯片单元50包括第一芯片51和第二芯片52，堆叠设置在所述第一芯片单元30远离所述第一导电连接点31的表面，所述第一芯片51和第二芯片52利用导电柱53电连接后与所述重布线层20通过金属引线54电连接，即将第一芯片单元30与所述第一芯片51以及所述第二芯片52之间实现电连接。
可选地，如图4所示，所述第二芯片单元50包括至少两个堆叠设置的芯片；其中，沿所述芯片的堆叠方向，所述芯片的长度依次减小，且所述至少两个堆叠设的芯片的一端对齐，另一端设置有与所述重布线层20连接的第二导电连接点55。
图4是根据本发明实施例提供的芯片封装结构的完整示意图，如图4所示，所述结构包括：基板10、重布线层20、第一芯片单元30、第一封装层40以及第二芯片单元50，所述第一芯片单元30可以由多个芯片组成，所述多个芯片设置在所述基板10的容纳空间内，且第一导电连接点31与重布线层20连接，所述第一封装层40填充所述容纳空间，将所述第一芯片单元30封装，所述第二芯片单元50包括至少两个芯片，堆叠设置在所述第一芯片单元30远离所述第一导电连接点31的表面，且沿所述芯片的堆叠方向，所述芯片的长度依次减小，且所述至少两个堆叠设的芯片的一端对齐，另一端设置有与所述重布线层20连接的第二导电连接点55。
图5示出了所述第二芯片单元50的另外一种堆叠方式，如图5所示，以所述第二芯片单元50包括4个芯片为例，将所述4个芯片两两堆叠，且堆叠后互相靠近的一端对齐，以将芯片的所述第二导电连接点55露出，并在所述第二导电连接点55与所述重布线层20之间打线，实现电连接。本发明实施例的所述第一芯片单元30中的芯片可以是控制芯片，所述第二芯片单元50中的芯片可以是存储芯片。
本发明实施例提供的芯片封装结构，将第二芯片单元中的芯片按照长度的大小，依次堆叠设置，能够将芯片的第二导电连接点露出，方便打线后与重布线层电连接，最大程度节省空间尺寸，使得所述封装结构的体积更小。
可选地，如图6所示，所述封装结构还包括有覆盖所述第二芯片单元50的第二封装层60；所述第二封装层60上设置有散热密封层70。
图6是根据本发明实施例提供的芯片封装结构的示意图，如图6所示，在所述第二芯片单元50的周围还设置有第二封装层60，所述第二封装层60将所述第二芯片单元50以及金属引线完全包裹，且所述第二塑封层60上还设有散热密封层70。其中，所述第二封装层60的材料与第一封装层40的材料一致，即膨胀系数一致，最大程度降低芯片翘曲问题，所述散热密封层70的材料可以是导热胶、导电银胶、陶瓷胶等具有导热能力的材料。
本发明实施例提供的芯片封装结构，利用第二封装层将第二芯片单元进行封装，将所述第二芯片单元中的芯片进行固定、与外界隔绝，避免出现芯片偏移问题；在所述第二封装层的表面设置散热密封层，能够改善所述封装结构的散热性能。
可选地，如图7所示，所述重布线层20远离所述第一导电连接点31的表面上还设置有重布线结构80。
请参见图7，所述重布线结构80包括第一介质层81、第一重布线层82、第二介质层83以及焊球84。所述第一层介质层81上存在图形化的开口，使得所述重布线层20从所述开口中露出，所述第一重布线层82铺设在所述第一重布线层82上，且所述重布线层20露出开口的部分与所述第一重布线层82连接，所述第二介质层83设在所述第一重布线层82远离所述重布线层20的表面，且所述第二介质层83上存在图形化的开口，使得所述第一重布线层82的部分线路能够露出，所述第二介质层83图形化的开口处设有焊球84。
本发明实施例提供的芯片封装结构，通过所述重布线结构将所述第一芯片单元以及第二芯片单元的电连接点引出，保证其能够与其他外部器件实现电连接，提高所述封装结构的使用多样性。
根据第二方面，本发明实施例提供了一种芯片封装方法，如图8所示，所述方法包括如下步骤：
S11，提供基板。
本发明实施例提供的基板可以是PCB板、晶圆等，还可以是其他半导体良导热承载体。
S12，在所述基板上开设凹槽并在所述凹槽以及所述基板的表面形成重布线层。
具体地，利用刻蚀工艺，在所述基板10的表面形成凹槽作为容纳空间，在所述凹槽的底部、侧壁以及所述基板10的表面涂覆介质层，在所述介质层上生长导电金属层，利用曝光显影技术，在所述导电金属层的相应位置制作重布线层，步骤S12实施后的封装结构示意图如图9所示。
S13，在所述凹槽内的重布线层上形成第一芯片单元。
其中，所述第一芯片单元具有与所述重布线层连接的第一导电连接点。具体地，本发明实施例提供的所述第一芯片单元中30由一个芯片组成，所述芯片可以是控制芯片，将所述芯片具有第一导电连接点31的表面朝下，将所述第一电连接点31与所述重布线层20焊接，步骤S13实施后的芯片封装结构示意图如图10所示，可选地，此处可以在所述第一导电连接点31的周围填充粘结材料，使得所述第一导电连接点31之间电隔离。
S14，利用第一封装层填充所述凹槽。
所述第一封装层40的材料可以是电绝缘、固定、防潮等作用的封装材料或封装胶，例如环氧塑封胶、低温共烧陶瓷材料、氮化铝陶瓷材料等，填充时，将S13得到的结构放入模具中，通过所述模具将塑封材料灌入所述凹槽内，再通过加热，将塑封材料液化，包裹所述凹槽内的第一芯片单元30，然后，去除多余的塑封材料，使得所述第一封装层40的表面与所述第一芯片单元30远离所述第一导电连接点31的表面平齐，步骤S14实施后的芯片封装结构示意图如图11所示，可选地，此处可以在所述第一芯片单元30与所述第一封装层40平齐的表面电镀特殊材料，防止外部环境(潮湿、高温等)对所述第一芯片单元30的破坏。
本发明实施例提供的芯片封装方法，在基板的容纳空间以及基板的表面设置重布线层，并将第一芯片单元设置在所述容纳空间内，与重布线层连接，节约封装结构的空间尺寸、提高集成度，利用第一封装层填充容纳空间，将第一芯片单元进行封装，避免出现翘曲较大的问题。
作为本发明实施例的一种可选实施方式，如图12所示，所述芯片封装方法还包括：
S15，在所述第一芯片单元远离所述第一导电连接点的表面上堆叠设置有第二芯片单元，并将所述第二芯片单元与所述重布线层连接。
所述第二芯片单元50由至少两个芯片组成，所述至少两个芯片可以是存储芯片，堆叠时，将所述至少两个芯片在堆叠的方向，按照长度由大到小，依次堆叠，且没有第二导电连接点55的一端对齐，保证所述至少两个芯片的第二导电连接点55露出；堆叠后，将所述第二导电连接点55与重布线层20之间打线，实现电连接，步骤S15实施后的芯片封装结构示意图如图13所示。
S16，形成覆盖所述第二芯片单元的第二封装层。
所述第二封装层60的材料与第一封装层40的材料一致，利用模具将所述封装材料填充在所述第二芯片单元50的周围，使其将引线、第二芯片单元50完全包裹。
S17，在所述第二封装层上形成散热密封层。
所述散热密封层70的材料可以是导热胶、导电银胶、陶瓷胶等具有导热能力的材料，可以利用打胶技术将所述材料覆盖在所述第二封装层60上，步骤S16、S17实施后的芯片封装结构示意图如图14所示。
本发明实施例提供的芯片封装方法，利用第二封装层将第二芯片单元进行封装，将所述第二芯片单元中的芯片进行固定、与外界隔绝，避免出现芯片偏移问题；在所述第二封装层的表面设置散热密封层，能够改善所述封装结构的散热性能。
作为本发明实施例的一种可选实施方式，如图15所示，所述芯片封装方法还包括：
S18，在所述重布线层远离所述第一导电连接点的表面上制作重布线结构。
具体地，所述S18可包括：
S181，对基板的下表面进行减薄，露出凹槽底部的重布线层。实施后的芯片封装结构如图16所示。
S182，在基板下表面覆盖第一介质层81，所述第一介质层81上存在图形化的开口，使得所述重布线层能够从开口中露出。实施后的芯片封装结构如图17所示。
S183，在所述第一介质层81远离所述重布线层的表面，制作图形化的第一重布线层82，然后覆盖第二介质层83，所述第二介质层83上存在开口，使得所述第一重布线层的部分线路能够露出。实施后的芯片封装结构如图18所示。
S184，在所述第二介质层83的开口处制作焊球84，得到所述重布线结构。实施后的芯片封装结构如图19所示。
本发明实施例提供的芯片封装方法，通过所述重布线结构将所述第一芯片单元以及第二芯片单元的电连接点引出，保证其能够与其他外部器件实现电连接，提高所述封装结构的使用多样性。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
基板，具有容纳空间；
重布线层，设置在所述容纳空间以及所述基板的表面；
第一芯片单元，设置在所述容纳空间内的重布线层上且具有第一导电连接点；其中，所述第一导电连接点与所述重布线层连接；
第一封装层，填充所述容纳空间。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一封装层的表面与所述第一芯片单元远离所述第一导电连接点的表面平齐。
3.根据权利要求1或2所述的芯片封装结构，其特征在于，还包括：
第二芯片单元，堆叠设置在所述第一芯片单元远离所述第一导电连接点的表面上；其中，所述第二芯片单元与所述重布线层连接。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述第二芯片单元包括至少两个堆叠设置的芯片；其中，沿所述芯片的堆叠方向，所述芯片的长度依次减小，且所述至少两个堆叠设的芯片的一端对齐，另一端设置有与所述重布线层连接的第二导电连接点。
5.根据权利要求4所述的芯片封装结构，其特征在于，还包括有覆盖所述第二芯片单元的第二封装层。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述第二封装层上设置有散热密封层。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述重布线层远离所述第一导电连接点的表面上还设置有重布线结构。
8.一种芯片封装方法，其特征在于，包括：
提供基板；
在所述基板上开设凹槽并在所述凹槽以及所述基板的表面形成重布线层；
在所述凹槽内的重布线层上形成第一芯片单元；其中，所述第一芯片单元具有与所述重布线层连接的第一导电连接点；
利用第一封装层填充所述凹槽。
9.根据权利要求8所述的芯片封装方法，其特征在于，所述方法还包括：
在所述第一芯片单元远离所述第一导电连接点的表面上堆叠设置有第二芯片单元，并将所述第二芯片单元与所述重布线层连接。
10.根据权利要求9所述的芯片封装方法，其特征在于，所述方法还包括：
形成覆盖所述第二芯片单元的第二封装层；
在所述第二封装层上形成散热密封层。
CN202010469866.2A 2020-05-28 2020-05-28 芯片封装结构及方法 Active CN111613585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010469866.2A CN111613585B (zh) 2020-05-28 2020-05-28 芯片封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010469866.2A CN111613585B (zh) 2020-05-28 2020-05-28 芯片封装结构及方法

Publications (2)

Publication Number Publication Date
CN111613585A true CN111613585A (zh) 2020-09-01
CN111613585B CN111613585B (zh) 2022-07-26

Family

ID=72203736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010469866.2A Active CN111613585B (zh) 2020-05-28 2020-05-28 芯片封装结构及方法

Country Status (1)

Country Link
CN (1) CN111613585B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151457A (zh) * 2020-09-22 2020-12-29 维沃移动通信有限公司 封装结构及其制作方法和电子设备
CN113257778A (zh) * 2021-07-06 2021-08-13 江苏长晶科技有限公司 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN113380725A (zh) * 2021-04-29 2021-09-10 苏州通富超威半导体有限公司 芯片封装结构及封装方法
CN116230555A (zh) * 2023-05-06 2023-06-06 芯盟科技有限公司 芯片载体、其形成方法以及晶圆键合结构的形成方法
CN117479550A (zh) * 2023-12-27 2024-01-30 中诚华隆计算机技术有限公司 一种芯片封装结构及其制造方法
WO2024088211A1 (zh) * 2022-10-27 2024-05-02 维沃移动通信有限公司 封装结构、封装结构的制备方法和电子设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090077580A (ko) * 2008-01-11 2009-07-15 주식회사 하이닉스반도체 멀티 칩 패키지
CN102065638A (zh) * 2009-11-17 2011-05-18 三星电机株式会社 具有电子元件的印刷电路板及其制造方法
US20120104623A1 (en) * 2010-10-28 2012-05-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stepped Interposer for Stacking and Electrically Connecting Semiconductor Die
CN103219324A (zh) * 2012-01-18 2013-07-24 刘胜 堆叠式半导体芯片封装结构及工艺
CN204102862U (zh) * 2014-08-01 2015-01-14 深圳市兴森快捷电路科技股份有限公司 一种基于腔体技术多芯片叠加封装装置
KR20160017412A (ko) * 2014-08-06 2016-02-16 앰코 테크놀로지 코리아 주식회사 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
CN106373934A (zh) * 2015-09-04 2017-02-01 Nepes株式会社 半导体封装结构及制造方法
WO2019066986A1 (en) * 2017-09-30 2019-04-04 Intel Corporation STACK OF NON-TSV CHIPS USING PLATED PILLARS / CROSSING MOLD INTERCONNECTION
CN110211888A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种嵌入式扇出封装结构及其制造方法
CN110211946A (zh) * 2019-06-17 2019-09-06 上海先方半导体有限公司 一种芯片封装结构及其制造方法
CN110246812A (zh) * 2018-03-08 2019-09-17 恒劲科技股份有限公司 一种半导体封装结构及其制作方法
CN110335852A (zh) * 2019-07-18 2019-10-15 上海先方半导体有限公司 一种扇出封装结构及封装方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090077580A (ko) * 2008-01-11 2009-07-15 주식회사 하이닉스반도체 멀티 칩 패키지
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
CN102065638A (zh) * 2009-11-17 2011-05-18 三星电机株式会社 具有电子元件的印刷电路板及其制造方法
US20120104623A1 (en) * 2010-10-28 2012-05-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stepped Interposer for Stacking and Electrically Connecting Semiconductor Die
CN103219324A (zh) * 2012-01-18 2013-07-24 刘胜 堆叠式半导体芯片封装结构及工艺
CN204102862U (zh) * 2014-08-01 2015-01-14 深圳市兴森快捷电路科技股份有限公司 一种基于腔体技术多芯片叠加封装装置
KR20160017412A (ko) * 2014-08-06 2016-02-16 앰코 테크놀로지 코리아 주식회사 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
CN106373934A (zh) * 2015-09-04 2017-02-01 Nepes株式会社 半导体封装结构及制造方法
WO2019066986A1 (en) * 2017-09-30 2019-04-04 Intel Corporation STACK OF NON-TSV CHIPS USING PLATED PILLARS / CROSSING MOLD INTERCONNECTION
CN110246812A (zh) * 2018-03-08 2019-09-17 恒劲科技股份有限公司 一种半导体封装结构及其制作方法
CN110211888A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种嵌入式扇出封装结构及其制造方法
CN110211946A (zh) * 2019-06-17 2019-09-06 上海先方半导体有限公司 一种芯片封装结构及其制造方法
CN110335852A (zh) * 2019-07-18 2019-10-15 上海先方半导体有限公司 一种扇出封装结构及封装方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151457A (zh) * 2020-09-22 2020-12-29 维沃移动通信有限公司 封装结构及其制作方法和电子设备
CN113380725A (zh) * 2021-04-29 2021-09-10 苏州通富超威半导体有限公司 芯片封装结构及封装方法
CN113257778A (zh) * 2021-07-06 2021-08-13 江苏长晶科技有限公司 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN113257778B (zh) * 2021-07-06 2021-09-24 江苏长晶科技有限公司 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
WO2024088211A1 (zh) * 2022-10-27 2024-05-02 维沃移动通信有限公司 封装结构、封装结构的制备方法和电子设备
CN116230555A (zh) * 2023-05-06 2023-06-06 芯盟科技有限公司 芯片载体、其形成方法以及晶圆键合结构的形成方法
CN116230555B (zh) * 2023-05-06 2023-08-29 芯盟科技有限公司 芯片载体、其形成方法以及晶圆键合结构的形成方法
CN117479550A (zh) * 2023-12-27 2024-01-30 中诚华隆计算机技术有限公司 一种芯片封装结构及其制造方法
CN117479550B (zh) * 2023-12-27 2024-03-22 中诚华隆计算机技术有限公司 一种芯片封装结构及其制造方法

Also Published As

Publication number Publication date
CN111613585B (zh) 2022-07-26

Similar Documents

Publication Publication Date Title
CN111613585B (zh) 芯片封装结构及方法
US6429528B1 (en) Multichip semiconductor package
TWI469309B (zh) 積體電路封裝系統
CN101355067B (zh) 多芯片模块的改进的电连接
US7573136B2 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
US7825520B1 (en) Stacked redistribution layer (RDL) die assembly package
US5394303A (en) Semiconductor device
US6906415B2 (en) Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US6239366B1 (en) Face-to-face multi-chip package
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US9847284B2 (en) Stacked wafer DDR package
US20090001543A1 (en) Lightweight and compact through-silicon via stack package with excellent electrical connections and method for manufacturing the same
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
US20040061206A1 (en) Discrete package having insulated ceramic heat sink
US20030148554A1 (en) Packaged semiconductor device and method of formation
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
CN115513168A (zh) 封装结构、封装结构的制备方法和电子设备
WO2022246603A1 (zh) 一种芯片封装结构、其制作方法及电子设备
KR20010061796A (ko) 스택형 메모리 모듈 및 그의 제조 방법
KR20110004120A (ko) 반도체 패키지 및 그 제조방법
KR100256307B1 (ko) 스택 칩 패키지
TWI338927B (en) Multi-chip ball grid array package and method of manufacture
TW407446B (en) Electric apparatus with multi-chip stacked package and the method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant