CN108417566A - 一种两通路tvs器件及其制备方法 - Google Patents
一种两通路tvs器件及其制备方法 Download PDFInfo
- Publication number
- CN108417566A CN108417566A CN201711397731.4A CN201711397731A CN108417566A CN 108417566 A CN108417566 A CN 108417566A CN 201711397731 A CN201711397731 A CN 201711397731A CN 108417566 A CN108417566 A CN 108417566A
- Authority
- CN
- China
- Prior art keywords
- tvs
- solder
- chips
- chip
- copper sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 238000010992 reflux Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000006071 cream Substances 0.000 claims description 6
- 238000007711 solidification Methods 0.000 claims description 5
- 230000008023 solidification Effects 0.000 claims description 5
- -1 chip Inorganic materials 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 230000001052 transient effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种两通路TVS器件，其包括三颗TVS芯片，其中两颗TVS芯片并联后与第三颗TVS芯片串联组成所述两通路TVS器件。传统TVS器件是单路器件，通过单芯片或者两颗芯片或者多颗芯片串联叠加实现，无法在得到大浪涌能力的同时对两路电路同时保护。本发明通过两颗芯片并联后与第三颗芯片叠加的方法，让器件同时兼备大浪涌能力和多路保护的特性，并且器件具有封装体积小，成本低的优点。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种两颗TVS并联后与第三颗TVS串联的大浪涌TVS(Transient Voltage Suppressors)器件及其制备方法。
背景技术
随着电子信息技术的发展，半导体器件日趋小型化，高密度和多功能化，尤其是便携式的消费电子产品对主板面积有严格的要求。
瞬态电压抑制器(TVS)是一种用于电压瞬变和浪涌防护的半导体器件，正可以很好的解决这些问题。它具有箝位系数很小，体积小，响应快，漏电流小，可靠性高等优点。因而在电压瞬变和浪涌的防护上得到广泛应用。
随着科技的发展我们希望TVS具有更大抗浪涌能力，并能对两路甚至多路电路同时防护。
发明内容
为解决上述技术问题，本发明提供了一种使用两颗TVS并联后与第三颗TVS串联封装两通路TVS器件及其制备方法，来保证器件能同时对两路电路防护。
本发明采用的技术方案为：
一种两通路TVS器件，包括三颗TVS芯片，其中两颗TVS芯片并联后与第三颗TVS芯片串联组成所述两通路TVS器件。
具体地，所述两通路TVS器件的结构由上到下依次为两颗并排设置的版面较小的TVS和一颗版面较大的TVS，两颗版面较小TVS的结构从上到下依次为上框架、焊料、芯片、焊料、铜片或者中间框架，一颗版面较大的TVS的结构从上到下依次为铜片或中间框架、焊料、芯片、焊料、下框架，所述铜片或者中间框架为三颗TVS芯片共用。
上述两通路TVS器件的制备方法包括以下步骤：
步骤A：把铜片或中间框架、TVS芯片和下框架用焊料进行粘结，然后低温预回流使焊料凝固；
步骤B：把两颗TVS芯片分别与两个上框架用焊料进行粘接，然后低温预回流使焊料凝固；
步骤C：在经步骤A处理的铜片或中间框架上点两排锡膏，把经步骤B处理的芯片与锡膏对齐叠合；
步骤D：隧道炉焊接；
步骤E：塑封，测试。
本发明的有益效果是：本发明是一种双向双路钳位防浪涌器件。可以同时对两路电路实现浪涌防护，本发明可以有集成度要求的电路上使用，并且具有封装体积小，成本低，可靠性高的优点。
附图说明
图1是本发明两通路TVS器件制造方法步骤A的状态示意图；图1A为正视图，图1B为侧视图。
图2是本发明两通路TVS器件制造方法步骤B的状态示意图；图2A为正视图，图2B为侧视图。
图3是本发明两通路TVS器件制造方法步骤C的状态示意图；图3A为正视图，图3B为侧视图。
具体实施方式
下面将结合本发明实施例和附图，对本发明实施例中的技术方案进行清楚、完整地描述。
如图1-3所示，本发明的两通路TVS器件，包括三颗TVS芯片100、200、300，其中两颗TVS芯片100、200版面是4.5×2.5mm，其并联后与第三颗版面是4.5×2.5mm的TVS芯片300串联组成所述两通路TVS器件；具体结构为，两颗TVS芯片100、200上部通过焊料101、201与上框架102、202焊接在一起，下部通过焊料103、203与铜片或者框架400连接，铜片或者框架400下部通过焊料301与芯片300焊接在一起，芯片300下部通过焊料302与下框架303焊接在一起，铜片或者框架400为三颗芯片共用。
上述两通路TVS器件的制备方法包括以下步骤：
步骤A：把铜片或中间框架400、TVS芯片300和下框架303用焊料进行粘结，然后低温预回流使焊料凝固；使用的TVS芯片耐压为29V，预回流温度260℃；
步骤B：把两颗TVS芯片100、200分别与两个上框架102、202用焊料进行粘接，然后低温预回流使焊料凝固；使用的TVS芯片耐压为29V，预回流温度260℃；
步骤C：在经步骤A处理的铜片或中间框架400上点两排锡膏，把经步骤B处理的芯片100、200与锡膏对齐叠合；
步骤D：隧道炉焊接；隧道炉温度400℃max；
步骤E：塑封，测试；使用的封装为SMC-3封装，器件抗浪涌能力达到6KV以上，双向抗浪涌。
以上已将本发明做详细说明，但以上所述，仅为本发明的较好的实施例，不应当限定本发明实施的范围。即，凡是根据本发明申请范围所作的等效变化与修饰等，都应仍然属于本发明的专利涵盖范围内。
Claims (3)
1.一种两通路TVS器件，其特征在于，包括三颗TVS芯片，其中两颗TVS芯片并联后与第三颗TVS芯片串联组成所述两通路TVS器件。
2.根据权利要求1所述的两通路TVS器件，其特征在于，所述两通路TVS器件的结构由上到下依次为两颗并排设置的版面较小的TVS和一颗版面较大的TVS，两颗版面较小TVS的结构从上到下依次为上框架、焊料、芯片、焊料、铜片或者中间框架，一颗版面较大的TVS的结构从上到下依次为铜片或中间框架、焊料、芯片、焊料、下框架，所述铜片或者中间框架为三颗TVS芯片共用。
3.根据权利要求1或2所述的两通路TVS器件的制备方法，其特征在于，包括以下步骤：
步骤A：把铜片或中间框架、TVS芯片和下框架用焊料进行粘结，然后低温预回流使焊料凝固；
步骤B：把两颗TVS芯片分别与两个上框架用焊料进行粘接，然后低温预回流使焊料凝固；
步骤C：在经步骤A处理的铜片或中间框架上点两排锡膏，把经步骤B处理的芯片与锡膏对齐叠合；
步骤D：隧道炉焊接；
步骤E：塑封，测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397731.4A CN108417566A (zh) | 2017-12-21 | 2017-12-21 | 一种两通路tvs器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397731.4A CN108417566A (zh) | 2017-12-21 | 2017-12-21 | 一种两通路tvs器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108417566A true CN108417566A (zh) | 2018-08-17 |
Family
ID=63125502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711397731.4A Pending CN108417566A (zh) | 2017-12-21 | 2017-12-21 | 一种两通路tvs器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108417566A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050006731A1 (en) * | 2003-07-10 | 2005-01-13 | General Semiconductor, Inc. | Surface mount multichip devices |
| CN103427409A (zh) * | 2013-08-20 | 2013-12-04 | 绍兴旭昌科技企业有限公司 | 一种浪涌保护器 |
| CN106783762A (zh) * | 2017-02-22 | 2017-05-31 | 捷捷半导体有限公司 | 一种双芯片垂直并联方式的二极体封装结构和制造方法 |
| CN106783782A (zh) * | 2017-01-11 | 2017-05-31 | 广东百圳君耀电子有限公司 | 多引脚贴片元件及其制作方法 |
| CN107316859A (zh) * | 2017-08-07 | 2017-11-03 | 捷捷半导体有限公司 | 一种双芯片横向串联型的二极管封装结构和制造方法 |
| CN207651480U (zh) * | 2017-12-21 | 2018-07-24 | 上海长园维安微电子有限公司 | 一种两通路tvs器件 |
-
2017
- 2017-12-21 CN CN201711397731.4A patent/CN108417566A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050006731A1 (en) * | 2003-07-10 | 2005-01-13 | General Semiconductor, Inc. | Surface mount multichip devices |
| CN103427409A (zh) * | 2013-08-20 | 2013-12-04 | 绍兴旭昌科技企业有限公司 | 一种浪涌保护器 |
| CN106783782A (zh) * | 2017-01-11 | 2017-05-31 | 广东百圳君耀电子有限公司 | 多引脚贴片元件及其制作方法 |
| CN106783762A (zh) * | 2017-02-22 | 2017-05-31 | 捷捷半导体有限公司 | 一种双芯片垂直并联方式的二极体封装结构和制造方法 |
| CN107316859A (zh) * | 2017-08-07 | 2017-11-03 | 捷捷半导体有限公司 | 一种双芯片横向串联型的二极管封装结构和制造方法 |
| CN207651480U (zh) * | 2017-12-21 | 2018-07-24 | 上海长园维安微电子有限公司 | 一种两通路tvs器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713868B2 (en) | Semiconductor device having leadless package structure | |
| CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
| CN204102862U (zh) | 一种基于腔体技术多芯片叠加封装装置 | |
| KR20150112861A (ko) | 반도체 패키지 | |
| CN103050467B (zh) | 封装结构及其制造方法 | |
| CN203721707U (zh) | 芯片封装结构 | |
| CN207651480U (zh) | 一种两通路tvs器件 | |
| CN101789420A (zh) | 一种半导体器件的系统级封装结构及其制造方法 | |
| CN103250246A (zh) | 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统 | |
| JP2007243196A (ja) | 複数のチップ構成を有する集積デバイス及びその製造方法 | |
| TWI405319B (zh) | 堆疊之積體電路晶片組成件 | |
| CN108417566A (zh) | 一种两通路tvs器件及其制备方法 | |
| CN211700247U (zh) | 一种双向贴片瞬态电压抑制二极管 | |
| TW201822322A (zh) | 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件 | |
| CN104051450B (zh) | 半导体封装 | |
| CN206806338U (zh) | 薄型化双芯片的叠接封装结构 | |
| CN203800042U (zh) | 内嵌式封装体结构 | |
| CN206697450U (zh) | 适用于功率mos的新型塑封结构 | |
| JP5968827B2 (ja) | 半導体パッケージおよびその製造方法 | |
| CN103354226B (zh) | 堆叠封装器件 | |
| CN201608174U (zh) | 一种半导体器件的系统级封装结构 | |
| CN108428697A (zh) | 一种低电容双向带负阻tvs器件 | |
| CN103915394B (zh) | 半导体封装结构及其制作方法 | |
| CN107768319B (zh) | 一种无电气连接芯片的封装结构及方法 | |
| CN103354225A (zh) | 堆叠封装器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Applicant after: Shanghai Wei'an Semiconductor Co., Ltd Address before: 201202 Shanghai city Pudong New Area Town Road No. 1001 to seven Shiwan Building 2 Applicant before: Shanghai Changyuan Wayon Microelectronics Co., Ltd. |