JP2007243196A - 複数のチップ構成を有する集積デバイス及びその製造方法 - Google Patents

複数のチップ構成を有する集積デバイス及びその製造方法 Download PDF

Info

Publication number
JP2007243196A
JP2007243196A JP2007058575A JP2007058575A JP2007243196A JP 2007243196 A JP2007243196 A JP 2007243196A JP 2007058575 A JP2007058575 A JP 2007058575A JP 2007058575 A JP2007058575 A JP 2007058575A JP 2007243196 A JP2007243196 A JP 2007243196A
Authority
JP
Japan
Prior art keywords
chip
substrate
configuration
bga
integrated device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007058575A
Other languages
English (en)
Inventor
Rajesh Subraya
ラジェッシュ，スブラヤ
Helmut Fischer
ヘルムート，フィッシャー
Ingo Wennemuth
インゴ，ヴェンネムート
Minka Gospodinova
ミンカ，ゴスポディノバ
Jochen Thomas
ヨッヘン，トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of JP2007243196A publication Critical patent/JP2007243196A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】複数のチップを積層した集積デバイスの樹脂封止後の高さを低くする製造方法を提供する。
【解決手段】個々にカプセル状に包まれていない複数のチップ構成１８，２４を備え、各チップ構成１８，２４は、接続パッド１５，２１に接続するための複数の接続要素１６，２３を有し、複数のチップ構成１８，２４を、接続要素１６，２３が各チップ構成１８，２４に電気的結合を供給するように互いに積層し、複数の積層されたチップ構成１８，２４をカプセル状に包むようにして共通完全モールドを備えた集積デバイスを得る。
【選択図】図１

Description

発明の詳細な説明
〔関連出願の相互参照〕
本願は、米国特許出願第１１／０３９，２９３号、代理人事件番号ＩＮＦＮ／００９７（２００４Ｐ５３３５６ＵＳ）、ブリッジレイヤーを使用したマルチチップモジュールのための信号再配信、２００５年１月２０日出願、Ｔｈｏａｉ Ｔｈａｉら、米国特許出願第１１／２０８，３６２号、代理人事件番号ＩＮＦＮ／０１４０、バランスされたパフォーマンスのためのＭＣＰパッケージング方法、２００５年８月１９日出願、Ｆａｒｉｄ Ｂａｒａｋａｔら、及び米国特許出願第１１／０７９，６２０号、代理人事件番号ＩＮＦＮ／ＷＢ０１５７、チップ積層の製造方法及び集積デバイスにより形成されたチップ積層、２００５年３月１４日、Ｈａｒａｌｄ Ｇｒｏｓｓに関連する。上記各関連特許出願は、全面的に参照として組み込まれる。
〔発明の背景〕
〔技術分野〕
本発明は、複数のチップ構成を有する集積デバイスに関し、各集積デバイスは、接続パッドに接続された１つ以上の接続要素とともに供給される。本発明は、さらに、そのような集積デバイスの製造方法に関する。
〔従来技術の説明〕
信号伝送と統合に関する電子デバイスのパフォーマンスを増大させるために、現代のデバイスは、単一のパッケージに集積化された複数のチップ、または、各チップがパッケージ化され、パッケージが積層されたコンパクトな電子デバイスを提供する複数のチップを含んでいる。
上記第１の提案に従えば、ベアダイを積層するためには、積層してパッケージする前に各ダイを試験する必要があり、技術的に費用がかさみ、時間もかかり、高いコストをもたらす。上記第２の提案に関しては、パッケージデバイスの積層の各パッケージデバイスは、モールドで個々にカプセル状に覆われて、その中のダイを環境から保護しているが、各ダイをカプセル封止すると、それらの高さが増大し、電子デバイスの全体の高さが高くなり好ましくないという問題がある。
米国特許出願１１／０３９、２９３号 米国特許出願１１／２０８、３６２号 米国特許出願１１／０７９、６２０号
〔発明の概要〕
本発明のある実施の形態は、軽減されたコストで製造することができ、高い集積度を提供する複数のチップ構成を有する集積デバイスを提供する。
本発明の他の実施の形態は、促進的な態様で集積デバイスに組み立てられる前に各チップ構成が機能的に試験されることができる複数のチップ構成を有する集積デバイスを提供する。
本発明の他の実施の形態は、従来のパッケージ積層と比較して軽減された高さを有する複数のチップ構成を有する集積デバイスを提供する。
本発明の他の実施の形態は、高い効率及びコスト上効果的な態様で複数のチップを有する集積デバイスを製造する方法を提供する。製造された集積デバイスの高さは、従来のパッケージ積層と比較して軽減されている。
本発明の第１の側面に従えば、集積デバイスは、カプセル封止されていない複数のチップ構成を含み、各チップ構成は、接続パッドに接続された複数の接続要素を有し、チップ構成は、互いに積層されて、各接続要素が各チップ構成への電気的接続を供給し、共通完全モールドが、積層されたチップ構成をカプセル状に包むように構成される。
本発明では、チップ構成は、各接続パッド上に接続要素を配置することによって外部接続をチップに供給する複数の接続要素を伴うチップとして定義される。ある実施の形態では、接続パッドは、半田バンプ、例えば、各接続パッドに半田付け可能な半田ボールとして形成される。チップ構成は、カプセル状に包まれておらず、チップ構成の高さは不必要に増大しない。一方、接続要素は、積層の前に容易なコスト的に効果的な態様でチップの機能テストを実行することを許容する。環境的な影響からチップ構成を保護するため、共通完全モールドがチップ構成の周りをカプセル状封止するように設けられる。
複数のチップ構成のそれぞれは、複数の接続要素が直接配置されたフリップチップの１つと、基板の第１表面上にチップが設けられたＢＧＡ（ボールグリッドアレイ）構成とを含む。基板の第２反対表面上には、複数の接続要素が、チップに含まれる集積回路と電気的接続を有して設けられる。
本発明のさらなる実施の形態に従えば、複数のチップ構成は、少なくとも１つのＢＧＡ構成と、少なくとも１つのフリップチップとを含む。少なくとも１つのＢＧＡ構成と、少なくとも１つのフリップチップとが配置された上にパッケージ基板が設けられる。パッケージ基板上にフリップチップが設けられ、その接続要素は、パッケージ基板の関連する接続パッドと接続し、ＢＧＡ構成は、パッケージ基板上に設けられ、その接続要素は、パッケージ基板のさらなる接続パッドに接続され、ＢＧＡ構成の複数の接続要素は、接続要素が設けられない領域が形成されるように配置され、ＢＧＡ構成は、領域がフリップチップを覆うようにフリップチップ上に積層される。
本発明の実施の形態に従えば、共通モールドがパッケージ基板上に設けられ、共通モールドによって、パッケージ基板の１つのサイドのみが覆われる。これによって、パッケージ基板の反対のサイドは、集積デバイスに含まれる積層チップ構成に電気的な接続を供給するために使用される。
本発明の他の側面に従えば、集積デバイスを製造する方法は、複数のチップ構成が供給されることを含む。各チップ構成は、接続パッドに接続する接続要素を有する。この方法は、複数のチップ構成を積層し、複数のチップ構成をカプセル封止して、チップ構成の少なくとも１つの複数の接続要素が、外部接続可能となり、このため、カプセル封止によって覆われない。
ある実施形態では、チップ構成の少なくとも１つが、複数の接続要素が直接配置されたフリップチップとして供給され、チップ構成の少なくとも１つが、チップが基板の第１表面に設けられたＢＧＡ構成として供給され、基板の第２反対表面上に、チップと電気的に接続された複数の接続要素が供給される。フリップチップとＢＧＡ構成との双方は、パッケージ基板上に配置され、フリップチップの各接続要素は、パッケージ基板の関連する接続パッドに接続され、ＢＧＡ構成は、パッケージ基板上に設けられて、各接続要素は、パッケージ基板のさらなる接続パッドにそれぞれ接続され、ＢＧＡ構成の複数の接続要素は、接続要素が設けられない領域が形成されるように設けられ、ＢＧＡ構成は、領域がフリップチップを覆うようにフリップチップ上に積層される。
〔図面の簡単な説明〕
上記した本発明の特徴が詳細に理解される態様で、上記で簡潔に要約された本発明のより特定の説明は、実施形態への参照を有し、そのいくつかは添付の図面に示される。しかしながら、添付された図面は、本発明の典型的な実施形態を示しているだけであり、従って、本発明は他の均等物を受け入れるものであり、その範囲を限定するものと解釈してはならない。
図１は、第１実施形態に係る集積デバイスを示す。
図２は、第２実施形態に係る集積デバイスを示す。
図３は、第３実施形態に係る集積デバイスを示す。
図４は、第４実施形態に係る集積デバイスを示す。
〔好ましい実施形態の詳細な説明〕
図１に本発明に係る集積デバイス１０を示す。集積デバイス１０は、パッケージ基板１１を備え、その第１表面１２上には複数のチップ構成が配置されている。パッケージ基板１１の第２表面１３上には、半田ボール等の形態の接続要素１４が設けられている。パッケージ基板１１の第１表面１２上には第１接続パッド１５が設けられている。チップ構成は、パッケージ基板１１上に積層された態様で配置されている。チップ構成は、関連するパッケージ基板１１の第１接続パッド１５の一部に接続する第２接続要素１６が設けられたフリップチップデバイス１７を備えている。第２チップ構成１８は、基板２０上に半田ボール等として形成される第３接続要素１９を含むＢＧＡチップ構成として形成されている。基板２０は、接続要素１９が設けられている表面とは反対側の表面上の接続パッド２１をさらに含む。接続パッド２１は、第２フリップチップ２２の第４接続要素２３に接続されて電気的接続を提供する。
パッケージ基板１１の第１接続パッド１５と第１接続要素１４とは、１つ以上の第１接続要素１４が１つ以上の第１接続パッド１５に、パッケージ基板１１内に含まれる再配線層（図示せず）によってそれぞれ接続されるという予め定められたスキームに従って接続されている。チップ構成１８も、基板２０に含まれてＢＧＡ基板２０上の第３接続要素１９と第２接続パッド２１との間の電気的接続を供給する再配線層を有している。
第１及び第２チップ構成２４・１８は、チップ１７・２２が実質的に積層状態、即ち、パッケージ基板１１の第１表面に関して互いに平行になるようにパッケージ基板１１上に配置されている。第２チップ構成１８の第３接続要素１９は、基板２０の内部領域Ｒ２において領域が包まれるように、基板２０の外部領域Ｒ１に配置されている。これによって、第２チップ構成１８は、第１接続要素１９がフリップチップとして形成される第１チップ構成２４の外側に配置されるように第１チップ構成２４の上側に配置される。基板２０の内側領域Ｒ２は、このように、パッケージ基板１１に関して第１チップ構成２４の上側に配置される。
電気的接続のためのボンドワイヤ接続を避け得るようにフリップチップを使用してチップ構成を供給する本発明の一実施形態が図１に示されている。しかしながら、さらなる実施形態では、チップ構成２４・１８の少なくとも１つはボンドワイヤを使用して各チップと各接続要素との間の電気的接続を供給することが意図される。
ここで使用するチップ構成という用語は、１つのチップと複数の接続要素との構成と定義される。接続要素は、外部に接続されて、電気的に動作する構成のチップへの直接的な、または間接的な電気的接続を提供する。チップ構成は、チップ上のパッドに直接接触する接続要素を有するフリップチップであり得る。チップ構成は、接続要素を有する基板が設けられ、接続要素は基板上に設けられたチップに電気的に接続され、チップは、ボンドワイヤによって基板に接続されたフリップチップまたは他のチップとして形成される。他の種類のチップ構成は、積層の前にモールドまたは類似のカプセル封止材料によってチップ構成がカプセル封止されない限り積層されたデバイスを供給するために同時に使用され得る。
チップ構成２４・１８が互いに積層された後、共通完全モールド２５が単一の工程で供給され、液体モールドがチップ構成間の隙間に流れ込み、環境の影響に対する確実な保護を提供し、集積デバイス１０内に形成されたキャビティを満たす空気を排除する。通常、共通モールドは、チップ構成間を容易に流れるのに十分低い粘性を有する限りカプセル封止プロセスに使用される。
本発明の第１実施形態に示すように、モールド２５がパッケージ基板１１の第１表面１２に供給され、パッケージ基板１１の第２表面１３はモールド２５で覆われず、第１接続要素１４は、外部に接続されて集積デバイス１０内の各チップに電気信号を供給する。
図２に本発明の第２実施形態を示す。同じ参照符号は、機能的に同じまたは類似の要素を示している。図２の実施形態は、第２チップ構成１８の上にＢＧＡ構成の形態のさらに２つの、即ち、第３及び第４の（さらなるチップ構成のさらなる番号が意図されているが）チップ構成２６・２７が積層されている点で図１の実施形態と異なっている。電気的接続を提供するために、第３接続パッド２８が第２チップ構成１８の基板２０上に設けられており、その上に積層された第３チップ構成２６は、その第５接続要素２９が基板２０上の第３接続パッド２８に関連するように配置され得る。同様に、さらなるチップ構成が積層され得、その各接続要素は、パッケージ基板１１に関して下側に位置する各チップ構成の１つの各接続パッドに接続されている。
図１を参照してすでに説明したように、積層される間、チップ構成はすべてカプセル封止されない。チップ構成がすべて積層された後、共通完全モールドが供給され、全体としてのチップ積層は、カプセル封止されて環境の影響からチップを保護する。基板２０のような基板をチップと各接続要素との間の電気的接続を供給するために使用するチップ構成１８・２６・２７は、複数の構成を有し得る。各チップ構成のチップは、チップ上の各ボンドワイヤパッドを基板上の各接続パッドに接続するボンドワイヤによって接続要素に接続され、これによって、製造上比較的高価なフリップチップの準備を避ける。図１及び２の実施形態に関して示すように、チップ構成は、ＢＧＡ基板上のチップの構成であるＢＧＡ構成の形態で構築される。チップはボンドワイヤに接続され、ＢＧＡ構成はモールドでカプセル封止されず、チップは覆われない。
図３では、本発明の他の実施形態が示され、図１及び２で示されたパッケージ基板１１は省略され得る。図３の実施形態は、構成上同一または類似の２つのチップ構成５１・７１を有する集積デバイス５０を示している。第１チップ構成５１と第２チップ構成７１とは互いに積層されている。第１チップ構成５１は、第１表面にボンディングパッド５５を含んでさかさまに第１チップ５４が設けられた第１基板５２を備えている。第１基板５２は、ボンディングチャネル５６を備えており、フリップチップ５４はボンディングチャネル５６上に配置され、ボンディングパッド５５は、ボンディングパッド５５上のボンディングワイヤ５９に固定されたボンディング装置によってボンディングチャネル５６を通って自由にアクセスすることができる。第１基板５２の第２表面５７上にさらなるボンディングパッド５８がボンディングチャネル５６の近くに設けられており、第１チップ５４上のボンディングパッド５５と、第１基板５２の第２表面５７上のさらなるボンディングパッド５８とはボンディングワイヤ５９で接続されている。さらなるボンディングパッド５８は、第１基板５１内に設けられた再配線ワイヤーによって各第１接続要素と電気的に接続されている。第１チップ５４が配置された位置のそばの領域上の第１基板５２の第１表面５３上には、さらなる接続パッド６０が設けられている。第２チップ構成７１は、第１チップ構成５１と同様の構成を有しており、第１接続要素８１、第２基板７２、第２基板７２の第１表面７３、第２チップ７４、第２チップ７４のボンディングパッド７５、ボンドチャネル７６、第２基板７２の第２表面７７、第２表面７７のさらなるボンディングパッド７８、第２ボンドワイヤ７９、及び第２基板７２の第１表面７３上のさらなる接続パッド８０を有している。
図３では、第１接続要素６１が各積層されたチップ構成５１・７１及び放熱のための熱的接続要素（熱バンプ）に電気信号を供給するので、第２チップ構成７１内の第２接続要素８１よりも多数の第１接続要素６１を供給する点において２つのチップ構成５１・７１は異なっている。チップ構成５１・７１は、互いに積層され、第２チップ構成７１の接続要素８１は、第１チップ構成５１の接続パッド６０上に配置され電気的接続を提供する。
チップ構成５１・７１を積層した後、共通完全モールド９０が供給され、チップ構成５１・７１が単一の工程でカプセル封止され、第１基板５２の第２表面５７は、モールド９０によって覆われず、第１接続要素６１は、電気的接続を供給するために第１及び第２チップ５４・７４に自由にアクセスすることができる。
図４には、本発明に係る集積デバイス１５１の第４実施形態が示される。図３の実施形態の要素と同じ参照符号を有する要素は、同じまたは類似の機能を有する。図４の実施形態は、第１基板５２の寸法が第２基板１７２よりも大きい点において図３の実施形態と異なっている。第２チップ構成１７１は、第１基板５１上に配置され、第２チップ構成１７１は、第１チップ構成５１の第１基板５２によって規定される領域内に完全に横たわっている。供給された共通モールド９０は、第２チップ構成１７１をカプセル封止し、第１チップ構成５１の第１表面５３を覆う。
如何なる実施形態においても、集積デバイスには、１つ以上の熱的要素が設けられ、図４の場合は、第１基板５２の第２表面５７上のさらなる接続要素として設けられ、チップと集積デバイスが接続されるプリント回路ボードとの間の熱抵抗を低減する。
上記は本発明の実施形態に向けられているが、本発明の他のさらなる実施形態は、その基本的範囲を逸脱することなく案出され得る。その範囲は、請求項によって決定される。
第１実施形態に係る集積デバイスを示す図である。 第２実施形態に係る集積デバイスを示す図である。 第３実施形態に係る集積デバイスを示す図である。 第４実施形態に係る集積デバイスを示す図である。
符号の説明
１０ 集積デバイス
１４ 第１接続要素
１５ 第１接続パッド
１６ 第２接続要素
１８ 第２チップ構成
１９ 第３接続要素
２１ 第２接続パッド
２３ 第４接続要素
２４ 第１チップ構成
２５ モールド

Claims (20)

  1. 個々にカプセル封止されていない複数のチップ構成を備え、各チップ構成は、複数の接続パッドにそれぞれ接続するための複数の接続要素を有し、前記複数のチップ構成は、前記接続要素が各チップ構成に電気的結合を供給するように互いに積層され、
    前記複数の積層されたチップ構成をカプセル封止するように構成された共通完全モールドを備えた集積デバイス。
  2. 各チップ構成は、
    前記複数の接続要素が直接その上に設けられたフリップチップと、
    第１表面と第２反対表面とを有する基板を含むボールグリッドアレイ（ＢＧＡ）構成との少なくとも１つを備え、前記基板の前記第１表面上にチップが設けられ、前記第２反対表面上に複数の接続要素が設けられて前記チップとの電気的結合を供給する請求項１記載の集積デバイス。
  3. 前記複数のチップ構成は、少なくとも１つのＢＧＡ構成と少なくとも１つのフリップチップとを含む請求項２記載の集積デバイス。
  4. 少なくとも１つのＢＧＡ構成と少なくとも１つのフリップチップとが設けられたパッケージ基板をさらに含む請求項３記載の集積デバイス。
  5. 前記フリップチップは、前記パッケージ基板の関連する接続パッドに接続するように設けられた複数の第１接続要素を含み、前記ＢＧＡ構成は、前記パッケージ基板のさらなる接続パッドに接続するように設けられた複数の第２接続要素を含み、前記ＢＧＡ構成の前記複数の第２接続要素は、前記ＢＧＡ構成が前記フリップチップ上に積層されるときに、前記フリップチップを覆う領域の外に設けられる請求項４記載の集積デバイス。
  6. 前記共通モールドは、前記パッケージ基板の一つのサイドに設けられる請求項５記載の集積デバイス。
  7. 前記接続要素は、半田バンプとして形成される請求項１記載の集積デバイス。
  8. 複数の接続要素を有してカプセル封止されていない複数のチップ構成を積層し、
    共通モールドで複数のチップ構成をカプセル封止し、少なくとも１つのチップ構成の複数の接続要素が外部接続可能である集積デバイスの製造方法。
  9. 前記複数のチップ構成の少なくとも１つは、前記複数の接続要素が直接その上に設けられるフリップチップとして供給される請求項８記載の方法。
  10. 前記チップ構成の少なくとも１つは、第１表面と第２反対表面とを有する基板を含むボールグリッドアレイ（ＢＧＡ）構成として供給され、前記基板の前記第１表面上にチップが設けられ、前記第２反対表面上に複数の接続要素が設けられて前記チップとの電気的結合を供給する請求項８記載の方法。
  11. 少なくとも１つのチップ構成が、複数の接続要素が直接設けられるフリップチップとして供給され、少なくとも１つのチップ構成が、第１表面と第２反対表面とを有する基板を含むＢＧＡ構成として供給され、前記基板の前記第１表面上にチップが設けられ、前記第２反対表面上にさらなる複数の接続要素が設けられて前記チップとの電気的結合を供給する請求項８記載の方法。
  12. パッケージ基板上に前記フリップチップを設け、前記フリップチップの前記接続要素は、前記パッケージ基板の関連する接続パッドに接続されて設けられ、
    前記パッケージ基板上の前記フリップチップの上に前記ＢＧＡ構成を積層し、前記ＢＧＡ構成の前記接続要素は、前記パッケージ基板のさらなる接続パッドに接続して設けられ、前記ＢＧＡ構成の前記接続要素は、前記ＢＧＡ構成が前記フリップチップ上に積層されるときに、前記フリップチップを覆う領域の外に設けられる請求項１１記載の方法。
  13. 複数の第１接続要素に接続された第１チップ構成と、
    複数の第２接続要素に接続された第２チップ構成とを備え、前記第２チップ構成は、前記第１チップ構成の上に積層されて、チップ積層を形成し、前記第１及び第２チップ構成は、個々にカプセル封止されておらず、
    前記チップ積層の第１サイドをカプセル封止するように設けられた共通完全モールドを備え、前記第１及び第２接続要素は、前記チップ積層のカプセル封止されていないサイド上に設けられて前記第１及び第２チップ構成への電気的接続を提供する集積デバイス。
  14. 第１表面と第２反対表面とを有するパッケージ基板をさらに備え、前記モールドされてカプセル封止されたチップ積層は、前記パッケージ基板の前記第１表面上に設けられ、前記第１及び第２接続要素は、前記パッケージ基板の前記第２表面上に設けられる請求項１３記載の集積デバイス。
  15. 前記第１チップ構成は、前記パッケージ基板の第１表面上に設けられたフリップチップを含み、前記第２チップ構成は、ＢＧＡ基板と、前記ＢＧＡ基板上に設けられた第２チップと、前記ＢＧＡ基板と前記パッケージ基板との間に設けられた複数の中間接続要素とを含むボールグリッドアレイ（ＢＧＡ）構成を含む請求項１４記載の集積デバイス。
  16. 前記複数の中間接続要素は、前記ＢＧＡ基板の外側領域に設けられ、前記第２チップは、前記フリップチップの上に積層された前記ＢＧＡ基板の中央領域に設けられる請求項１５記載の集積デバイス。
  17. 前記第２チップ構成の上の積層構成に設けられた第３チップ構成をさらに含み、前記第３チップ構成は、さらなるＢＧＡ基板と、前記さらなるＢＧＡ基板上に設けられた第３チップと、前記さらなるＢＧＡ基板と前記第２チップ構成の前記ＢＧＡ基板と間に設けられたさらなる複数の中間接続要素とを含むさらなるＢＧＡ構成を含む請求項１６記載の集積デバイス。
  18. 前記第１チップ構成は、第１表面と第２反対表面とを有して、前記第１及び第２表面の間にボンドチャネルが形成される第１基板と、
    前記第１表面上に設けられ、前記第１表面上に設けられたボンディングパッドに接続された第１チップとを含み、前記複数の接続要素は、前記第１基板の前記第２表面上に設けられ、前記複数の第１接続要素は、前記ボンドパッドに接続されたボンディングワイヤを介して前記第１チップと電気的に接続されている請求項１３記載の集積デバイス。
  19. 前記第２チップは、
    第１表面と第２反対表面とを有して、前記第１表面と前記第２基板の前記第２表面との間に第２ボンドチャネルが形成される第２基板と、
    前記第２基板の前記第１表面に設けられ、前記第２基板の前記第１表面上に設けられたボンディングパッドに接続された第２チップとを含み、前記複数の第２接続要素は、前記第１基板の前記第２表面に設けられ、前記第２ボンドパッドに接続されたボンディングワイヤを介して前記第２チップに電気的に接続された複数の中間接続要素は、前記第２基板と前記第１基板との間に設けられ、前記第１基板を通って前記複数の第２接続要素に電気的に接続される請求項１８記載の集積デバイス。
  20. 前記複数の中間接続要素と前記複数の第２接続要素とは、前記第１基板の外側領域に設けられており、前記第１チップは、前記第２チップとともに積層された構成で、前記第１基板の中央領域に設けられている請求項１９記載の集積デバイス。
JP2007058575A 2006-03-08 2007-03-08 複数のチップ構成を有する集積デバイス及びその製造方法 Abandoned JP2007243196A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/371,204 US20070210433A1 (en) 2006-03-08 2006-03-08 Integrated device having a plurality of chip arrangements and method for producing the same

Publications (1)

Publication Number Publication Date
JP2007243196A true JP2007243196A (ja) 2007-09-20

Family

ID=38478109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007058575A Abandoned JP2007243196A (ja) 2006-03-08 2007-03-08 複数のチップ構成を有する集積デバイス及びその製造方法

Country Status (2)

Country Link
US (1) US20070210433A1 (ja)
JP (1) JP2007243196A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851899B2 (en) * 2004-04-02 2010-12-14 Utac - United Test And Assembly Test Center Ltd. Multi-chip ball grid array package and method of manufacture
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8125066B1 (en) * 2009-07-13 2012-02-28 Altera Corporation Package on package configurations with embedded solder balls and interposal layer
US8541872B2 (en) * 2010-06-02 2013-09-24 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8754516B2 (en) * 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US11362027B2 (en) 2020-02-28 2022-06-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
US6774475B2 (en) * 2002-01-24 2004-08-10 International Business Machines Corporation Vertically stacked memory chips in FBGA packages
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
JP3842759B2 (ja) * 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
KR100642746B1 (ko) * 2004-02-06 2006-11-10 삼성전자주식회사 멀티 스택 패키지의 제조방법
TW200614448A (en) * 2004-10-28 2006-05-01 Advanced Semiconductor Eng Method for stacking bga packages and structure from the same
US20060157866A1 (en) * 2005-01-20 2006-07-20 Le Thoai T Signal redistribution using bridge layer for multichip module
US7271026B2 (en) * 2005-03-14 2007-09-18 Infineon Technologies Ag Method for producing chip stacks and chip stacks formed by integrated devices
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
TWI309079B (en) * 2006-04-21 2009-04-21 Advanced Semiconductor Eng Stackable semiconductor package
JP4901384B2 (ja) * 2006-09-14 2012-03-21 パナソニック株式会社 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置

Also Published As

Publication number Publication date
US20070210433A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
US6573592B2 (en) Semiconductor die packages with standard ball grid array footprint and method for assembling the same
KR101419597B1 (ko) 반도체 디바이스 및 그 제조 방법
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US7692931B2 (en) Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
JP2007243196A (ja) 複数のチップ構成を有する集積デバイス及びその製造方法
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
US20050104182A1 (en) Stacked BGA packages
JP2009044110A (ja) 半導体装置及びその製造方法
US20100314730A1 (en) Stacked hybrid interposer through silicon via (TSV) package
JP2005203776A (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
KR20040070020A (ko) 반도체 장치
JP2011101044A (ja) スタックパッケージ及びその製造方法
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
KR20060130125A (ko) 반도체 패키지 및 반도체장치
WO2006065378A2 (en) Flip chip and wire bond semiconductor package
TWI501373B (zh) 具線路佈局之預注成形模穴式立體封裝模組
US20080253095A1 (en) Electronic Circuit Assembly, Device Comprising Such Assembly and Method for Fabricating Such Device
US8274144B2 (en) Helical springs electrical connecting a plurality of packages
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
JP2007134426A (ja) マルチチップモジュール
US7265441B2 (en) Stackable single package and stacked multi-chip assembly
WO2013181768A1 (zh) 具有线路布局的预注成形模穴式立体封装模块
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
US20060231960A1 (en) Non-cavity semiconductor packages

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080731