TWI501373B - 具線路佈局之預注成形模穴式立體封裝模組 - Google Patents
具線路佈局之預注成形模穴式立體封裝模組 Download PDFInfo
- Publication number
- TWI501373B TWI501373B TW101120248A TW101120248A TWI501373B TW I501373 B TWI501373 B TW I501373B TW 101120248 A TW101120248 A TW 101120248A TW 101120248 A TW101120248 A TW 101120248A TW I501373 B TWI501373 B TW I501373B
- Authority
- TW
- Taiwan
- Prior art keywords
- cavity
- package
- type
- filled
- dimensional
- Prior art date
Links
- 230000017525 heat dissipation Effects 0.000 claims description 34
- 230000008054 signal transmission Effects 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 21
- 239000000969 carrier Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 12
- 238000004806 packaging method and process Methods 0.000 claims description 11
- 239000011344 liquid material Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 239000004744 fabric Substances 0.000 claims description 2
- 238000001746 injection moulding Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 18
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000010410 layer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 238000007791 dehumidification Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0999—Circuit printed on or in housing, e.g. housing as PCB; Circuit printed on the case of a component; PCB affixed to housing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Description
本發明係關於一種立體封裝模組，特別係關於一種具線路佈局之預注成形模穴式立體封裝模組(Pre-mold Cavity Holder)。
低成本、小尺寸與多功能性的需求已成為電子工業發展之主要動力。而IC產業當前的主要挑戰之一，即在於如何運用適當的成本，有效組裝各式功能在一個有限的封裝形式中，並使不同功能的晶粒達到最佳化的表現。為達這些目的，目前已發展出許多的先進封裝技術，例如覆晶、晶片尺寸封裝(Chip Scale Package；CSP)、晶圓級封裝以及立體封裝(3D Package)技術等。然而，在數位、類比、記憶體及無線射頻等領域的應用中，不同功能的電子電路隨著在需要製程技術微縮化下，會產生不同的需求及結果，因此在單一晶粒上整合不同的功能已非達成最佳化的解決方案。隨著系統單晶片(SOC)、系統級封裝(System-in-Package；SiP)、PiP(Package
-in-Package)、PoP(Package-on-Package)，以及堆疊CSP技術的快速發展，近年來最有效能的系統晶片應朝向單一封裝結構中，藉由充分利用多維空間的架構，整合使用異質性技術及不同電壓操作環境的各種功能不同的晶粒。因此，目前的系統晶片的封裝已朝向立體封裝技術的概念，立體封裝技術可將晶粒、封裝與被動元件整合成一封裝體，而可成為系統封裝的一種解決方式。立體封裝技術之整合可以並排式(side-by-side)、堆疊式或上述兩方式的結合，尤其立體封裝具有小佔位面積、高性能與低成本的優勢。
具體來說，上述系統級封裝(System-in-Package；SiP)是在一個封裝中組裝不同IC種類的晶粒，基於系統級封裝(System-in-Package；SiP)延伸出一種新技術，其可讓多片晶粒堆疊在一個封裝模組中，並運用三度空間來達成更多功能或更高密度的整合。在這類封裝結構中，首先被推出的是堆疊CSP，其產品多為組合式記憶體(memory combo)，其可在一個閘球陳列(BGA)封裝中堆疊六層的記憶體晶粒，其內除了傳統的打線焊接(wire bonding)，也可使用銲錫熔點(solder bumps)或覆晶(flip-chip)技術，而加入中介層(interposers)以利於堆疊，或散熱亦逐漸被採用。舉例來說，一個堆疊晶粒的封裝中會包含分開但互相用導線連結的晶粒組
成(die as building block)，可能包含一顆到數顆記憶體晶粒的堆疊、一顆類比晶粒堆疊在另一顆系統單晶片(SOC)或數位晶粒上，另有一顆獨立的射頻(RF)晶粒位於一個多層相連結基板(interconnected substrate)上，而這些組成晶粒都有不同的控制及I/O(Input/Output)路徑。
參考第一A圖至第一D圖所示，傳統堆疊式封裝結構主要包括複數個基板、複數個已封裝晶片組及銲球等，部分已封裝晶片組黏合或接合在其中一基板之上表面上，並利用接腳或銲球的方式電性連接，部分已封裝晶片組則黏合或接合在另一基板之上且/或下表面上，並透過利用接腳或銲球的方式電性連接。在兩基板之間必須以剛性導體或銲球的方式予以接合以便於在立體空間中疊加而形成立體封裝之架構，其中，基板、印刷電路板，導線架間的連結方式是藉由錫球、連接柱、環型且中間具有開孔面積設計的基板或印刷電路板，及彎腳成形作為中介層以提供連結所需的空間。傳統的立體式封裝或模組的中介層提供上下層電路藉由具有電路功能的接腳進行連結，如果底層載板是採用基板或印刷電路板，其對外的輸出電極將是採用錫球方式，但若底層載板是採用導線架，其對外的輸出電極將是採用接腳方式。
目前系統廠的封裝方式大多如上圖所示，為一種多層堆疊式封裝架構，其主要係以封裝完成的Die為主。此種多層堆疊式封裝架構有著種種的困難以及缺陷，一方面晶片和銲線直接暴露於空氣中無保護，將導致可靠度問題，因此在目前所行之任何載板上無法採用銲線製程將晶片之電路連接至載板上，故這些封裝架構所使用之元件必須為已封裝元件，且皆以外觀裸露而無保護的方式銲接於載板結構或是印刷電路板(PCB)上，雖然可以藉由塗佈保護層的方式予以再封裝保護，但是一旦塗佈保護層之後，內部元件具有瑕疵或是毀損的情形時，除非去除此塗佈層，否則整個封裝模組即必須拋棄，並無法再拆解封裝元件進行修復，此對於系統廠而言，維修成本相當高。另一方面，由於傳統立體封裝的方式無法於生產當下即時檢測，僅能於封裝完成時逐一測試，此亦造成難以量產之重大因素。
傳統之多層堆疊式封裝架構若使用剛性導體作為層架支撐，雖能控制層間高度，但在製程上的準位控制相當困難。相對地，若使用銲球為層架支撐，雖能輕易地解決準位的問題，但有其高度限制，尤其易使上層基板壓制於下層元件上。此外，傳統的立體架構最被詬病之處在於散熱問題，越多層的架構，代表運作的系統模組
越多，每個元件運作時所產生的熱，會產生加乘的效應，對於多層堆疊式封裝架構而言，散熱效果極差。再者，以單獨的已封裝元件而言，都具有各自的蓋印，但對於整個封裝模組而言，其蓋印方式是製作於載板結構或印刷電路板上，並無針對模組的封裝製程日期可供追溯。
上述種種因素均會嚴重影響立體封裝之可靠度，並大大地降低封裝製程的良率，導致成本大幅提高。因此，如何克服上述缺陷仍為當前產業亟需發展之重要標的。
鑒於上述之發明背景中，為了符合產業上特別之需求，本發明提供一種具線路佈局之預注成形模穴式立體封裝模組可用以解決上述傳統技藝未能達成之標的。
本發明之一目的係提供一種具線路佈局之預注成形模穴式立體封裝模組，本發明之立體式封裝或模組結構外觀可提供保護功能，並且已封裝或未封裝元件仍可被保護於此立體式封裝或模組結構內。此外，此立體式封裝或模組結構之外部可提供一平坦區域以供雷射或油墨蓋印，以便於追蹤整體模組封裝日期。再者，本發明之
架構可提供銲墊或錫球做為輸出電極，並藉由底部穿孔預先製作測試銲墊，以便於生產期間，提供內部元件功能測試，如此即可提高量產的可行性。另一方面，本發明之立體封裝模組結構可由許多預先成形之載板或模穴結構組成，並且被組裝成一立體式封裝或模組結構。在此立體式封裝或模組結構中，晶片和銲線將不會直接被暴露而不受到保護，而封裝元件、被動元件、和晶片被銲著於預先成形之模穴式載板上，且已封裝元件或被動元件被銲著於基板或印刷電路板上亦可做為本發明之立體式封裝或模組結構的蓋子或內部線路層。
本發明之立體式封裝或模組結構的電路線路連接方式可由底面製作線路，並經由側牆至上層基板與蓋子。本發明之立體式封裝模組結構的上層基板可藉由導電材料於預注模穴載板的側牆上平階作電路線路黏著。本發明之立體式封裝或模組結構可具有小腳位尺寸的龐大模組，是利用預先成形的模穴式載板、次模組，印刷電路板等疊合成立體封裝結構，本發明之立體式封裝或模組結構中的許多基板可因應其它模組，或電路面積需求而設計，並不受本發明之立體式封裝或模組結構外觀尺寸的限制。電路佈局的區域可藉由基板或印刷電路板被延伸，且基板或印刷電路板可被置放於本發明之立體式封
裝或模組結構內部藉由導電材料接著。可藉由本發明的立體式封裝或模組結構之線路佈局方式縮短銲線長度。
本發明之立體式封裝或模組結構的設計想法可被延伸至設計於具有多模組的立體封裝結構方式。本發明之立體式封裝或模組結構是由預先成型的模穴式載板(Pre-mold cavity holder)組成，並且預先成型模穴載板的牆與垂直面間具有一含3°以上之夾角。本發明之立體式封裝或模組結構的底部與側牆是圓弧的形狀，以利於電路佈局的線路製作。本發明之立體式封裝或模組結構的線路連接方式可經由側牆之步階結構，並不受平面的限制，藉由本發明的立體式封裝或模組結構於不同垂直平面上的交錯銲線佈局可避免模流灌注沖線造成短路。本發明之立體式封裝或模組結構的線路可製作於預注模穴式載板的底部平面，並且經由導通穿孔與對外輸出銲墊連接。本發明之立體式封裝或模組結構的對外輸出銲墊可彈性地製作成藉由導通孔連接於模穴載板的底部，或由上蓋的印刷電路板以錫球銲墊作為接著。
據此，藉由本發明之具線路佈局之預注成形模穴式立體封裝模組，不但可解決傳統技藝之種種缺陷，其更具有可任意設計之特性。故本發明可廣泛地應用於封裝
模組之商業與工業中以達成產業亟需發展之重要標的。
根據本發明上述之目的，本發明提供一種具線路佈局之預注成形模穴式立體封裝模組，該具線路佈局之預注成形模穴式立體封裝模組包含至少一特定佈局之第一線路與至少一封裝模穴，該至少一封裝模穴之模穴表面具有該第一線路，且該封裝模穴係藉由一模穴底部與環繞該模穴底部之一模穴側壁形成一容置空間，其中該模穴側壁係與該模穴底部之垂直軸向形成大於3°之傾斜角，且該容置空間可置入至少一元件以便與該第一線路電性耦合。此外，上述之模穴側壁與該模穴底部交界處係為一弧狀交界區以便於形成該至少一特定佈局之線路於該弧狀交界區，且上述之弧狀交界區的側壁底端形成高度不一的步階，以便於不同之垂直平面上進行交錯式銲線佈局或打線製程。再者，上述之至少一封裝模穴包含至少一第一導通孔，以便於該第一線路經由該第一導通孔與外部電性耦合，且上述之至少一封裝模穴的外部表面包含至少一個訊號傳輸區，該至少一個訊號傳輸區經由該第一導通孔之該第一線路電性耦合以傳輸內外訊號，其中，上述之至少一個訊號傳輸區可為模組測試區。
上述之至少一封裝模穴包含至少一個散熱通道，以
便於散熱，其中，該至少一個散熱通道可於封裝模穴之外表面外露至少一散熱區，且上述之至少一封裝模穴包含至少一個氣孔，以便與外界空氣交換，藉此可形成空氣型封裝模組，其中，可以材料填充阻隔氣孔，並於黏著封裝整體模穴時以填充鈍氣或加熱去濕氣，藉此可形成密封型封裝模組之用。此外，上述之具線路佈局之預注成形模穴式立體封裝模組更包含至少一第一模穴載板，該第一模穴載板之長度大於等於該至少一封裝模穴的開口寬度。再者，上述之第一模穴載板更包至少一特定佈局之第二線路與至少一第二導通孔，該第二線路形成於該第一模穴載板之一表面上，並經由該至少一第二導通孔於該第一模穴載板之另一表面上形成至少一訊號傳輸區，且上述之模穴側壁具有至少一步階以形成具有至少一階台之階梯狀表面於該容置空間中。
上述之具線路佈局之預注成形模穴式立體封裝模組更包含至少一第二模穴載板容置於該階台上，且上述之第二模穴載板更包至少一特定佈局之第三線路與至少一第三導通孔，該第三線路形成於該第二模穴載板之一表面上，並經由該至少一第三導通孔於該第二模穴載板之另一表面上形成電性耦合區，其中，上述之至少一封裝模穴之該容置空間可填充一低應力之液態材料以保護內
部元件與銲線。此外，該具線路佈局之預注成形模穴式立體封裝模組更包含U型封裝模穴、一對外觀相互對稱之對稱型封裝模穴、H型封裝模穴，其中，該具線路佈局之預注成形模穴式立體封裝模組之封裝方式可選擇上述樣態之一或其任意組合，且上述之H型封裝模穴更包含相對兩開口與兩H型封裝模穴載板，而上述之對稱型封裝模穴更包含至少一對稱型封裝模穴載板。
根據本發明上述之目的，本發明提供一種具線路佈局之預注成形模穴式立體封裝模組，該具線路佈局之預注成形模穴式立體封裝模組包含一封裝模組，該封裝模組具有複數個封裝模穴，每個封裝模穴係藉由一模穴底部與環繞該模穴底部之一模穴側壁形成一容置空間以置入至少一元件，其中，該模穴側壁係與該模穴底部之垂直軸向形成大於3°之傾斜角，且該模穴側壁與該模穴底部交界處係為一弧狀交界區以便於形成該至少一特定佈局之線路於該弧狀交界區；至少一特定佈局之第一線路，該第一線路形成並繞行於該模穴側壁之表面以電性耦合各封裝模穴內部之該元件與至少一模穴載板，該模穴載板用以封裝每個封裝模穴，其中上述之弧狀交界區的側壁底端形成高度不一的步階，以便於不同之垂直平面上進行交錯式銲線佈局或打線製程，且上述之封裝模
組包含至少一第一導通孔，以便該第一線路經由該第一導通孔與外部電性耦合，而上述之封裝模組的外部表面包含至少一個訊號傳輸區，該至少一個訊號傳輸區經由該第一導通孔之該第一線路電性耦合以傳輸內外訊號。
上述之至少一個訊號傳輸區可為至少一封裝模組測試區，且上述之封裝模組包含至少一個散熱通道，以便於散熱，其中該散熱通道可於封裝模穴之外表面外露至少一散熱區。此外，上述之封裝模組包含至少一個氣孔以便與外界空氣交換，並藉此形成空氣型封裝模組，其中，可以材料填充阻隔氣孔，並於封裝整體模組時填充鈍氣或加熱去濕氣，藉此可形成密封型封裝模組之用，且上述之模穴載板更包至少一特定佈局之第二線路與至少一第二導通孔，該第二線路形成於該模穴載板之一表面上，並經由該至少一第二導通孔於該模穴載板之另一表面上形成電性耦合區，其中，上述之模穴側壁具有至少一步階以形成具有至少一階台之階梯狀表面，且該至少一階台可用以承載該模穴載板。再者，上述之容置空間可填充一低應力之液態材料以保護內部元件與銲線。上述之複數個模穴分別具有不同厚度之該模穴底部。
根據本發明上述之目的，本發明提供一種具線路佈
局之預注成形模穴式立體封裝模組，該具線路佈局之預注成形模穴式立體封裝模組包含一封裝模穴，該封裝模穴係藉由一模穴底部與環繞該模穴底部之一模穴側壁形成一容置空間，其中，該模穴側壁係與該模穴底部之垂直軸向形成大於3°之傾斜角，且該模穴側壁與該模穴底部交界處係為一弧狀交界區，且該模穴側壁具有複數個步階以形成具有複數個階台之階梯狀表面於該容置空間中；複數個特定佈局之第一線路，形成於該容置空間中之該封裝模穴的表面上，且該第一線路可形成於該弧狀交界區，其中，該第一線路可與置入該容置空間之元件電性耦合；與複數個封裝載板，該複數個封裝載板可分別承載於該複數個階台上，且該複數個封裝載板分別具有元件於其表面上。上述之弧狀交界區的側壁底端形成高度不一的步階，以便於不同之垂直平面上進行交錯式銲線佈局或打線製程。上述之封裝模穴包含複數個第一導通孔，以便於該第一線路經由該第一導通孔與外部電性耦合。上述之封裝模穴的外部表面包含複數個訊號傳輸區，該複數個訊號傳輸區經由該第一導通孔之該第一線路電性耦合以傳輸內外訊號。上述之複數個訊號傳輸區可為模組測試區。上述之複數個封裝載板具有複數個第二導通孔與複數個特定佈局之第二線路，該複數個第二線路分別形成於該複數個封裝載板之表面上，並經由
該複數個第二導通孔電性耦合該封裝載板之兩表面的元件。上述之封裝模穴包含至少一個散熱通道，以便於散熱，其中，該至少一個散熱通道可於封裝模穴之外表面外露至少一散熱區。上述之封裝模穴包含至少一個氣孔，以便與外界空氣交換，藉此可形成空氣型封裝模組，其中，可以材料填充阻隔氣孔，並於黏著封裝整體模穴時以填充鈍氣或加熱去濕氣，藉此可形成密封型封裝模組之用。。上述之封裝模穴之該容置空間可填充一低應力之液態材料以保護內部元件與銲線。
根據本發明上述之目的，本發明提供一種具線路佈局之預注成形模穴式立體封裝模組，該具線路佈局之預注成形模穴式立體封裝模組包含複數個封裝模穴，每一個該封裝模穴係藉由一模穴底部與環繞該模穴底部之一模穴側壁分別形成一容置空間，其中該模穴側壁係與該模穴底部之垂直軸向形成大於3°之傾斜角，且該模穴側壁與該模穴底部交界處係為一弧狀交界區；複數個封裝模穴更包含一第一封裝模穴、一第二封裝模穴、一第三封裝模穴與一第四封裝模穴，其中該第二封裝模穴與該第三封裝模穴之外觀係相互對稱且開口尺寸大於該第一封裝模穴之該模穴側壁以分別組成於該模穴側壁上，且該第四封裝模穴之開口口徑小於該第一封裝模穴之模穴
底部以組成於該第一封裝模穴之模穴底部上，且該第一封裝模穴之該模穴側壁具有複數個步階以形成具有複數個階台之階梯狀表面於該容置空間中；複數個特定佈局之第一線路，分別形成於該容置空間中之該封裝模穴的表面上，且該第一線路可形成於該弧狀交界區，其中該第一線路可與置入該容置空間之元件電性耦合；與複數個封裝載板，該複數個封裝載板可分別承載於該複數個階台上，且該複數個封裝載板分別具有元件於其表面上。
上述之弧狀交界區的側壁底端形成高度不一的步階，以便於不同之垂直平面上進行交錯式銲線佈局或打線製程，且上述之複數個封裝模穴包含複數個第一導通孔，以便於該第一線路經該第一導通孔與外部電性耦合，其中上述之複數個封裝模穴的外部表面包含複數個訊號傳輸區，該複數個訊號傳輸區經由該第一導通孔之該第一線路電性耦合以傳輸內外訊號，且上述之複數個訊號傳輸區可為模組測試區。此外，上述之複數個封裝載板具有複數個第二導通孔與複數個特定佈局之第二線路，該複數個第二線路分別形成於該複數個封裝載板之表面上，並經由該複數個第二導通孔電性耦合該封裝載板之兩表面的元件，且上述之封裝模穴包含至少一個散熱通道，以便於散熱，其中該至少一個散熱通道可於封
裝模穴之外表面外露至少一散熱區。再者，上述之封裝模穴包含至少一個氣孔，以便與外界空氣交換，藉此形成空氣型封裝模組，其中，可以材料填充阻隔氣孔，並於封裝整體模穴時填充鈍氣或加熱去濕氣，藉此可形成密封型封裝模組之用，其中上述之封裝模穴之該容置空間可填充一低應力之液態材料以保護內部元件與銲線。
本發明在此所探討的方向為立體封裝模組，為了能徹底地瞭解本發明，將在下列的描述中提出詳盡的結構及其元件與方法步驟。顯然地，本發明的施行並未限定於封裝模組之技藝者所熟習的特殊細節。另一方面，眾所周知的結構及其元件並未描述於細節中，以避免造成本發明不必要之限制。此外，為提供更清楚之描述及使熟悉該項技藝者能理解本發明之發明內容，圖示內各部分並沒有依照其相對之尺寸而繪圖，某些尺寸與其他相關尺度之比例會被突顯而顯得誇張，且不相關之細節部分亦未完全繪出，以求圖示之簡潔。本發明的較佳實施例會詳細描述如下，然而除了這些詳細描述之外，本發明還可以廣泛地施行在其他的實施例中，且本發明範圍不受限定，其以之後的專利範圍為準。
根據本發明之一實施例，參考第二A圖所示，本發明提供一種具線路佈局之預注成形模穴式立體封裝模組200，該具線路佈局之預注成形模穴式立體封裝模組包含至少一特定佈局之第一線路210A與至少一封裝模穴220，且該至少一封裝模穴220係藉由一模穴底部220A與環繞該模穴底部220A之一模穴側壁220B形成一容置空間220C，其中，該第一線路210係預先製作於包含該模穴底部220A與該模穴側壁220B之該封裝模穴220的模穴表面上，如第二B圖所示。上述之容置空間220C中可用以置入至少一元件230以便與該第一線路210A電性耦合，其中，該元件230若為封裝元件則可以接腳或錫球墊方式於特定位置上與該第一線路210A電性耦合，該元件230若為未封裝元件則可直接以打線製程於特定位置上與該第一線路210A電性耦合。
參考第二C圖所示，根據本發明之實施例，該模穴側壁220B係與該模穴底部220A之垂直軸向形成大於3°之傾斜角，且模穴側壁220B與模穴底部220A交界處係為一弧狀交界區R以便於該第一線路210A自模穴底部220A經由該弧狀交界區R形成至模穴側壁220B上，其中，上述之弧狀交界區R的模穴側壁220B底端
形成高度不一的步階(Step)，以便於不同之垂直平面上進行交錯式銲線佈局或打線製程，如第二D圖所示。上述之至少一封裝模穴220包含至少一第一導通孔240A，以便於該第一線路210A經由該第一導通孔240A與外部電性耦合。此外，上述之至少一封裝模穴220的外部表面包含至少一個第一訊號傳輸區250A，該至少一個第一訊號傳輸區250A經由該第一導通孔240A之該第一線路210A電性耦合以傳輸內外訊號，如第二E圖所示，其中，第一訊號傳輸區250A可為模組測試區之測試電極且/或輸出入電極，且該封裝模穴220的外部表面可供封裝日期或資訊之蓋印，如第二F圖所示。
參考第二A圖所示，根據本發明之實施例，上述之至少一封裝模穴220包含至少一個散熱通道260，以便於散熱，其中，該至少一個散熱通道260可於封裝模穴之外表面外露至少一散熱區265。上述之至少一封裝模穴220包含至少一個氣孔，以便與外界空氣交換，藉此可形成空氣型封裝模組，其中，可以材料填充阻隔氣孔，並於黏著封裝整體模穴時以填充鈍氣或加熱去濕氣，藉此可形成密封型封裝模組之用。此外，上述之具線路佈局之預注成形模穴式立體封裝模組更包含至少一第一模穴載板270A，該第一模穴載板270A之長度大於等於該
至少一封裝模穴220的開口寬度，且上述之第一模穴載板270更包至少一特定佈局之第二線路210B與至少一第二導通孔240B，該第二線路210B形成於該第一模穴載板270A之一表面上，並經由該至少一第二導通孔240B於該第一模穴載板270A之另一表面上形成至少一個第二訊號傳輸區250B，如第二G圖所示，其中，第二訊號傳輸區250B可用以接著銲墊/錫球等傳導物。再者，上述之模穴側壁220B具有至少一步階以形成具有至少一階台225之階梯狀表面於該容置空間220C中，如第二C圖所示，且上述之至少一第一模穴載板270A可容置於該階台225上，以密合該容置空間220C。此外，上述之至少一封裝模穴220之該容置空間220C可填充一低應力之液態材料以保護內部元件與銲線。
參考第二H圖所示，根據本發明之實施例，上述之具線路佈局之預注成形模穴式立體封裝模組200更包含U型封裝模穴200A/200B、一對外觀相互對稱之對稱型封裝模穴200E/200F、H型封裝模穴200C/200D，其中，該具線路佈局之預注成形模穴式立體封裝模組200之封裝方式可選擇上述樣態之一或其任意組合。此外，上述之H型封裝模穴200C/200D更包含相對兩開口與兩H型封裝模穴載板，且上述之對稱型封裝模穴
200E/200F更包含至少一對稱型封裝模穴載板。如上所述，本發明之組合係為空間疊架的概念，如同積木的架構，此與傳統的層架概念大為不同，例如，本發明可視需求採用不同模穴組合，如：200B/200C/200B、200A/200C/200A……等方式，其運用組合之示意圖如第二I圖所示。參考第二J圖所示，則為本發明應用變形之一，其單一封裝模穴之模穴側壁上具有多階台結構，且搭配各適當尺寸之模穴載板予以搭載。
根據本發明之實施例，本發明的立體式封裝或模組結構之模穴載板可直接當成印刷電路板(PCB)或PVB，因此本發明不僅可藉由內部基板或印刷電路板作為延展，還可藉由相似且不同模組的模穴式基板銲接於基本的模組基板上進行延展，如第二K圖所示。第二K圖之應用係以同一封裝模組中具有不同厚度之複數個封裝模穴，各模穴之間可藉由模穴側壁上之線路直接翻牆而過，因此，能輕易地達成本發明之封裝微縮化的應用目標，其中，每一封裝模穴區均能搭載一適用之模穴載板予以封裝完全，如第二L圖所示，上述之模穴載板亦能以單一載板封裝複數個模穴區。
根據本發明之實施例，第三A圖至第三D圖所示係
為本發明實作之黑白相片，其實現線路佈局可設計於封裝模穴之側壁上，本發明之線路連接方式可經由側牆並不受平面的限制。此外，本發明亦實現了未封裝元件得以直接於封裝模組中進行打線製程。顯然地，依照上面實施例中的描述，本發明可能有許多的修正與差異。因此需在其附加的權利請求項之範圍內加以理解，除上述詳細描述外，本發明還可以廣泛地在其他的實施例中施行。上述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成的等效改變或修飾，均應包含在下述申請專利範圍內。
200‧‧‧預注成形模穴式立體封裝模組
200A/200B‧‧‧U型封裝模穴
200E/200F‧‧‧對稱型封裝模穴
200C/200D‧‧‧H型封裝模穴
210A‧‧‧第一線路
210B‧‧‧第二線路
220‧‧‧封裝模穴
220A‧‧‧模穴底部
220B‧‧‧模穴側壁
220C‧‧‧容置空間
225‧‧‧階台
230‧‧‧元件
240A‧‧‧第一導通孔
240B‧‧‧第二導通孔
250A‧‧‧第一訊號傳輸區
250B‧‧‧第二訊號傳輸區
260‧‧‧散熱通道
265‧‧‧散熱區
270A‧‧‧第一模穴載板
R‧‧‧弧狀交界區
第一A圖至第一D圖所示係為本發明之先前技術示意圖；第二A圖至第二L圖所示係為根據本發明之實施例之具線路佈局之預注成形模穴式立體封裝模組的示意圖；以及第三A圖至第三D圖所示係為根據本發明之實施例之具線路佈局之預注成形模穴式立體封裝模組的實作黑白相片。
200‧‧‧預注成形模穴式立體封裝模組
210A‧‧‧第一線路
220‧‧‧封裝模穴
220A‧‧‧模穴底部
220B‧‧‧模穴側壁
220C‧‧‧容置空間
230‧‧‧元件
240A‧‧‧第一導通孔
250A‧‧‧第一訊號傳輸區
260‧‧‧散熱通道
265‧‧‧散熱區
270A‧‧‧第一模穴載板
Claims (42)
- 一種預注成形模穴式立體封裝模組，該預注成形模穴式立體封裝模組包含：至少一特定佈局之第一線路；與至少一封裝模穴，該至少一封裝模穴之模穴表面具有該第一線路，且該至少一封裝模穴係藉由一模穴底部與環繞該模穴底部之一模穴側壁形成一容置空間，其中，該模穴側壁係與該模穴底部之垂直軸向形成大於3°之傾斜角，且該容置空間可用以置入至少一元件以便與該第一線路電性耦合，其中上述之至少一封裝模穴包含至少一第一導通孔，以便該第一線路經該第一導通孔與外部電性耦合，其中上述之至少一封裝模穴的外部表面包含至少一個訊號傳輸區，該至少一個訊號傳輸區經由該第一導通孔之該第一線路電性耦合以傳輸內外訊號。
- 如申請專利範圍第1項所述之預注成形模穴式立體封裝模組，其中上述之模穴側壁與該模穴底部交界處係為一弧狀交界區以便於該第一線路自該模穴底部經由該弧狀交界區形成至該模穴側壁上。
- 如申請專利範圍第2項所述之預注成形模穴式立體封裝 模組，其中上述之弧狀交界區的側壁底端形成高度不一的步階，以便於不同之垂直平面上進行交錯式銲線佈局或打線製程。
- 如申請專利範圍第1項所述之預注成形模穴式立體封裝模組，其中上述之至少一個訊號傳輸區可為模組測試區。
- 如申請專利範圍第1項所述之預注成形模穴式立體封裝模組，其中上述之至少一封裝模穴包含至少一個散熱通道，以便於散熱，其中，該至少一個散熱通道可於封裝模穴之外表面外露至少一散熱區。
- 如申請專利範圍第1項所述之預注成形模穴式立體封裝模組，其中上述之至少一封裝模穴包含至少一個氣孔，以便與外界空氣交換，藉此可形成空氣型封裝模組，其中，可以材料填充阻隔該氣孔，並於組裝該封裝模穴時以填充鈍氣或加熱去濕氣，藉此可形成密封型封裝模組之用。
- 如申請專利範圍第1項所述之預注成形模穴式立體封裝模組，其中上述之具線路佈局之預注成形模穴式立體封裝模組更包含至少一第一模穴載板，該第一模穴載板之長度大於等於該至少一封裝模穴的開口寬度。
- 如申請專利範圍第7項所述之預注成形模穴式立體封裝模組，其中上述之第一模穴載板更包含至少一特定佈局之第二線路與至少一第二導通孔，該第二線路形成於該第一模穴載板之一表面上並經由該第二導通孔於該第一模穴載板之另一表面上形成至少一訊號傳輸區。
- 如申請專利範圍第1項所述之預注成形模穴式立體封裝模組，其中上述之模穴側壁具至少一步階以形成具有至少一階台之階梯狀表面於該容置空間中。
- 如申請專利範圍第9項所述之預注成形模穴式立體封裝模組，其中上述之具線路佈局之預注成形模穴式立體封裝模組更包含至少一第二模穴載板容置該階台上。
- 如申請專利範圍第10項所述之預注成形模穴式立體封裝模組，其中上述之第二模穴載板更包至少一特定佈 局之第三線路與至少一第三導通孔，該第三線路形成於該第二模穴載板之一表面上，並經由該至少一第三導通孔於該第二模穴載板之另一表面上形成電性耦合區。
- 如申請專利範圍第1項所述之預注成形模穴式立體封裝模組，其中上述之至少一封裝模穴之該容置空間可填充一低應力之液態材料以保護內部元件與銲線。
- 如申請專利範圍第1項所述之預注成形模穴式立體封裝模組，該預注成形模穴式立體封裝模組更包含U型封裝模穴、一對外觀相互對稱之對稱型封裝模穴、H型封裝模穴，其中，該預注成形模穴式立體封裝模組之封裝方式可選擇上述樣態之一或其任意組合。
- 如申請專利範圍第13項所述之預注成形模穴式立體封裝模組，其中上述之H型封裝模穴更包含相對兩開口與兩H型封裝模穴載板。
- 如申請專利範圍第13項所述預注成形模穴式立體封裝模組，其中上述之對稱型封裝模穴更包含至少一對稱型封裝模穴載板。
- 一種預注成形模穴式立體封裝模組，該預注成形模穴式立體封裝模組包含：一封裝模組，該封裝模組具有複數個封裝模穴，每個封裝模穴藉由一模穴底部與環繞該模穴底部之一模穴側壁形成一容置空間以置入至少一元件，其中，該模穴側壁係與該模穴底部之垂直軸向形成大於3°之傾斜角，且該模穴側壁與該模穴底部交界處係為一弧狀交界區以便於形成該至少一特定佈局之線路於該弧狀交界區，其中上述之封裝模組包含至少一第一導通孔，以便於該第一線路經由該第一導通孔與外部電性耦合，其中上述之封裝模組的外部表面包含至少一個訊號傳輸區，該至少一個訊號傳輸區經由該第一導通孔之該第一線路電性耦合以傳輸內外訊號；至少一特定佈局之第一線路，該第一線路形成並繞行於該模穴側壁之表面以電性耦合各封裝模穴內部之該元件；與至少一模穴載板，用以封裝每個該封裝模穴。
- 如申請專利範圍第16項所述之預注成形模穴式立體封裝模組，其中上述之弧狀交界區的側壁底端形成高度不一的步階，以便於不同之垂直平面上進行交錯式銲線佈局或打線製程。
- 如申請專利範圍第16項所述之預注成形模穴式立體封裝模組，其中上述之至少一個訊號傳輸區可為至少一封裝模組測試區。
- 如申請專利範圍第16項所述之預注成形模穴式立體封裝模組，其中上述之封裝模組包含至少一個散熱通道，以便於散熱，其中，該至少一個散熱通道可於封裝模穴之外表面外露至少一散熱區。
- 如申請專利範圍第16項所述之預注成形模穴式立體封裝模組，其中上述之封裝模組包含至少一個氣孔，以便與外界空氣交換，藉此可形成空氣型封裝模組，其中，可以材料填充阻隔該氣孔，並於組裝該封裝模組時以填充鈍氣或加熱去濕氣，藉此可形成密封型封裝模組之用。
- 如申請專利範圍第16項所述之預注成形模穴式立體封裝模組，其中上述之模穴載板更包至少一特定佈局之第二線路與至少一第二導通孔，該第二線路形成於該模穴載板之一表面上，並經由該至少一第二導通孔於該模穴載板之另一表面上形成電性耦合區。
- 如申請專利範圍第16項所述之具線路佈局之預注成形模穴式立體封裝模組，其中上述之模穴側壁具有至少一步階以形成具有至少一階台之階梯狀表面，且該至少一階台可用以承載該模穴載板。
- 如申請專利範圍第16項所述之預注成形模穴式立體封裝模組，其中上述之容置空間可填充一低應力之液態材料以保護內部元件與銲線。
- 如申請專利範圍第16項所述之預注成形模穴式立體封裝模組，其中上述之複數個模穴分別具有不同厚度之該模穴底部。
- 一種預注成形模穴式立體封裝模組，該預注成形模穴式立體封裝模組包含：一封裝模穴，該封裝模穴係藉由一模穴底部與環繞該模穴底部之一模穴側壁形成一容置空間，其中，該模穴側壁係與該模穴底部之垂直軸向形成大於3°之傾斜角，且該模穴側壁與該模穴底部交界處係為一弧狀交界區，且該模穴側壁具有複數個步階以形成具有複數個階台之階梯狀表面於該容置空間中； 複數個特定佈局之第一線路，形成於該容置空間中之該封裝模穴的表面上，且該第一線路可形成於該弧狀交界區，其中，該第一線路可與置入該容置空間之元件電性耦合；與複數個封裝載板，可分別承載於該複數個階台上，且該複數個封裝載板分別具有元件於其表面上。
- 如申請專利範圍第25項所述之預注成形模穴式立體封裝模組，其中上述之弧狀交界區的側壁底端形成高度不一的步階，以便於不同之垂直平面上進行交錯式銲線佈局或打線製程。
- 如申請專利範圍第25項所述之預注成形模穴式立體封裝模組，其中上述之封裝模穴包含複數個第一導通孔，以便該第一線路經由該第一導通孔與外部電性耦合。
- 如申請專利範圍第27項所述之預注成形模穴式立體封裝模組，其中上述之封裝模穴的外部表面包含複數個訊號傳輸區，該訊號傳輸區經由該第一導通孔之該第一線路電性耦合以傳輸內外訊號。
- 如申請專利範圍第28項所述之預注成形模穴式立體 封裝模組，其中上述之訊號傳輸區可為模組測試區。
- 如申請專利範圍第25項所述之預注成形模穴式立體封裝模組，其中上述之複數個封裝載板具有複數個第二導通孔與複數個特定佈局之第二線路，該複數個第二線路分別形成於該複數個封裝載板之表面上，並經由該複數個第二導通孔電性耦合該封裝載板之兩表面的元件。
- 如申請專利範圍第25項所述之預注成形模穴式立體封裝模組，其中上述之封裝模穴包含至少一個散熱通道，以便於散熱，其中，該至少一個散熱通道可於封裝模穴之外表面外露至少一散熱區。
- 如申請專利範圍第25項所述之預注成形模穴式立體封裝模組，其中上述之封裝模穴包含至少一個氣孔，以便與外界空氣交換，藉此可形成空氣型封裝模組，其中，可以材料填充阻隔該氣孔，並於組裝該封裝模穴時以填充鈍氣或加熱去濕氣，藉此可形成密封型封裝模組之用。
- 如申請專利範圍第25項所述之預注成形模穴式立體封裝模組，其中上述之封裝模穴之該容置空間可填充一低應力之液態材料以保護內部元件與銲線。
- 一種預注成形模穴式立體封裝模組，該預注成形模穴式立體封裝模組包含：複數個封裝模穴，每一個該封裝模穴係藉由一模穴底部與環繞該模穴底部之一模穴側壁分別形成一容置空間，其中，該模穴側壁係與該模穴底部之垂直軸向形成大於3°之傾斜角，且該模穴側壁與該模穴底部交界處係為一弧狀交界區；複數個封裝模穴更包含一第一封裝模穴、一第二封裝模穴、一第三封裝模穴與一第四封裝模穴，其中該第二封裝模穴與該第三封裝模穴之外觀係相互對稱且開口尺寸大於該第一封裝模穴之該模穴側壁以分別組成於該模穴側壁上，且該第四封裝模穴之開口口徑小於該第一封裝模穴之模穴底部以組成於該第一封裝模穴之模穴底部上，且該第一封裝模穴之該模穴側壁具有複數個步階以形成具有複數個階台之階梯狀表面於該容置空間中；複數個特定佈局之第一線路，分別形成於該容置空間中之該封裝模穴的表面上，且該第一線路可形成於該弧狀交界區，其中，該第一線路可與置入該容置空間之元件電性耦合；與複數個封裝載板，可分別承載於該複數個階台上，且該複數個封裝載板分別具有元件於其表面上。
- 如申請專利範圍第34項所述之預注成形模穴式立體封裝模組，其中上述之弧狀交界區的側壁底端形成高度不一的步階，以便於不同之垂直平面上進行交錯式銲線佈局或打線製程。
- 如申請專利範圍第34項所述之預注成形模穴式立體封裝模組，其中上述之複數個封裝模穴包含複數個第一導通孔，以便於該第一線路經由該第一導通孔與外部電性耦合。
- 如申請專利範圍第36項所述之預注成形模穴式立體封裝模組，其中上述之複數個封裝模穴的外部表面包含複數個訊號傳輸區，該複數個訊號傳輸區經由該第一導通孔之該第一線路電性耦合以傳輸內外訊號。
- 如申請專利範圍第37項所述之預注成形模穴式立體封裝模組，其中上述之複數個訊號傳輸區為模組測試區。
- 如申請專利範圍第34項所述之預注成形模穴式立體封裝模組，其中上述之複數個封裝載板具有複數個第二導通孔與複數個特定佈局之第二線路，該複數個第二線 路分別形成於該複數個封裝載板之表面上，並經由該複數個第二導通孔電性耦合該封裝載板之兩表面的元件。
- 如申請專利範圍第34項所述之預注成形模穴式立體封裝模組，其中上述之封裝模穴包含至少一個散熱通道，以便於散熱，其中，該至少一個散熱通道可於封裝模穴之外表面外露至少一散熱區。
- 如申請專利範圍第34項所述之預注成形模穴式立體封裝模組，其中上述之封裝模穴包含至少一個氣孔，以便與外界空氣交換，藉此可形成空氣型封裝模組，其中，可以材料填充阻隔該氣孔，並於組裝該封裝模穴時以填充鈍氣或加熱去濕氣，藉此可形成密封型封裝模組之用。
- 如申請專利範圍第34項所述之預注成形模穴式立體封裝模組，其中上述之封裝模穴之該容置空間可填充一低應力之液態材料以保護內部元件與銲線。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101120248A TWI501373B (zh) | 2012-06-06 | 2012-06-06 | 具線路佈局之預注成形模穴式立體封裝模組 |
| US13/542,782 US20130329374A1 (en) | 2012-06-06 | 2012-07-06 | Pre-molded Cavity 3D Packaging Module with Layout |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101120248A TWI501373B (zh) | 2012-06-06 | 2012-06-06 | 具線路佈局之預注成形模穴式立體封裝模組 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201351598A TW201351598A (zh) | 2013-12-16 |
| TWI501373B true TWI501373B (zh) | 2015-09-21 |
Family
ID=49715149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101120248A TWI501373B (zh) | 2012-06-06 | 2012-06-06 | 具線路佈局之預注成形模穴式立體封裝模組 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130329374A1 (zh) |
| TW (1) | TWI501373B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887263B (zh) * | 2012-12-21 | 2016-12-28 | 碁鼎科技秦皇岛有限公司 | 封装结构及其制作方法 |
| TWI478479B (zh) * | 2013-01-17 | 2015-03-21 | Delta Electronics Inc | 整合功率模組封裝結構 |
| US9064869B2 (en) | 2013-08-23 | 2015-06-23 | Infineon Technologies Ag | Semiconductor module and a method for fabrication thereof by extended embedding technologies |
| US9681558B2 (en) | 2014-08-12 | 2017-06-13 | Infineon Technologies Ag | Module with integrated power electronic circuitry and logic circuitry |
| US10211158B2 (en) | 2014-10-31 | 2019-02-19 | Infineon Technologies Ag | Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module |
| CN105234565B (zh) * | 2015-09-14 | 2017-05-17 | 维沃移动通信有限公司 | 电子设备外壳的孔加工方法及电子设备 |
| WO2017105498A1 (en) * | 2015-12-18 | 2017-06-22 | Intel IP Corporation | Interposer with conductive routing exposed on sidewalls |
| US10871906B2 (en) * | 2018-09-28 | 2020-12-22 | Intel Corporation | Periphery shoreline augmentation for integrated circuits |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM298227U (en) * | 2006-01-23 | 2006-09-21 | Trison Technology Corp | Structure of submerged-type chip |
| TW200723493A (en) * | 2005-09-08 | 2007-06-16 | Sharp Kk | Electronic circuit module and manufacturing method thereof |
| TW200802922A (en) * | 2004-11-19 | 2008-01-01 | Fujikura Ltd | Substrate for mounting light emitting element and manufacturing method thereof, light emitting element module and manufacturing method thereof, display apparatus, illumination apparatus, and traffic signal device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045820A (en) * | 1989-09-27 | 1991-09-03 | Motorola, Inc. | Three-dimensional microwave circuit carrier and integral waveguide coupler |
| JP2541487B2 (ja) * | 1993-11-29 | 1996-10-09 | 日本電気株式会社 | 半導体装置パッケ―ジ |
-
2012
- 2012-06-06 TW TW101120248A patent/TWI501373B/zh not_active IP Right Cessation
- 2012-07-06 US US13/542,782 patent/US20130329374A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200802922A (en) * | 2004-11-19 | 2008-01-01 | Fujikura Ltd | Substrate for mounting light emitting element and manufacturing method thereof, light emitting element module and manufacturing method thereof, display apparatus, illumination apparatus, and traffic signal device |
| TW200723493A (en) * | 2005-09-08 | 2007-06-16 | Sharp Kk | Electronic circuit module and manufacturing method thereof |
| TWM298227U (en) * | 2006-01-23 | 2006-09-21 | Trison Technology Corp | Structure of submerged-type chip |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201351598A (zh) | 2013-12-16 |
| US20130329374A1 (en) | 2013-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI501373B (zh) | 具線路佈局之預注成形模穴式立體封裝模組 | |
| KR101019793B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI393228B (zh) | 覆晶及焊線封裝半導體 | |
| JP5346578B2 (ja) | 半導体アセンブリおよびその作製方法 | |
| JP5522561B2 (ja) | マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法 | |
| TWI433293B (zh) | 藉由使用內部堆疊模組的可堆疊封裝 | |
| US7309913B2 (en) | Stacked semiconductor packages | |
| KR20070088258A (ko) | 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈 | |
| JP2008147628A (ja) | 多層半導体パッケージ | |
| KR20140027998A (ko) | 플립-칩, 페이스-업 및 페이스-다운 센터본드 메모리 와이어본드 어셈블리 | |
| JP2005045251A (ja) | スタック半導体チップｂｇａパッケージ及びその製造方法 | |
| KR20070088177A (ko) | 반도체 패키지 및 그 제조 방법 | |
| WO2005071743A1 (ja) | 半導体パッケージ及び半導体装置 | |
| KR20090039411A (ko) | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 | |
| US20080211078A1 (en) | Semiconductor packages and method of manufacturing the same | |
| JP2007243196A (ja) | 複数のチップ構成を有する集積デバイス及びその製造方法 | |
| TWI416700B (zh) | 晶片堆疊封裝結構及其製造方法 | |
| US7217995B2 (en) | Apparatus for stacking electrical components using insulated and interconnecting via | |
| KR101620347B1 (ko) | 패시브 소자들이 실장된 반도체 패키지 | |
| KR100855887B1 (ko) | 스택형 반도체 패키지 및 그 스택 방법 | |
| JP2001077294A (ja) | 半導体装置 | |
| WO2013181768A1 (zh) | 具有线路布局的预注成形模穴式立体封装模块 | |
| CN115274568A (zh) | 一种射频前端三维集成结构 | |
| KR20080067891A (ko) | 멀티 칩 패키지 | |
| KR101141707B1 (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |