CN101271888A - 集成电路封装件及其制造方法 - Google Patents

集成电路封装件及其制造方法 Download PDF

Info

Publication number
CN101271888A
CN101271888A CN200810095896.0A CN200810095896A CN101271888A CN 101271888 A CN101271888 A CN 101271888A CN 200810095896 A CN200810095896 A CN 200810095896A CN 101271888 A CN101271888 A CN 101271888A
Authority
CN
China
Prior art keywords
those
tube core
connection pads
metallic plate
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810095896.0A
Other languages
English (en)
Inventor
庄耀凯
刘千
钟智明
刘昭成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200810095896.0A priority Critical patent/CN101271888A/zh
Publication of CN101271888A publication Critical patent/CN101271888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种集成电路封装件及其制造方法。封装件包括管芯座、数个第一与第二接垫、第一管芯、第二管芯及模块。接垫是邻近于管芯座的至少一侧，并分成两列地沿着管芯座的侧边排列。第一接垫位于内侧，第二接垫位于外侧。管芯座、第一接垫与第二接垫为互相电性隔离。第一管芯固定于管芯座上，并以打线电性连接至第一接垫。第二管芯固定于第一管芯上，并以打线电性连接至第二接垫。模块覆盖住第二管芯、第一管芯、管芯座、第一接垫与第二接垫，且模块下表面是外露出管芯座底部、第一接垫底部及第二接垫底部。

Description

集成电路封装件及其制造方法
技术领域
本发明是有关于一种集成电路封装件及其制造方法，且特别是有关于一种具堆栈管芯的结构的集成电路封装件及其制造方法。
背景技术
现今，电子产品的开发设计有着重于轻薄短小、多功能与高速度的趋势。因此，在电子封装产业积极的投入与研发后，各种型式的封装技术与产品相继问世。电子封装产业除了以支持电子产品的开发需求为使命之外，如何不断地提高各式封装产品的输入/输出(I/O)的密集度、降低生产成本、增加生产效率，来使产品更具有优势与竞争力，实乃其所致力的目标之一。
在各种型式的封装技术与产品中，近年来四侧无引脚扁平(QFN)封装技术已成为开发与应用的重心之一。QFN封装采用微型引线框架(microlead-frame)，其具有与芯片尺寸封装(chip size package，CSP)相似的优点，就是不必从四侧引出接脚，可以节省大量的空间。但QFN封装产品，是可以不使用锡球作为接脚，而能直接地使用底部外露的接垫(contact pad)来作为接脚。
此外，QFN封装产品具备优越的散热性与电性特性。在散热性方面，由于QFN封装产品的底部更可以部分地外露出管芯座(die pad)，故可以提供更多的散热路径。在电性特性方面，QFN封装产品的接垫导电路径较短，自感系数及内部布线电阻较低，且寄生电感和电容较小。因此，QFN封装技术与产品能在近年来的应用快速地增长。
发明内容
本发明是有关于一种集成电路封装件，除了具备优越的散热性与电性特性之外，更兼具堆栈管芯的结构，使封装件电性结构具有更多的功能，且不浪费空间。此外，在制造方法上，是在模块形成后，才以蚀刻金属板的下表面的方式，形成互相电性隔离的管芯座与接垫，使得生产制程更为简便，而具有低成本、易制造的优点。
本发明提出一种集成电路封装件，其包括一管芯座、数个第一接垫、数个第二接垫、一第一管芯、一第二管芯及一模块。第一接垫与第二接垫是邻近于管芯座的至少一侧，并分成两列地沿着管芯座的至少一侧排列。第一接垫位于内侧，第二接垫位于外侧。管芯座、第一接垫与第二接垫为互相电性隔离。第一管芯固定于管芯座上，并以打线的方式电性连接至第一接垫。第二管芯固定于第一管芯上，并以打线的方式电性连接至第二接垫。模块覆盖住第二管芯、第一管芯、管芯座、第一接垫与第二接垫，并且模块的下表面是外露出管芯座的底部、第一接垫的底部及第二接垫的底部。
本发明更提出一种集成电路封装件的制造方法，其包括下列步骤。首先，图案化一金属板的一上表面，以于上表面定义出一第一区域、数个第二区域及数个第三区域。此些第二区域与此些第三区域是邻近于第一区域的至少一侧，并且分成两列地沿着第一区域的至少一侧排列。第二区域位于内侧，第三区域位于外侧。接着，固定一第一管芯于第一区域的金属板上。然后，固定一第二管芯于第一管芯上。接着，以打线的方式，将第一管芯电性连接至第二区域的金属板。然后，以打线的方式，将第二管芯电性连接至第三区域的金属板。接着，形成一模块于上表面，以覆盖住第二管芯、第一管芯及金属板的上表面。之后，蚀刻至少部分的金属板的一下表面，以使金属板于第一区域、此些第二区域及此些第三区域分别形成互相电性隔离的一管芯座、数个第一接垫与数个第二接垫。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示依照本发明第一实施例的集成电路封装件的仰视图。
图2绘示依照本发明第一实施例的集成电路封装件的侧视图。
图3绘示依照本发明第二实施例的集成电路封装件的侧视图。
图4A～4E分别绘示一种制造第一实施例的集成电路封装件的示意图。
图5A～5F分别绘示另一种制造第一实施例的集成电路封装件的示意图。
图6A～6F分别绘示一种制造第二实施例的集成电路封装件的示意图。
主要组件符号说明
100、200：封装件
110、210：管芯座
120、220：第一接垫
130、230：第二接垫
140、240：第一管芯
150、250：第二管芯
160、260：模块
160a、260a：模块下表面
270：锡球
400：金属板
400a：金属板上表面
400b：金属板下表面
d1、d2：厚度
r1、r2、r3：区域
具体实施方式
本发明提出一种集成电路封装件，其具有堆栈管芯的结构，可以使封装产品更具多功能性。此封装件至少包括一第一管芯与数个电性连接至第一管芯的第一接垫、以及一第二管芯与数个电性连接至第二管芯的第二接垫。第一管芯是固定于一管芯座上，第二管芯是固定于第一管芯上。第一接垫与第二接垫是邻近于管芯座的至少一侧，并分成两列地沿着管芯座的至少一侧排列。第一接垫位于内侧，第二接垫位于外侧。
在以下第一及第二实施例中，集成电路封装件是藉由一种以背向蚀刻形成的封装结构为例做说明。然而，实施例中所提出的结构仅为举例说明之用，并非对本发明欲保护的范围做限缩。而且，于实际运用时，封装结构可依照应用条件的需要而作适度的调整。再者，任何适用于本发明技术内容的封装结构，应属于本发明所欲保护的范围。另外，实施例中的图标是省略不必要的组件，以清楚显示本发明的技术特点。
<第一实施例>
请参照图1及图2，图1绘示依照本发明第一实施例的集成电路封装件的仰视图，图2绘示依照本发明第一实施例的集成电路封装件的侧视图。封装件100包括一管芯座110、数个第一接垫120、数个第二接垫130、一第一管芯140、一第二管芯150及一模块160。
在本实施例中，第一接垫120与第二接垫130是环绕管芯座110。第一接垫120与第二接垫130是分成两列地沿着管芯座110的侧边排列。内侧列为第一接垫120，外侧列为第二接垫130。管芯座110、第一接垫120与第二接垫130为互相电性隔离。第一管芯140是固定于管芯座110上，并以打线(wire-bonding)的方式电性连接至第一接垫120。第二管芯150是固定于第一管芯140上，并以打线的方式电性连接至第二接垫130。模块160是覆盖住第二管芯150、第一管芯140、管芯座110、第一接垫120与第二接垫130。且，管芯座110的底部、第一接垫120的底部及第二接垫130的底部是突出于模块160的下表面160a，以作为封装件接脚。另外，在设计上，较佳地是以第二接垫130的一外侧边不与模块160的侧壁切齐，使得第二接垫130内缩在模块160的侧壁所包围的区域。
<第二实施例>
第二实施例是与第一实施例相似，而两者相异处在于封装件接脚的设计。在第二实施例中，是在各接垫的底部增设锡球，来作为封装件接脚。请参照图3，其绘示依照本发明第二实施例的集成电路封装件的侧视图。第二实施例的模块260同样地是覆盖住第二管芯250、第一管芯240、管芯座210、第一接垫220与第二接垫230。但，管芯座210的底部、第一接垫220的底部及第二接垫230的底部是实质上切齐模块260的下表面260a。并且，封装件200更包括数个锡球270。此些锡球270是设置于第一接垫220的底部与第二接垫230的底部，以作为封装件的接脚。
<制造方法>
以下是提供集成电路封装件的制造方法。然而，以下所提供的步骤仅供熟悉本技术领域者据以实施的参考，并非对本发明欲保护的范围做限缩。再者，于实际应用时，其中制程参数与步骤细节应依照应用条件的需要而作适度的调整。
请参照图4A至图4E，其分别绘示一种制造第一实施例的集成电路封装件的示意图。此制造方法例如包括下列步骤。
首先，如图4A所示，图案化一金属板400的一上表面400a，以于上表面400a定义出一第一区域r1、数个第二区域r2及数个第三区域r3，第二区域r2与第三区域r3是邻近于第一区域r1的至少一侧，第二区域r2与第三区域r3并且分成两列地沿着第一区域r1的侧边排列。第二区域r2是为内侧列，第三区域r3是为外侧列。在此步骤中，是依照一第一图案来蚀刻金属板400，以使得图案化后的金属板400于第一区域r1、第二区域r2及第三区域r3的厚度是大于金属板400的其余部位的厚度。
然后，如图4B所示，固定一第一管芯140于第一区域r1的金属板400上。固定一第二管芯150于第一管芯140上。在固定第一管芯与第二管芯的步骤中，通常是以一环氧树脂黏着第一管芯140于第一区域r1的金属板400上、以及黏着第二管芯150于第一管芯140上。于固定第一管芯140与第二管芯150之后，接着固化此环氧树脂。
然后，如图4C所示，以打线的方式，将第一管芯140电性连接至第二区域r2的金属板400。以打线的方式，将第二管芯150电性连接至第三区域r3的金属板400。
之后，如图4D所示，形成一模块160于上表面400a，以覆盖住第二管芯150、第一管芯140及金属板400的上表面400a。在此步骤中，通常是以一胶体形成模块160。之后，则接着固化此胶体。
再来，如图4E所示，蚀刻至少部分的金属板400的一下表面400a，以使金属板400于第一区域r1、数个第二区域r2及数个第三区域r3分别形成互相电性隔离的管芯座110、数个第一接垫120与数个第二接垫130。在此步骤中，例如是使用一微影制程对金属板400的下表面400a进行蚀刻。
最后，切单(saw)金属板400，以形成至少一个集成电路封装件100。
此外，根据第一实施例的集成电路封装件100的结构，也可以使用其它制造方法来制造。以下举另一种制造第一实施例的集成电路封装件100的方法为例作说明。请参照图5A至图5F，其分别绘示另一种制造第一实施例的集成电路封装件的示意图。此制造方法例如包括下列步骤。
首先，如图5A所示，图案化金属板400的上表面400a。此步骤是与图4A的步骤类似，故不再赘述。
接着，如图5B所示，图案化金属板400的下表面400b。在此步骤中，是依照一第二图案来蚀刻金属板400的下表面400b。此第二图案是与前述的第一图案实质上相同，使得金属板400的下表面400b与上表面400a是呈一镜像对称的结构，而金属板400于第一区域r1、第二区域r2及第三区域r3具有一第一厚度d1，金属板400于其余区域具有一第二厚度d2。
接着，如图5C至图5E所示，包括固定第一管芯120与第二管芯130的步骤、打线连接的步骤、以及形成模块160的步骤。此些步骤是与图4B至图4D的步骤类似，故不再赘述。
然后，如图5F所示，自金属板400的下表面400b，蚀刻去除金属板400其余部位(至少蚀刻去除第二厚度d2)，以部分地外露出模块160的下表面160b，来形成互相电性隔离的管芯座110、第一接垫120与第二接垫130。
最后，切单形成至少一个集成电路封装件100。
以下提供一种制造第二实施例的集成电路封装件200的方法。请参照图6A图至图6F图，其分别绘示一种制造第二实施例的集成电路封装件的示意图。此制造方法例如包括下列步骤。
首先，如图6A至图6D所示，包括图案化金属板400的上表面400a的步骤、打线连接的步骤、以及形成模块160的步骤。此些步骤是与图4A至图4D的步骤类似，故不再赘述。
接着，如图6E所示，蚀刻去除金属板400的下表面400a，以形成互相电性隔离的管芯座210、数个第一接垫220与数个第二接垫230。且，管芯座210的底部、第一接垫220的底部及第二接垫230的底部是实质上切齐模块260的下表面260a。
然后，如图6F所示，形成数个锡球270于第一接垫220的底部与第二接垫230的底部。
最后，切单形成至少一个集成电路封装件100。
综合上述各制造方法，均是在模块形成后，才以蚀刻金属板的下表面的方式，形成互相电性隔离的管芯座、第一接垫、第二接垫。如此，使得生产制程更为简便，可具有低成本、易制造的优点。
除此之外，关于其它制造方法的实例说明，请见由McLellan等人所有的美国专利案第6,498,099号的r Leadless plastic chip carrier with etchback pad singulation」一案。本发明可使用类似于此专利案的制程来完成本发明的封装件。
本发明上述实施例所揭露的集成电路封装件，除了具备优越的散热性与电性特性之外，更兼具堆栈管芯的结构，使封装件电性结构具有更多的输入输出焊垫，而可提供更多的功能，且不浪费空间。此外，在制造方法上，是在模块形成后，才以蚀刻金属板的下表面的方式，形成互相电性隔离的管芯座、第一接垫、第二接垫，使得生产制程更为简便，而具有低成本、易制造的优点。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求所界定者为准。

Claims (14)

1.一种集成电路封装件，包括：
管芯座；
数个第一接垫与数个第二接垫，是邻近于该管芯座的至少一侧，该些第一接垫与该些第二接垫是分成两列地沿着该管芯座的该至少一侧排列，该些第一接垫位于内侧，该些第二接垫位于外侧，该管芯座、各该些第一接垫与各该些第二接垫为互相电性隔离；
第一管芯，固定于该管芯座上，并以打线的方式电性连接至该些第一接垫；
第二管芯，固定于该第一管芯上，并以打线的方式电性连接至该些第二接垫；以及
模块(molding compound)，覆盖住该第二管芯、该第一管芯、该管芯座、该些第一接垫与该些第二接垫，该模块的下表面是外露出该管芯座的底部、该些第一接垫的底部及该些第二接垫的底部。
2.如权利要求1所述的集成电路封装件，其中该管芯座的底部、该些第一接垫的底部及该些第二接垫的底部是突出于该模块的下表面，且各该些第二接垫的一侧边是与该模块的侧壁不切齐。
3.如权利要求1所述的集成电路封装件，其中该管芯座的底部、该些第一接垫的底部及该些第二接垫的底部是实质上切齐该模块的下表面。
4.如权利要求3所述的集成电路封装件，更包括数个锡球，该些锡球是设置于该些第一接垫的底部与该些第二接垫的底部。
5.如权利要求1所述的集成电路封装件，其中该些第一接垫与该些第二接垫是环绕该管芯座。
6.一种集成电路封装件的制造方法，包括：
(a)图案化金属板的上表面，以于该上表面定义出第一区域、数个第二区域及数个第三区域，该些第二区域与该些第三区域是邻近于该第一区域的至少一侧，该些第二区域与该些第三区域是分成两列地沿着该第一区域的该至少一侧排列，该些第二区域位于内侧，该些第三区域位于外侧；
(b)固定第一管芯于该第一区域的该金属板上；
(c)固定第二管芯于该第一管芯上；
(d)以打线的方式，将该第一管芯电性连接至该些第二区域的该金属板；
(e)以打线的方式，将该第二管芯电性连接至该些第三区域的该金属板；
(f)形成一模块于该上表面，以覆盖住该第二管芯、该第一管芯及该上表面；以及
(g)蚀刻至少部分的该金属板的一下表面，以使该金属板于该第一区域、该些第二区域及该些第三区域分别形成互相电性隔离的一管芯座、数个第一接垫与数个第二接垫。
7.如权利要求6所述的制造方法，其中在该步骤(g)后，该制造方法更包括形成数个锡球于该些第一接垫的底部与该些第二接垫的底部的步骤。
8.如权利要求6所述的制造方法，其中在该步骤(a)中，是依照一第一图案来蚀刻该金属板，以使得图案化后的该金属板于该第一区域、该些第二区域及该些第三区域的厚度是大于该金属板的其余部位的厚度。
9.如权利要求8所述的制造方法，更包括图案化该金属板的该下表面。
10.如权利要求9所述的制造方法，其中在图案化该金属板的该下表面的步骤中，是依照第二图案来蚀刻该金属板的该下表面，该第二图案是与该第一图案实质上相同，使得该金属板的该下表面与该上表面是呈一镜像对称的结构，而该金属板于该第一区域、该些第二区域及该些第三区域具有第一厚度，该金属板于其它区域具有第二厚度，该第一厚度大于该第二厚度。
11.如权利要求10所述的制造方法，其中在该步骤(g)中，是去除该金属板其余部位，以部分地外露出该模块的下表面，使得该金属板于该第一区域、该些第二区域及该些第三区域分别形成互相电性隔离的该管芯座、该些第一接垫与该些第二接垫。
12.如权利要求6所述的制造方法，其中在该步骤(b)及该步骤(c)中，是以一环氧树脂黏着该第一管芯于该第一区域的该金属板上、以及黏着该第二管芯于该第一管芯上，在该步骤(b)及该步骤(c)后，该制造方法更包括固化该环氧树脂。
13.如权利要求6所述的制造方法，其中在该步骤(f)中，是以一胶体形成该模块，该制造方法更包括固化该胶体。
14.如权利要求6所述的制造方法，其中在该步骤(g)后，该制造方法更包括：
切单(saw)该金属板，以形成至少一个集成电路封装件。
CN200810095896.0A 2008-05-08 2008-05-08 集成电路封装件及其制造方法 Pending CN101271888A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810095896.0A CN101271888A (zh) 2008-05-08 2008-05-08 集成电路封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810095896.0A CN101271888A (zh) 2008-05-08 2008-05-08 集成电路封装件及其制造方法

Publications (1)

Publication Number Publication Date
CN101271888A true CN101271888A (zh) 2008-09-24

Family

ID=40005708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810095896.0A Pending CN101271888A (zh) 2008-05-08 2008-05-08 集成电路封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN101271888A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044452A (zh) * 2009-10-16 2011-05-04 史特斯晶片封装公司 层迭封装堆栈式集成电路封装系统及其制造方法
CN102290393A (zh) * 2010-06-18 2011-12-21 星科金朋有限公司 具有导线架的集成电路封装系统及其制造方法
CN104016296A (zh) * 2014-06-14 2014-09-03 山东华芯半导体有限公司 一种封装结构和该封装结构的封装方法
CN110690127A (zh) * 2014-03-14 2020-01-14 台湾积体电路制造股份有限公司 封装的半导体器件及其封装方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044452A (zh) * 2009-10-16 2011-05-04 史特斯晶片封装公司 层迭封装堆栈式集成电路封装系统及其制造方法
CN102044452B (zh) * 2009-10-16 2015-07-01 星科金朋有限公司 层迭封装堆栈式集成电路封装系统及其制造方法
CN102290393A (zh) * 2010-06-18 2011-12-21 星科金朋有限公司 具有导线架的集成电路封装系统及其制造方法
CN102290393B (zh) * 2010-06-18 2016-01-13 星科金朋有限公司 具有导线架的集成电路封装系统及其制造方法
CN110690127A (zh) * 2014-03-14 2020-01-14 台湾积体电路制造股份有限公司 封装的半导体器件及其封装方法
CN110690127B (zh) * 2014-03-14 2022-11-18 台湾积体电路制造股份有限公司 封装的半导体器件及其封装方法
CN104016296A (zh) * 2014-06-14 2014-09-03 山东华芯半导体有限公司 一种封装结构和该封装结构的封装方法
CN104016296B (zh) * 2014-06-14 2016-04-06 山东华芯半导体有限公司 一种封装结构和该封装结构的封装方法

Similar Documents

Publication Publication Date Title
US7834435B2 (en) Leadframe with extended pad segments between leads and die pad, and leadframe package using the same
US7042071B2 (en) Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US20020180023A1 (en) Structure of a multi chip module having stacked chips
US20050104194A1 (en) Chip package structure and manufacturing method thereof
US20090127682A1 (en) Chip package structure and method of fabricating the same
US7489044B2 (en) Semiconductor package and fabrication method thereof
US20070296069A1 (en) Semiconductor apparatus with decoupling capacitor
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US20070164403A1 (en) Semiconductor package structure and fabrication method thereof
TWI490999B (zh) 用於積體電路封裝的設備
US20080105962A1 (en) Chip package
US8105876B2 (en) Leadframe for leadless package, structure and manufacturing method using the same
US20080164605A1 (en) Multi-chip package
US8105881B2 (en) Method of fabricating chip package structure
CN101350318B (zh) 电子封装及电子装置
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
US7719845B1 (en) Chamfered memory card module and method of making same
CN101271888A (zh) 集成电路封装件及其制造方法
US20090267210A1 (en) Integrated circuit package and manufacturing method thereof
US8283757B2 (en) Quad flat package with exposed common electrode bars
EP3067928B1 (en) Semiconductor package assembly with passive device
US7446400B2 (en) Chip package structure and fabricating method thereof
US20080185698A1 (en) Semiconductor package structure and carrier structure
EP1944802B1 (en) Semiconductor package product
CN106328620B (zh) 集成电路封装体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080924