TWI490999B - 用於積體電路封裝的設備 - Google Patents

用於積體電路封裝的設備 Download PDF

Info

Publication number
TWI490999B
TWI490999B TW100123242A TW100123242A TWI490999B TW I490999 B TWI490999 B TW I490999B TW 100123242 A TW100123242 A TW 100123242A TW 100123242 A TW100123242 A TW 100123242A TW I490999 B TWI490999 B TW I490999B
Authority
TW
Taiwan
Prior art keywords
package
exposed
length
leads
die
Prior art date
Application number
TW100123242A
Other languages
English (en)
Other versions
TW201218341A (en
Inventor
Ying Zhao
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of TW201218341A publication Critical patent/TW201218341A/zh
Application granted granted Critical
Publication of TWI490999B publication Critical patent/TWI490999B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

用於積體電路封裝的設備
本發明的實施例是關於電子裝置，且尤其指積體電路封裝。
半導體產業已經開發種種的積體電路(IC)，其具有不同的封裝要求。對於特定半導體裝置來選取封裝型式時所考量的封裝屬性包括而不限於：尺寸、引線總數、功率與散熱、現場操作條件、以及成本。
IC封裝經常被設計為使用在IC封裝與基板上的接觸墊之間的焊接點而被附接到印刷電路板(PCB)或用於較大裝置的類似介面。此類的焊接點可能會在操作及/或處理期間遭受種種的熱應力及/或機械應力。此類應力可能縮短在封裝內的IC壽命，且最後縮短其包括該IC的電子裝置的壽命。因此，需要提供可有效抵抗此類應力的IC封裝設計。
在一個實施例中，一種晶粒封裝包括：囊封件，其具有頂表面與底表面。該底表面面向為離開頂表面，且具有複數個邊。該種封裝更包括：晶粒，其被嵌入在囊封件中；及，引線架，其包括複數條引線。該等引線中的各者包括透過囊封件底表面的該等邊中的一者而暴露的暴露部分。該暴露部分具有某個長度。沿著囊封件底表面的該等邊中的一者而定位的暴露部分中的至少一者具有長度為不同於沿著該邊的其他暴露部分的長度。
在另一個實施例中，一種電子裝置包括：印刷電路板(PCB)，其包含在其上所形成的導電盤面(land)；及，晶片封裝，其包含：囊封件，其具有頂表面與底表面，該底表面面向為離開頂表面且具有複數個邊；晶粒，其被嵌入在囊封件中；及，引線架，其包含複數條引線，該等引線中的各者包括透過囊封件底表面的該等邊中的一者而暴露的暴露部分，該暴露部分具有某個長度。沿著囊封件底表面的該等邊中的一者而定位的暴露部分中的至少一者具有長度為不同於沿著該邊的其他暴露部分的長度。該種裝置更包括：焊接點，其接觸且被置入在該等盤面與引線的暴露部分之間。
在又另一個實施例中，一種用於晶粒封裝的引線架包括：複數條引線，其各者具有第一端與第二端，其中該複數條引線的第一端為彼此對準。該等引線中的各者包括從引線的第一端延伸的第一部分、以及從第一部分的部分者延伸到引線的第二端的第二部分，第一部分具有第一厚度，第二部分具有比第一厚度為薄的第二厚度。該等引線的第一部分中的至少一者具有長度為不同於其他引線的第一部分的長度。
某些實施例的以下詳細說明提出本發明的特定實施例的種種說明。然而，本發明可用申請專利範圍所界定以及涵蓋的多種不同方式來實現。在此說明，參考圖式，其中相似的參考符號指的是相同的元件或功能類似的元件。
四面扁平無引線(QFN)封裝的概論
積體電路(IC)封裝是設計來保護IC(亦習稱為“晶粒”或“晶片”)並且利於電性連接到較大的電子裝置。IC封裝典型包括囊封物、嵌入在囊封物中的晶粒、及具有引線的基板，諸如：至少部分為嵌入在囊封物中的引線架。引線架可包括晶粒被附接到其的晶粒晶座、及作為用於外部電性連接到外部電路之機構的引線。晶粒是藉由透過線接合的接線或藉由膠帶自動接合而連接到引線。
四面扁平無引線(Quad Flat No Leads，QFN)封裝相當小，典型為矩形的表面安裝塑膠封裝。QFN封裝典型包括平面的引線架，其具有引線為典型與在封裝底部的囊封物同高。引線可不具有任何突出部(經鋸開-單一化)或具有從封裝側邊的極小突出部(經打孔)。因此，QFN封裝經常被稱為“無引線(leadless)”，因為引線成為在封裝表面的接點而非為突出部。
QFN封裝因此包括環繞QFN封裝底部周邊的引線的接點或暴露部分(或者是稱為“外部引線”)，其作為例如經由印刷電路板(PCB)對外部裝置的電性連接點。因為QFN實質為不具有從其側邊突出的任何引線，且具有較短的接合線長度，故呈現比其具有突出引線的封裝為較少的電感，且因此提供較高的電性性能。QFN封裝亦可稱為“微引線架封裝”。
QFN封裝可藉由將晶片陣列個別或集體囊封件在引線架上、且接著將經囊封件後的晶片打孔或鋸切以進行單一化而形成。倒轉QFN封裝可在相對於引線的封裝側上包括暴露的熱晶座(或熱墊)來改善自封裝的散熱。
參考圖1，其顯示具有晶座朝下組態的習用QFN封裝的一個實例。圖示的QFN封裝100包括：囊封件110、晶粒120、接合線125、黏著劑130、熱晶座140a、及引線架150。術語“熱晶座(paddle)”亦可稱為熱墊(pad)、熱晶座或熱墊。封裝100經顯示為使用焊接點160、162而附接到印刷電路板(PCB) 180。
囊封件110適用以將晶粒120、接合線125、及黏著劑130囊封件而使熱晶座140a及引線架150的部分者暴露。囊封件110可由例如諸如環氧物的模製化合物所形成。
晶粒120(或積體電路或晶片)經常在半導體(例如：矽)基板上形成。晶粒120可包括具有任何功能性的一或多個積體電路(IC)。晶粒120中的IC是例如藉由接合線125而電性耦接到引線架150。接合線125可由例如鋁、銅、金、或前述材料中的一或多者的合金所形成。晶粒120是使用黏著劑130而實際附接到熱晶座140a的頂部。黏著劑130可為導熱材料，其可有效將來自晶粒120的熱量轉移到熱晶座140a。
熱晶座140a支撐晶粒120且還可適用以將來自晶粒120的熱量耗散到QFN封裝100的外面。熱晶座140a可由具有高導熱性的材料所形成，例如：金屬。在具有晶座朝下組態的圖示QFN封裝100之中，熱晶座140a的底部是透過封裝100的底部而暴露，雖然一些封裝配置容許薄層的囊封件為跨於晶座的底部。當暴露時，如圖所示，熱晶座140a的底部可使用焊接點162而附接到PCB 180。
引線架150提供在晶粒120的電路與PCB 180之間的電性連接。引線架150可包括複數條單獨的引線，其部分者是透過封裝100底部的周邊而暴露。引線的暴露部分是使用焊接點160而附接到PCB 180的接觸墊。
參考圖2A，具有晶座朝上組態的習用QFN封裝的另一個實例將在下文作描述。具有晶座朝上組態的QFN封裝亦可稱為“倒轉QFN封裝”。
圖示的QFN封裝200包括：囊封件110、晶粒120、接合線125、黏著劑130、熱晶座140b、及引線架150。囊封件110、晶粒120、接合線125、黏著劑130、及引線架150的細節可如同關於圖1的封裝100的彼等者之上文所述。
相對於圖1的熱晶座140a，圖2A的熱晶座140b被定位在晶粒120的上方。熱晶座140b的頂表面是透過封裝200的頂表面而暴露，且為構成以接觸用於散熱的散熱座或冷板190。熱晶座140b的底部是使用黏著劑130而附接到晶粒120。熱晶座140b的其他細節可如同關連於圖1的熱晶座140a之上文所述。
具有熱晶座140b為透過囊封件110的頂表面而暴露的封裝200的俯視平面圖是顯示在圖2B。如在圖2B所示，圖示的封裝200的角隅是經去角。然而，在其他實施例中，封裝200可包括未經去角的角隅。
參考圖2C，封裝200的引線的組態將在下文作描述。圖2C是具有晶座朝上組態的封裝200的仰視平面圖。因此，封裝200的底部具有引線的暴露部分152，而非熱晶座。暴露部分152是沿著封裝200的底部的四邊而對準，在圖示的實施例中為沿著所有四側。暴露部分152實質為彼此平行而延伸，且實質為垂直於自其延伸的封裝200的邊。暴露部分152中的各者具有其定義為縱向尺寸的長度L。長度L實質為垂直於其最接近的封裝的邊而延伸。
如在圖2C所示，沿著四邊的所有暴露部分152具有彼此為實質相同的長度。此組態已被採用於QFN的某種標準設計，諸如：聯合電子裝置工程協會(Joint Electron Devices Engineering Council，JEDEC)標準。按照JEDEC標準，QFN封裝中的所有引線具有約0.4 mm到約0.5 mm的相同長度的暴露部分。
在圖1與2A所示的QFN封裝中，焊接點160、162可能會遭受機械應力及/或熱應力，其可能會引起在接點160、162中的裂縫。再者，圖2A之具有晶座朝上組態的QFN封裝200僅使用焊接點160而固定到PCB 180。換言之，QFN封裝200不具有在封裝200底部中央部分與PCB 180之間的任何其他焊接點。因此，QFN封裝200的焊接點160可能會遭受比QFN封裝100的焊接點160為甚至更多的機械應力及/或熱應力，QFN封裝100的焊接點160可與焊接點162分擔一些應力。圖2D說明倒轉QFN封裝200的一部分，其使用具有此類應力所造成的裂縫165的焊接點160而固定到PCB中的墊182。此類裂縫可能引起IC失效，此可稱為“疲勞失效”。
如上所述，機械應力及/或熱應力可能會降低封裝的焊接點可靠度且最後縮短封裝壽命。但是，如同任何其他IC封裝，QFN封裝可能會利用對其原始設計的有限修改。因為若QFN封裝設計經過修改時，包括QFN封裝的電子裝置(或其PCB或其他介面基板設計)亦可能必須作修改。因此，必須提供解決方式以在最低限度修改封裝的原始設計時而改良QFN封裝的焊接點可靠度。
具有可變長度引線的QFN封裝
本發明的發明人認知的是，除了其他設計因素以外，QFN封裝的引線暴露部分的長度對於在焊接點可靠度上可具有實質影響。引線長度的暴露部分為愈長，則焊錫與引線接觸的面積為愈大，且因此焊接點可靠度為愈大。尤其，針對具有晶座朝上組態的QFN封裝，引線暴露部分的長度可為更加重要。然而，針對更有效率的空間利用及相容性的問題，產業標準已經避免引線長度的變化。
在一個實施例中，QFN封裝包括引線為具有透過其底表面而暴露的部分。引線的暴露部分可具有不同的長度。在延伸長度不會干擾內部線接合的程度上，基於在封裝中的位置，暴露部分可經延伸到最大長度。
在一些實施例中，引線的暴露部分可經分組為二或更多群，俾使在各群中的所有暴露部分具有相同長度而在一群中的彼等者具有長度為不同於在另一群中的彼等者。在一個實施例中，在沿著封裝底部一邊的中間的第一群可具有最長的暴露部分，而沿著接近封裝底部角隅的該邊的第二群可具有最短的暴露部分。在二群之間的第三群可具有中等長度的暴露部分，中等長度比第一群者為短且比第二群者為長。此組態可增大在焊接點與暴露部分之間的接觸面積，因而增強焊接點可靠度。
在另一個實施例中，諸群被對稱配置在封裝底部各邊以避免不平衡的應力。在此類的實施例中，囊封件底表面的複數個邊可彼此具有相同型態的暴露部分。
在又一個實施例中，封裝被焊接到其的印刷電路板(PCB)可具有導電盤面，其具有長度為對應於或正比於暴露部分的長度。在又一個實施例中，封裝可在其底部角隅處具有虛設墊。
在一些實施例中，引線架可經提供用於QFN封裝。在某些實施例中，多個引線架可如同陣列或網路而提供。在囊封件之前，引線架可包括外框，其具有複數個條帶以界定由該等條帶所圍繞的內部空間。引線架還可包括在該內部空間內而延伸自條帶中的一者的複數條引線、以及延伸自條帶中的二者會合處的角隅的繫條。在囊封件之後，條帶可被移除，在單一化後的封裝中留下引線。熟悉此技術人士將理解的是，此類的組態在此技術中為眾所週知。在一個實施例中，引線中的各者可包括從條帶延伸的第一部分、以及從第一部分延伸的第二部分，俾使第一部分為置入在第二部分與條帶之間。第一部分(其可在囊封件後形成引線的暴露部分，將在下文詳述)具有第一厚度，且第二部分(其可在囊封件後形成引線的內在部分，將在下文詳述)具有比第一厚度為薄的第二厚度。沿著條帶所定位的引線的第一部分中的至少一者可具有長度為不同於沿著條帶的其他引線的第一部分的長度。由第一部分的長度所形成的型態可對應於由上述QFN封裝的暴露部分所形成的型態。
上述實施例中的組態可在對於封裝設計與製造技術的最少修改之情況下而增強焊接點可靠度。再者，該等組態不需要對於封裝被附接到其的PCB的重大設計變化。
參考圖3A-3D，具有可變長度引線的QFN封裝的一個實施例將在下文作描述。圖示的QFN封裝300具有晶座朝上組態，且包括：囊封件110、晶粒120、接合線125、黏著劑130、熱晶座140b、及引線架350。囊封件110、晶粒120、接合線125、黏著劑130、及熱晶座140b的細節可如同關於圖2A的封裝200的彼等者之上文所述。
引線架350包括複數條單獨的引線，其各者包括暴露部分352(其透過封裝300底部的周邊而暴露)與內在部分354(其嵌入囊封件110之中)。如在此技術所習知，內在部分可例如藉由將經遮罩後的引線架半蝕刻所形成，且造成的突出者有助於在封裝囊封件110之內的引線保持，不管引線底部與側邊的暴露。還可運用其他的凹入輪廓來形成內在引線，只要引線的一些部分可被嵌入囊封件之內而其他部分為在底部被暴露。就此文件而論，暴露部分352亦可稱為“外在引線”。再者，內在部分354亦可稱為“內在引線”。
如在圖3A所示，各條引線的暴露部分352比內在部分354為厚。內在部分354可藉由在製造期間蝕刻而具有厚度為暴露部分的大約一半厚度。引線的暴露部分352被附接到焊錫以固定到PCB(未顯示)或用於較大電子裝置的其他電性介面。各條引線的暴露部分352具有長度L(圖3A)，其定義為在封裝300外側的一端356a與封裝300內側的另一端356b之間的縱向尺寸，接界在其形成內在引線354的凹入輪廓上。
圖3B是封裝300的底部平面圖。如圖3B所示，引線的暴露部分352被分組為具有不同長度L1、L2、L3。在圖示的實施例中，具有三群352a、352b、352c的引線暴露部分。在第一群352a中的引線暴露部分被定位在沿著封裝300底部的一邊的中間，且具有第一長度L1。第一長度L1可為例如在約0.6 mm與約1.2 mm之間，例如：約0.825 mm。
在第二群352b中的引線暴露部分被分組為沿著該邊將第一群352a置入其間的二個第二子群352b1、352b2。在第二群352b中的引線暴露部分可具有比第一長度L1為短的第二長度L2。第二長度L2可為例如在約0.5 mm與約1.0 mm之間，例如：約0.6 mm。
在第三群352c中的引線暴露部分被分組為在沿著該邊的外側的二個第三子群352c1、352c2，俾使第二子群352b1、352b2的各者被置入在第一群352a與第三子群352c1、352c2的個別者之間。在第三群352c中的引線暴露部分可具有比第二長度L2為短的第三長度L3。第三長度L3可為例如在約0.4 mm與約0.5 mm之間，例如：約0.5 mm。
在圖示的實施例中，第一群352a、第二群352b、以及第三群352c分別具有9條引線、4條引線、與8條引線。然而，熟習此技術人士將理解的是，視應用而定，在群352a-352c各者中的引線數目以及引線的總數可變化極大。引線架350的其他細節可如同關於圖2C的引線架150之上文所述。
在圖3B所示的實施例中，在四邊各者上的引線的暴露部分被分組為具有不同長度。在其他實施例中，四邊中的一或多者(但是少於全部)是備有此類具有不同長度的引線群，而四邊中的至少一者是備有具有相同長度的暴露部分的引線。
在另一個實施例中，在封裝300底部的引線352暴露部分具有彼此不同的長度而未形成上述的此類群。在此類的實施例中，較接近底部的角隅(二邊交會在其處)的暴露部分可比其較接近底部的一邊中間的另一個暴露部分為短。較長引線可與靠近該邊中間的較短引線為交替，或是該等引線可朝向在中間的峰部而接連地增長。
在某些實施例中，封裝300被附接到其上的PCB可具有盤面，其用於在PCB與封裝300之間的實際及電性連接。此類的盤面可具有不同長度，其對應於封裝300的引線的不同長度，藉以進一步增加接觸面積與焊接點可靠度。
圖3C是QFN封裝300的俯視平面圖。類似於圖2B，QFN封裝300具有透過封裝300的頂表面而暴露的熱晶座140b。QFN封裝300還可包括在囊封件110內側於頂表面之下方的繫條365(以虛線所標示)。繫條365是引線架的一部分，且為了容易操縱而與引線一起整體形成。晶粒120(圖3A)(或在一些實施例中為晶座140b)被附接到繫條365以維持相關於引線架350為在適當位置，且在製造期間為模製於囊封件材料110之內。
圖3D是部分製造的QFN封裝300的仰視平面圖，其為了解說而不具有囊封件110且仍具有對於條帶的連接。在製造期間的單一化步驟之後，虛線370之外的部分被移除，在封裝300中留下僅為虛線370之內的部分。
圖3D顯示晶粒120、接合線125、引線的內在部分354與暴露部分352、及繫條365。接合線125經配置以將引線的內在部分354連接到晶粒120的接觸墊127。不同於引線的暴露部分352，引線的內在部分354中的至少一者是方位朝向其連接到的接觸墊127的個別者。因此，引線的內在部分354無須彼此平行延伸，如在圖3D所示。再者，引線的內在部分354可能具有不同長度，視位置而定。
在圖示的實施例中，顯示複數條引線，俾使各條引線具有第一端353a與第二端353b。複數條引線的第一端353a是沿著假想線而彼此對準。各條引線包括從引線的第一端353a延伸的第一部分352(其形成在囊封件後的暴露部分)、以及從第一部分352的部分者延伸到引線的第二端353b的第二部分354(其形成在囊封件後的內在部分)。第一部分352具有第一厚度，且第二部分354具有比第一厚度為薄的第二厚度。引線的第一部分352具有可變長度。
如在圖3D所示，在封裝300的角隅或接近角隅處具有有限空間來用於引線352、354，此部分歸因於繫條365的存在以及引線與相鄰邊的鄰近性。儘管暴露部分352為愈長，封裝300的焊接點可靠度為愈佳，第三群352c的引線可僅具有其可由接近角隅的有限空間所容納的長度。引線352、354不應干擾線接合。因此，第三長度L3可為其可由在角隅或接近角隅處的空間所容許的最大長度，且可為短於第一與第二長度L1、L2。熟悉此技術人士將理解的是，第一到第三長度L1-L3可變化極大，視封裝的尺寸與內在組態而定。
如上所述，引線的暴露部分352的長度決定焊接點的接觸面積。儘管接近角隅處的暴露部分的長度L3為受限，其他暴露部分的長度L1、L2可作成比在角隅或接近角隅處的彼等者為長(至其最大容許長度)以增強焊接點可靠度。再者，此組態是在無須改變其他設計因素(包括：封裝被附接到其的PCB的設計)的情況下而增強在引線與PCB墊之間的焊接點可靠度，故得以容易採用。因此，儘管為晶座朝上設計，其中晶座無法助於接合表面以供安裝封裝，仍可得到良好的黏著性。
圖3A-3D的封裝300可使用任何適合的封裝方法來作組裝。舉例來說，包括引線352、354及熱晶座140b的引線架350可經提供，且晶粒120可使用黏著劑130而安裝到熱晶座140b的表面。此外，接合線125可被附接在晶粒120的墊與引線352、354之間以提供在晶粒120與引線架350之間的期望電性連接性。造成的結構可使用囊封件110而經囊封件，囊封件110可有助對於晶粒120與接合線125來提供環境保護。雖然引線架350在上文所述為包括引線352、354及熱晶座140b，在某些組態中，引線架350與熱晶座140b可為其在組裝過程期間被附接的單獨構件。舉例來說，熱晶座140b或其他晶粒承載結構可在晶粒120被附接到熱晶座140b之前或之後而附接到引線架350。雖然上文已經描述組裝封裝300的特定順序，熟悉此技術人士將理解的是，可運用任何適合的順序。甚者，可納入附加的封裝步驟，但為了簡明起見已被省略。
引線架350可用任何適合方式來形成，包括例如使用壓印及/或蝕刻過程，其包括半蝕刻過程以供定義內在部分354。在某些實施例中，薄片的金屬可經壓印、蝕刻及/或用其他方式處理來形成複數個引線架，其可進行晶粒附接、線接合及/或囊封件。典型而言，引線架350是與複數個相鄰的引線架為一起整體形成，其彼此在囊封件之前或之後為經壓印或鋸開單一化以形成複數個晶粒構件。在某些實施例中，引線架350可經形成以包括引線352、354、以及一或多個附加構件，諸如：熱晶座140b及/或散熱座或其他結構。
參考圖4A與4B，將在下文描述具有晶座朝上組態的QFN封裝的另一個實施例。圖4A是QFN封裝400的仰視平面圖。在圖示的實施例中，引線暴露部分452被分組為具有不同長度，如同關連於圖3B之上文所述。因此，暴露部分452的細節可如同關於圖3B之上文所述。
除了不同長度的暴露部分452之外，封裝400還包括繫條465(圖4B)，其部分者是透過封裝400的底部而暴露。繫條465的此類暴露部分465a是定位在封裝400的底部的角隅處。就此文件而論，繫條465的暴露部分465a亦可稱為“虛設墊”。如在圖4B所示，繫條465亦可透過囊封件110而連接到熱晶座140b，其透過封裝400的頂表面而暴露。
當封裝400被固定到PCB或其他電性介面，焊接點可被提供在引線的暴露部分452與PCB之間、以及在繫條465的虛設墊465a與PCB之間。因此，接觸引線452的焊接點可與接觸繫條465的彼等者來分擔應力，且因此可結合不同引線長度來進一步改善焊接點可靠度。
參考圖5，將在下文描述具有晶座朝下組態的QFN封裝的又一個實施例。圖5是QFN封裝500的仰視平面圖。在圖示的實施例中，QFN封裝500的底部包括：熱晶座140a的暴露部分、具有不同長度的暴露引線部分552、以及繫條的虛設墊565a。QFN封裝500的細節可如同關連於圖4A與4B之上文所述，除了QFN封裝500具有如同在圖1的封裝100中的晶座朝下組態。
在另一個實施例中，具有晶座朝下組態的QFN封裝可具有引線為不同長度的暴露部分，如同關連於圖3A-3D之上文所述為不具有暴露的繫條。
參考圖6，將在下文描述根據另一個實施例之其具有晶座朝下組態的凹陷或隱藏晶座引線架晶片尺度封裝(lead frame chip scale package，LFCSP)。圖示的封裝600包括：囊封件610、晶粒620、接合線625、黏著劑630、熱晶座640、及引線架650。封裝600經顯示為使用焊接點160、162而附接到印刷電路板(PCB)180。不同於在圖3A-5所示的封裝300、400、500，封裝600的熱晶座640被嵌入在囊封件內而未暴露到封裝600的外面。
圖4A-6的封裝可使用任何適合方法來形成，包括例如類似於圖3A-3D之稍早所述者的方法。
在一個實施例中，封裝600的底部可為實質相同於圖3B的封裝300的底部。換言之，封裝600的底部包括具有不同長度的暴露引線部分。在另一個實施例中，封裝600的底部可為實質相同於圖4A的封裝400的底部，且因此具有繫條的虛設墊。封裝600的其他細節可如同關於圖1之具有晶座朝下組態的QFN封裝100之上文所述。
上述實施例所述的組態可藉由對於既定封裝與引線架組態來增加對於焊接點的表面接觸面積以提供改良焊接點可靠度。除了對抗熱機械應力之外，上述組態還可藉由降低在焊接點的機械應力來改善在焊接點的板階層機械強健度，諸如對於落下、衝撞、振動、壓力、及/或轉矩的抵抗。再者，上述實施例的組態可在未實質修改對於QFN封裝的習用引線架技術之情況下而形成。
實例
具有圖4A與4B之封裝400的組態的封裝(下文稱為“實例1”)以及習用的JEDEC設計封裝(下文稱為“比較實例”)針對於焊接點可靠度而經實際測試。實例1與比較實例中的各者是具有尺寸為10 mm×10 mm×0.85 mm的84引線倒轉QFN封裝。已經得知實例1的封裝具有大於比較實例者為至少二倍的改良焊接點可靠度。在測試中，比較實例的封裝具有小於10年的預期壽命而實例1的封裝具有至少25年的預期壽命。
模擬實例
具有圖3A到3D之封裝300的組態的第一封裝(下文稱為“實例A”)、具有圖4A與4B之封裝400的組態的第二封裝(下文稱為“實例B”)、以及習用的JEDEC設計封裝(下文稱為“比較實例C”)是藉由模擬而模型化。實例A與B具有不同長度的暴露引線部分，其中第一長度L1為0.825 mm，第二長度L2為0.6 mm，且第三長度L3為0.5 mm。比較實例C具有相同暴露引線部分長度為0.5 mm的引線。
實例A與B、以及比較實例C是受到具有每循環為90分鐘與30分鐘的停止時間、及15分鐘的上升時間且溫度在約攝氏零下40度與約攝氏125度之間的模擬加速環境。用於測設中的PCB具有厚度為約3.6 mm。比較實例C是在從模擬開始的260個循環後而具有其初次失效。實例A是在從模擬開始的361個循環後而具有其初次失效。實例B是在從模擬開始的407個循環後而具有其初次失效。
應用
上述實施例可適用於種種型式的積體電路封裝，包括而不限於：無引線晶片載座(Leadless Chip Carrier，LCC)、與鋸開及打孔型式的QFN。
再者，實施例的組態與原理可適用於其他應用，包括而不限於：微機電系統(MEMS)裝置封裝。在其中MEMS封裝包括不同長度的引線之實施例中，引線長度可經調整以將封裝的諧振頻率轉移為不同於在封裝內的MEMS元件的操作頻率。此類的組態可增強封裝的焊接點可靠度。
運用上述組態的封裝可用於種種電子裝置。電子裝置的實例可包括而不限於：消費電子產品、消費電子產品的零件、電子測試設備、等等。消費電子產品可包括而不限於：行動電話、手機基地台、電話、電視、電腦監視器、電腦、手持式電腦、小筆電、平板電腦、數位書籍、個人數位助理(PDA)、立體音響系統、錄音帶錄放音機、DVD播放機、CD播放機、VCR、DVR、MP3播放機、收音機、攝錄影機、照相機、數位相機、可攜式記憶體晶片、影印機、傳真機、掃描器、多功能週邊裝置、腕錶、時鐘、等等。再者，電子裝置可包括未完成的產品。
前述說明與申請專利範圍可能提到元件或特徵為經“連接”或“耦接”在一起。如在本文所使用，除非另為特別陳述，“連接”意指一個元件/特徵為直接或間接連接到另一個元件/特徵，且無須為機械方式。同理，除非另為特別陳述，“耦接”意指一個元件/特徵為直接或間接耦接到另一個元件/特徵，且無須為機械方式。因此，雖然圖式所示的種種示意圖描繪元件與構件的實例配置，另外介於其間的元件、裝置、特徵、或構件可能出現在實際實施例中(假設所繪電路的功能性未受到不利影響)。
雖然本發明已經依據某些實施例來作描述，對於一般技術人士為顯明的其他實施例(包括並未提供在本文陳述的所有特徵與優點的實施例)亦在本發明的範疇之內。甚者，上述種種實施例可經組合以提供進一步的實施例。此外，在一個實施例之情況所示的某些特徵可同樣納入其他實施例中。是以，本發明的範疇是僅由參考隨附申請專利範圍所界定。
100．．．封裝
110．．．囊封件
120．．．晶粒
125．．．接合線
130．．．黏著劑
140a、140b．．．熱晶座
150．．．引線架
152．．．引線的暴露部分
160、162．．．焊接點
165．．．裂縫
180．．．印刷電路板(PCB)
182．．．墊
190．．．散熱座(冷板)
200、300．．．封裝
350．．．引線架
352．．．引線的第一部分(暴露部分)
352a、352b、352c．．．引線群
352b1、352b2．．．第二子群的引線
352c1、352c2．．．第三子群的引線
353a．．．引線的第一端
353b．．．引線的第二端
354．．．引線的第二部分(內在部分)
356a、356b．．．端
365．．．繫條
370．．．虛線
400．．．封裝
452．．．引線的暴露部分
465．．．繫條
465a．．．繫條的暴露部分(虛設墊)
500．．．封裝
552．．．暴露的引線部分
565a．．．虛設墊
600．．．封裝
610．．．囊封件
620．．．晶粒
625．．．接合線
630．．．黏著劑
640．．．熱晶座
650‧‧‧引線架
L、L1、L2、L3‧‧‧長度
圖1是具有晶座朝下組態的習用四面扁平無引線(QFN)封裝的橫截面。
圖2A是具有晶座朝上組態與冷板的習用QFN封裝的橫截面。
圖2B是圖2A的QFN封裝的俯視平面圖。
圖2C是圖2A的QFN封裝的仰視平面圖。
圖2D是被附接到印刷電路板之圖2A的QFN封裝的一部分的橫截面，其說明焊接點具有應力所造成的裂縫。
圖3A是根據一個實施例之具有晶座朝上組態的QFN封裝的橫截面。
圖3B是圖3A的QFN封裝的仰視平面圖。
圖3C是圖3A的QFN封裝的俯視平面圖。
圖3D說明部分製造的引線架結構與晶粒以形成圖3A的QFN封裝。
圖4A是根據另一個實施例之具有角隅虛設墊的晶座朝上組態的QFN封裝的仰視平面圖。
圖4B是沿著線4B-4B所取得之圖4A的QFN封裝的一部分的橫截面。
圖5是根據另一個實施例之具有角隅虛設墊的晶座朝下組態的QFN封裝的仰視平面圖。
圖6是根據另一個實施例之具有晶座朝下組態的隱藏晶座引線架晶片尺度封裝(LFCSP)的橫截面。
110．．．囊封件
120．．．晶粒
125．．．接合線
130．．．黏著劑
140b．．．熱晶座
300．．．封裝
350．．．引線架
352．．．引線的第一部分(暴露部分)
354．．．引線的第二部分(內在部分)
356a、356b．．．端

Claims (33)

  1. 一種用於晶粒封裝的引線架，其包含：晶座；定位於該晶座周圍的複數條引線，其各者具有第一端與第二端，其中該複數條引線的第一端為彼此對準；其中該等引線中的各者包括從該引線的第一端延伸的第一部分，該第一部分具有頂表面及對置於該頂表面的底表面，該底表面經組構用以耦合到電子裝置的電氣介面，以及從該第一部分的部分者朝著該晶座延伸到該引線的第二端的第二部分，該第一部分具有第一厚度，該第二部分具有比該第一厚度為薄的第二厚度，其中該第二部分從該第一部分的底表面處凹陷；且其中該等引線的第一部分中的至少一者具有長度為不同於其他引線的第一部分的長度。
  2. 如申請專利範圍第1項之引線架，其中該複數個引線之子集合之各者的第二部分係角度向內彎朝向該晶座。
  3. 如申請專利範圍第1項之引線架，其中該複數個引線的各者的第二部分具有長度，且其中該等引線的第二部分的至少一者具有的長度與其他引線的第二部分的長度不同。
  4. 一種晶粒封裝，其包含：囊封件，其具有頂表面與底表面，該底表面面向為離開該頂表面且具有複數個邊；晶粒，其被嵌入該囊封件中；及 引線架，其包含複數條引線，該等引線中的各者包括被嵌入該囊封件的內在部分，使得該囊封件覆蓋該內在部分的頂表面和底表面，以及透過該囊封件底表面的該等邊中的一者而暴露的暴露部分，該內在部分直接電氣耦合至該晶粒，且該暴露部分具有某個長度；其中沿著該囊封件底表面的該等邊中的一者而定位的暴露部分中的至少一者具有長度為不同於沿著該邊的其他暴露部分的長度。
  5. 如申請專利範圍第4項之封裝，其中該暴露部分的底部與該囊封件底表面為同高。
  6. 如申請專利範圍第4項之封裝，其中該長度實質為垂直於該邊而延伸。
  7. 如申請專利範圍第4項之封裝，其中沿著該邊而定位的該等引線的暴露部分是分組為複數群，俾使在相同群中的暴露部分具有彼此相同的長度，且俾使在一群中的暴露部分具有長度為不同於在不同群中的另一個暴露部分。
  8. 如申請專利範圍第7項之封裝，其中該複數群包含沿著該邊的第一群，在該第一群中的暴露部分具有第一長度；其中該複數群更包含沿著該邊而相鄰該第一群的第二群，在該第二群中的暴露部分具有比該第一長度為短的第二長度；且其中該複數群更包含沿著該邊而相鄰該第二群的第三群，俾使該第二群被置入在該第三群與第一群之間，在該第三群中的暴露部分具有比該第二長度為短的第三長度。
  9. 如申請專利範圍第8項之封裝，其中該第三群為緊鄰於該囊封件底部的一角隅，且其中該第一群大約在該邊的中間部分。
  10. 如申請專利範圍第9項之封裝，其中該第二與第三群中的各者被分割為子群以將該第一群置入其間，俾使該等暴露部分形成沿著該邊的對稱型態。
  11. 如申請專利範圍第4項之封裝，其中沿著該囊封件底表面的該等邊中的另一者而定位的暴露部分中的至少一者具有長度為不同於沿著該另一邊的其他暴露部分的長度。
  12. 如申請專利範圍第11項之封裝，其中該囊封件底表面的複數個邊具有彼此相同型態的暴露部分。
  13. 如申請專利範圍第4項之封裝，其更包含虛設墊，其透過該底表面的一角隅而暴露。
  14. 如申請專利範圍第4項之封裝，其更包含熱晶座，其被附接到該晶粒且透過該頂表面而暴露。
  15. 如申請專利範圍第4項之封裝，其更包含熱晶座，其被附接到該晶粒且透過該底表面而暴露。
  16. 如申請專利範圍第4項之封裝，其更包含熱晶座，其被附接到該晶粒且嵌入該囊封件中。
  17. 如申請專利範圍第4項之封裝，其中該晶粒封裝包含四面扁平無引線(QFN)封裝。
  18. 如申請專利範圍第4項之封裝，其中該晶粒包含在該囊封件內的積體電路或微機電系統(MEMS)裝置。
  19. 如申請專利範圍第4項之封裝，其中該內在部分具有比該暴露部分的厚度為薄的厚度。
  20. 如申請專利範圍第4項之封裝，其中各個引線的內在部分具有長度，且其中該等引線的內在部分的至少一者具有的長度與其他引線的內在部分的長度不同。
  21. 如申請專利範圍第4項之封裝，其中該晶粒包含複數個接觸墊，且其中各個引線的內在部分係配置成朝向該晶粒的個別接觸墊。
  22. 如申請專利範圍第21項之封裝，其中該等引線的各者的內在部分係導線接合至該晶粒的該個別接觸墊。
  23. 如申請專利範圍第4項之封裝，其進一步包括晶粒晶座，該晶粒晶座具有頂表面及對置於該頂表面的底表面，且其中該晶粒晶座的該頂表面透過該囊封件的該頂表面而暴露。
  24. 如申請專利範圍第4項之封裝，其進一步包括晶粒晶座，該晶粒晶座具有頂表面及對置於該頂表面的底表面，且其中該晶粒係安裝於該晶粒晶座的該頂表面，且其中該晶粒晶座的該底表面透過該囊封件的該底表面而暴露。
  25. 一種電子裝置，其包含：印刷電路板(PCB)，其包含在其上所形成的導電盤面；晶片封裝，其包含：囊封件，其具有頂表面與底表面，該底表面面向為離開該頂表面且具有複數個邊； 晶粒，其被嵌入該囊封件中；及引線架，其包含複數條引線，該等引線中的各者包括被嵌入該囊封件的內在部分，使得該囊封件覆蓋該內在部分的頂表面和底表面，以及透過該囊封件底表面的該等邊中的一者而暴露的暴露部分，該內在部分直接電氣耦合至該晶粒，且該暴露部分具有某個長度；其中沿著該囊封件底表面的該等邊中的一者而定位的暴露部分中的至少一者具有不同於沿著該邊的其他暴露部分的長度；及焊接點，其接觸且被置入在該等盤面與該等引線的暴露部分之間。
  26. 如申請專利範圍第25項之裝置，其中該暴露部分的底部與該囊封件底表面為同高。
  27. 如申請專利範圍第25項之裝置，其中該長度實質為垂直於該邊而延伸。
  28. 如申請專利範圍第25項之裝置，其中該複數個盤面中的各者具有長度為對應或成比例於面向該至少一個盤面的該等暴露部分中的個別者的長度。
  29. 如申請專利範圍第25項之裝置，其中沿著該邊而定位的該等暴露部分是分組為複數群，俾使在相同群中的暴露部分具有彼此相同的長度，且俾使在不同群中的暴露部分具有彼此不同的長度。
  30. 如申請專利範圍第25項之裝置，其更包含虛設墊， 其透過該底表面的一角隅而暴露。
  31. 如申請專利範圍第25項之裝置，其更包含熱墊，其透過該頂表面而暴露。
  32. 如申請專利範圍第25項之裝置，其更包含熱墊，其被附接到該晶粒且嵌入該囊封件中。
  33. 如申請專利範圍第25項之裝置，其中該晶片封裝包含四面扁平無引線(QFN)封裝。
TW100123242A 2010-07-12 2011-07-01 用於積體電路封裝的設備 TWI490999B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36357910P 2010-07-12 2010-07-12
US12/851,288 US8390103B2 (en) 2010-07-12 2010-08-05 Apparatus for integrated circuit packaging

Publications (2)

Publication Number Publication Date
TW201218341A TW201218341A (en) 2012-05-01
TWI490999B true TWI490999B (zh) 2015-07-01

Family

ID=45437990

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100123242A TWI490999B (zh) 2010-07-12 2011-07-01 用於積體電路封裝的設備

Country Status (5)

Country Link
US (2) US8390103B2 (zh)
EP (1) EP2593965B1 (zh)
CN (2) CN103098205A (zh)
TW (1) TWI490999B (zh)
WO (1) WO2012009132A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390103B2 (en) 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
US8587099B1 (en) 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US9860975B2 (en) 2014-01-30 2018-01-02 Hewlett Packard Enterprise Development Lp Thermal relief pad
JP6483498B2 (ja) 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
US9966652B2 (en) * 2015-11-03 2018-05-08 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure
US10109570B2 (en) * 2016-09-21 2018-10-23 Intel Corporation Radial solder ball pattern for attaching semiconductor and micromechanical chips
US10312198B2 (en) * 2017-10-20 2019-06-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN111511186A (zh) * 2020-04-24 2020-08-07 国众电子(深圳)有限公司 网络变压器及滤波器组件制备方法
TWI738434B (zh) * 2020-07-24 2021-09-01 禾瑞亞科技股份有限公司 多晶片封裝製程方法
US11869831B2 (en) * 2020-10-08 2024-01-09 Mediatek Inc. Semiconductor package with improved board level reliability
US20230215798A1 (en) * 2022-01-03 2023-07-06 Mediatek Inc. Board-level pad pattern for multi-row qfn packages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212116A1 (en) * 2004-03-23 2005-09-29 Renesas Technology Corp. Semiconductor device
US20070069343A1 (en) * 2005-09-26 2007-03-29 Mitsubishi Denki Kabushiki Kaisha Molded semiconductor package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820645B2 (ja) 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム
US5866939A (en) 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
JP3012816B2 (ja) 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
TW351008B (en) 1996-12-24 1999-01-21 Matsushita Electronics Corp Lead holder, manufacturing method of lead holder, semiconductor and manufacturing method of semiconductor
JP2975979B2 (ja) 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6208020B1 (en) 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
KR100379089B1 (ko) * 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
US6661087B2 (en) 2001-10-09 2003-12-09 Siliconware Precision Industries Co., Ltd. Lead frame and flip chip semiconductor package with the same
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2006237510A (ja) 2005-02-28 2006-09-07 Renesas Technology Corp 半導体装置
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
US8390103B2 (en) 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212116A1 (en) * 2004-03-23 2005-09-29 Renesas Technology Corp. Semiconductor device
US20070069343A1 (en) * 2005-09-26 2007-03-29 Mitsubishi Denki Kabushiki Kaisha Molded semiconductor package

Also Published As

Publication number Publication date
WO2012009132A1 (en) 2012-01-19
CN103098205A (zh) 2013-05-08
EP2593965B1 (en) 2019-12-04
US20120007195A1 (en) 2012-01-12
EP2593965A1 (en) 2013-05-22
CN107644854A (zh) 2018-01-30
US20130168839A1 (en) 2013-07-04
TW201218341A (en) 2012-05-01
US8610254B2 (en) 2013-12-17
US8390103B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
TWI490999B (zh) 用於積體電路封裝的設備
US8558357B2 (en) Ultra thin image sensor package structure and method for fabrication
US7989950B2 (en) Integrated circuit packaging system having a cavity
US8039316B2 (en) Integrated circuit packaging system with stacked integrated circuit and heat spreader with openings and method of manufacture thereof
US8310045B2 (en) Semiconductor package with heat dissipation devices
JP4768012B2 (ja) 集積回路の他の集積回路への積層構造
CN110010489B (zh) 用于制作带有侧壁凹陷的半导体器件的方法及相关器件
JP2006528846A (ja) 集積型熱拡散器リッド
JP2009295959A (ja) 半導体装置及びその製造方法
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
US20120205811A1 (en) Integrated circuit packaging system with terminal locks and method of manufacture thereof
KR20110124065A (ko) 적층형 반도체 패키지
US20050181543A1 (en) Semiconductor package module and manufacturing method thereof
JP2006253519A (ja) 半導体装置
CN1881570A (zh) 封入密封器件的集成电路封装
JP2007007774A (ja) 微小電気機械装置用パッケージおよびその製造方法
CN114597132A (zh) 芯片封装方法以及芯片封装单元
CN107123633B (zh) 封装结构
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
US8482109B2 (en) Integrated circuit packaging system with dual connection and method of manufacture thereof
JP2004140275A (ja) 半導体装置及びその製造方法
US8481420B2 (en) Integrated circuit packaging system with lead frame stacking module and method of manufacture thereof
KR20050054359A (ko) 스택 칩 패키지
KR20070063818A (ko) 반도체 패키지 및 그 제조방법