TW202036812A

TW202036812A - 半導體裝置封裝方法及半導體裝置

Info

Publication number: TW202036812A
Application number: TW108120691A
Authority: TW
Inventors: 輝星周
Original assignee: 新加坡商Ｐｅｐ創新有限公司
Priority date: 2019-03-26
Filing date: 2019-06-14
Publication date: 2020-10-01

Abstract

本公開涉及一種半導體裝置封裝方法，包括：提供至少一個半導體晶片，所述晶片具有活性面和背面；將至少一個所述晶片排布在面板上形成面板組件；在所述面板組件上的所述晶片的所述活性面上形成導電層；在所述晶片的所述活性面和所述導電層上形成介電層。該封裝方法有助於提高封裝的生產效率，降低封裝價格；提高晶片的封裝有效使用區域；提高封裝產品的參數穩定性，提高良率。本公開還涉及一種半導體裝置，包括：半導體晶片或裸片；包封在所述半導體晶片的塑封層；形成在所述半導體晶片的活性表面上的導電層；形成在所述導電層和所述半導體晶片的活性表面上的介電層。該半導體裝置能夠避免產生翹曲。

Description

半導體裝置封裝方法及半導體裝置

本公開涉及半導體技術領域，尤其涉及一種半導體裝置的封裝方法和半導體裝置。

近年來，隨著電子設備小型輕量化以及信息處理量需求增大，小型量輕、運行速度快的芯片成為市場主流需求。芯片級封裝CSP(Chip Scale Package)由於體積小，厚度薄，芯片產生的熱可以通過很短的通道傳導到外界，芯片長時間運行的可靠性高，線路阻抗小，芯片運行速度快等優勢，成為最先進的集成電路封裝形式，CSP封裝芯片在電子設備中迅速獲得應用。晶圓級芯片尺寸封裝(wafer level CSP)是在單個晶片的活性表面通過例如甩光膠、光刻、顯影、濺射、電鍍、剝膜等工藝形成導電層；在導電層上形成絕緣層，將形成導電層和絕緣層的晶片分割成單粒芯片完成封裝。 (1)由於採用單個晶片進行各工藝步驟，使得芯片的封裝生產效率低下，封裝成本高昂。 (2)另一方面，如圖7所示，是現有技術中晶圓級芯片尺寸封裝通常所使用的導電層形成裝置的導電夾具示意圖。晶圓級芯片尺寸封裝(wafer level CSP)的導電層形成過程中，需要用導電層形成裝置的導電夾具夾住晶片的外圍，然後將晶片浸入導電層形成裝置的處理槽的處理液中形成導電層。然而這種工藝需要在晶片的外圍留出導電夾具夾持的區域：包括電連接接觸點對應的電連接區域以及密封件所對應的密封區域。所以晶片外圍至少3mm的區域是無效區域，即外圍區域的裸片不能用於封裝生產芯片。由於晶片價格高昂，這種無效區域的存在大大提升了封裝的價格。 (3)再一方面，由於導電層形成過程中的電流密度在晶片表面的分佈不均勻，使得晶片外圍區域形成的導電層較厚，內圍區域形成的導電層較薄，使同一批封裝產品的參數不穩定。晶圓級芯片尺寸封裝以上三方面的缺陷限制了CSP的應用。

本公開提出了一種半導體裝置的封裝方法，以提高封裝的生產效率，降低封裝價格。該封裝方法採用面板級的封裝取代晶圓級芯片尺寸封裝中採用單個晶片進行封裝。 (1)利用面板組件將待封裝晶圓連為一個整體，使得同一時間進行多個晶圓的封裝，提高封裝的生產效率，降低封裝價格； (2)面板組件的空白區可以提供用於和導電層形成裝置的電連接點接觸的區域；以及空白區可以提供用於和導電層形成裝置的密封件密合的區域，從而增大晶片的封裝有效使用區域； (3)面板組件的空白區可以提供形成金屬模擬圖案的區域，從而提高封裝產品的參數穩定性，提高良率。本公開還提出了一種半導體裝置，該半導體裝置的背面具有塑封層，能夠避免產生翹曲。本公開提出了一種半導體裝置的封裝方法，包括：提供至少一個晶片，所述晶片具有活性面和晶片背面；將至少一個所述晶片排布在面板上形成面板組件；在所述面板組件上的所述晶片的所述活性面上形成導電層；在所述晶片的所述活性面和所述導電層上形成介電層。根據本公開的一個實施例，所述晶片的所述活性面包括焊墊和絕緣保護層，所述導電層形成在所述焊墊和所述絕緣保護層上，所述導電層和所述焊墊電連接，用於將焊墊引出。根據本公開的又一實施例，所述晶片的所述晶片背面朝向所述面板組件，所述晶片的所述活性面朝離所述面板組件，裸露出所述活性面。根據本公開的再一實施例，所述面板組件具有面板組件正面，所述面板組件正面為一個平面。根據本公開的一個有利實施例，所述面板組件包括空白區，所述空白區包括電連接點接觸區，所述電連接點接觸區用於提供和電連接點接觸的位置。根據本公開的又一個有利實施例，所述面板組件包括空白區，所述空白區包括密封區，所述密封區用於提供密封件密合的位置。根據本公開的再一個有利實施例，所述面板組件包括空白區，所述空白區包括金屬模擬圖案形成區。根據本公開的一個實施例，還包括在所述金屬模擬圖案形成區形成金屬模擬圖案的步驟。根據本公開的一個實施例，所述面板組件包括至少一個導電件，至少一個所述導電件的至少一部分與至少一個電連接點的位置相對應。根據本公開的一個實施例，所述面板組件為通過塑性材料成型將至少一個所述晶片連成一體。根據本公開的一個實施例，所述塑性材料成型包括：將至少一個所述晶片排布在載板或排布在下模板；所述晶片的所述活性面朝向載板正面或朝向下模板正面；在所述載板正面或所述下模板正面以及所述晶片上形成塑封層，以構造面板組件。根據本公開的一個實施例，所述面板組件為通過塑性材料成型將至少一個所述晶片，至少一個所述導電件連成一體。根據本公開的一個實施例，所述塑性材料成型包括：將至少一個所述晶片和至少一個導電件排布在載板或排布在下模板；所述晶片的所述活性面朝向載板正面或朝向下模板正面；在所述載板正面或所述下模板正面，和所述晶片以及所述導電件上形成塑封層，以構造面板組件。根據本公開的一個實施例，所述塑性材料成型包括：提供至少一個具有通孔的模具框；將至少一個所述晶片和至少一個所述模具框排布在載板或排布在下模板，所述晶片排布在所述通孔中；所述晶片的所述活性面朝向載板正面或朝向下模板正面；在所述載板正面或所述下模板正面，和所述晶片以及所述模具框上形成塑封層，以構造面板組件。根據本公開的一個實施例，所述導電層的形成步驟包括形成種子層，所述種子層將所述面板組件上的至少一個所述導電件的至少一部分和所述面板組件上的至少一個所述晶片覆蓋為一體。根據本公開的一個實施例，還包括利用圖像定位設備，對所述面板組件上的所述晶片進行圖像定位，確定所述晶片在所述面板組件的排布位置的步驟。本公開提出了一種半導體裝置，包括：晶片，所述晶片具有活性面和晶片背面；包封在所述晶片的塑封層；形成在所述晶片的所述活性面上的導電層；形成在所述晶片的活性面和所述導電層上的介電層。根據本公開的一個實施例，所述晶片的所述活性面包括焊墊和絕緣保護層，所述導電層形成在所述焊墊和所述絕緣保護層上，所述導電層和所述焊墊電連接，用於將焊墊引出。根據本公開的一個實施例，所述塑封層包封住所述晶片的晶片側面和晶片背面。根據本公開的一個實施例，所述塑封層的材料和/或厚度設計為與所述介電層的材料和/或厚度相匹配，以減緩或消除翹曲。根據本公開的一個實施例，所述塑封層包封住所述半導體晶片的晶片側面，露出半導體晶片的晶片背面。根據本公開的一個實施例，所述塑封層具有塑封層正面，所述塑封層正面形成有金屬模擬圖案。根據本公開的一個實施例，所述介電層的表面具有凹槽。本公開提出了另一種半導體裝置，包括：裸片，所述裸片具有裸片活性面和裸片背面；形成在所述裸片背面的塑封層；形成在所述裸片活性面上的導電層；形成在所述裸片活性面和所述導電層上的介電層。根據本公開的一個實施例，所述裸片活性面包括焊墊和絕緣保護層，所述導電層形成在所述焊墊和所述絕緣保護層上，所述導電層和所述焊墊電連接，用於將焊墊引出。根據本公開的一個實施例，所述塑封層的邊緣和半導體裸片的邊緣齊平。根據本公開的一個實施例，所述介電層的邊緣和半導體裸片的邊緣齊平。根據本公開的一個實施例，所述塑封層的材料和/或厚度設計為與所述介電層的材料和/或厚度相匹配，以減緩或消除翹曲。根據本公開的一個實施例，所述介電層的表面具有凹槽。

為使本公開的技術方案、優點和目的更加清楚明白，以下結合具體實施例，並參照附圖，對本公開進一步詳細說明。圖1a至圖1j是根據本公開一示例性實施例提出的芯片封裝方法的流程。如圖1a所示，提供至少一個半導體晶片100，該半導體晶片100具有活性面101和晶片背面107，晶片100包括多個裸片，其中每一個裸片的活性表面構成了晶片100的活性面101，每一個裸片的活性面均通過摻雜、沉積、刻蝕等一系列工藝形成一系列主動部件和被動部件，主動部件包括二極管、三極管等，被動部件包括電壓器、電容器、電阻器、電感器等，將這些主動部件和被動部件利用連接線連接形成功能電路，從而實現芯片的各種功能。活性面101還包括用於將功能電路引出的焊墊103以及用於保護該焊墊103的絕緣保護層105。如圖1b所示，提供一個載板111，在載板正面113上排布至少一個晶片100，晶片100的活性面101朝向載板111排布，在一個實施例中，利用粘接層109將晶片100粘合並固定在載板111上。載板111的形狀為：圓形、三邊形，四邊形或其它任何形狀，載板111的大小可以是小尺寸的晶圓襯底，也可以是各種尺寸特別是大尺寸的矩形載板，載板的材質可以是金屬、非金屬、塑料、樹脂、玻璃、不銹鋼等。本公開並不對載板的形狀、尺寸、材質做任何限定。優選的，載板111為不銹鋼材質的四邊形板。載板111具有載板正面113和載板背面115，載板正面113優選的為一個平面，載板正面113也可以根據具體需要設置為具有凹凸的表面。粘接層109可通過層壓、印刷、噴塗、塗敷等方式形成在載板正面113上。為了便於在之後的流程中將載板111和塑封完成的晶片100分離，粘接層109優選的採用易分離的材料，在一個實施例中，採用熱分離材料作為粘接層109，該熱分離材料在加熱條件下能夠失去粘性。在另一實施例中，粘接層109採用雙層結構：熱分離材料結構層和晶片附著層，其中熱分離材料結構層粘貼在載板111上，晶片附著層用於粘附晶片100，在分離晶片100和載板111時，使用加熱的方式使熱分離材料結構層失去粘性，將載板111脫去，再通過機械力剝離的方式從晶片100表面去除粘接層109，同時，晶片附著層可以通過化學清洗的方式去除，去除粘接層109後，可以通過化學清洗方式去除殘留在芯片表面的殘餘物。優選的，可以在載板111上預先標識出晶片100排布的位置，標識可採用激光、機械刻圖等方式在載板111上形成，同時晶片100上也設置有對位標識，以在粘貼時與載板111上的粘貼位置瞄準對位。優選的，載板111上排布晶片100的同時還排布有導電件，該導電件的材質可選為金屬、石墨、銅、金、銀、鐵、鋁等。所述導電件的設置位置為至少一部分對應於後序導電層形成過程中所用設備的電連接接觸點的位置，通常的，電連接接觸點的位置對應於載板111的外圍，故而，所述導電件圍繞載板111的外圍佈置。例如，當載板111的形狀為矩形時，電連接接觸點的位置可以為對應於矩形載板111的四個邊的邊沿內測，沿著矩形載板111的四條邊平行延伸，此時，導電件設置於矩形載板111的四個邊的邊沿內測，沿著矩形載板111的四條邊平行延伸，此時，導電件還可以設置於矩形載板111的相對的兩個邊的邊沿內測，沿著矩形載板111的相對的兩個邊的邊沿內測平行延伸；電連接接觸點的位置還可以為對應於矩形載板111的相對的兩個邊的邊沿內測，沿著矩形載板111的相對的兩條邊平行延伸，此時，導電件設置於矩形載板111的相對的兩個邊的邊沿內測，沿著矩形載板111的相對的兩個邊的邊沿內測平行延伸。導電件的面積和/或寬度優選的大於導電層形成裝置中電連接接觸點區域面積。導電件的高度可以為和晶片100高度相同，可以為低於晶片100高度，也可以為高於晶片100高度，本公開並不對導電件的形狀做任何限定。導電件優選為金屬箔，例如銅箔。圖1c為根據一個實施例，晶片100在載板111上的排布俯視圖。在另外實施例中載板111上的晶片100數量由載板111和晶片100的尺寸決定，例如：當載板111尺寸為600×580mm，可容納兩(02)片12寸晶片100、五(05)片8寸晶片100、九(09)片6寸晶片100；當載板111尺寸為670x670mm，可容納四(04)片12寸晶片100、九(09)片8寸晶片100、十六(16)片6寸晶片。優選的，晶片100在載板111上的排布為在載板111上留出空白區，所述空白區為密封區和/或電連接點接觸區，密封區對應于導電層形成流程中密封件所處的對應區域，電連接點接觸區用於提供和電連接點接觸的位置。在一個實施例中，密封區位於電連接點接觸區的內側。優選的，晶片100在載板111上的排布為晶片100之間還留有空白區，該空白區包括在接下來的流程中形成金屬模擬圖案的區，以及接下來流程中分割面板組件上的晶片100成為獨立的單一晶片100的分割區域。圖1d中示出了在載板111上晶片100四周形成塑封層117，塑封層117形成在晶片背面107以及露出的載板111和/或露出的粘接層109上。塑封層117用於將載板111和晶片100完全包封住，以構造面板結構。當載板111上置有導電件時，塑封層117將載板111，晶片100以及導電件完全包封住，以構造面板結構。可選地，在形成塑封層117之前，可以執行一些前處理步驟，例如化學清洗、等離子清洗等，將表面的雜質去除，以便塑封層117與晶片100和載板111之間結合更加密切。塑封層117可採用漿料印刷、注塑成型、熱壓成型、壓縮模塑、傳遞模塑、液體密封劑模塑、真空層壓、或其它合適的成型方式。塑封層117可採用有機複合材料、樹脂複合材料、高分子複合材料、聚合物複合材料，例如具有填充物的環氧樹脂、ABF(Ajinomoto buildup film)、或具有合適填充物的其它聚合物。塑封層117包括與載板111相對的塑封層背面119。在一個實施例中，塑封層背面119基本上與載板正面113平行。可選的，塑封層117的厚度可以通過對塑封層背面119進行研磨或拋光來減薄，在一個實施例中，塑封層117的厚度可減薄至晶片100的背面。圖1e示出了剝離載板111，露出晶片100的活性面101和塑封層正面121以及當有導電件存在時導電件的一個表面。可通過直接機械力剝離的方式去除第一載板111；當使用熱分離膜作為粘接層109時，還可以通過加熱使熱分離膜在遇熱後降低粘性，從而剝離第一載板111。可選的，剝離載板111之前，在面板組件背面803連接一個支撐板，用於支撐面板組件800使面板組件800更易轉移和進行接下來流程的操作。在將載板111剝離後，暴露出晶片100的活性面101和塑封層正面121以及當存在導電件時的導電件的一個表面。塑封層117將晶片111以及當有導電件存在時的導電件連接成一體，接下的封裝步驟在此重新構造的面板結構上進行。將晶片100，塑封層117以及當有導電件存在時的導電件構成的面板結構稱為面板組件800。面板組件正面801為由晶片100的活性面101以及當存在導電件時的導電件的一個表面和塑封層正面121組成。面板組件正面801優選的為一個平面，即晶片100的活性面101以及當存在導電件時的導電件的一個表面和塑封層正面121高度相同處於一個平面上。面板組件正面801也可以不為一個平面，當載板正面113設置為具有凹凸的表面時，面板組件正面801為對應的凸凹表面，或者在剝離載板111後，在塑封層正面121利用激光、機械雕刻形成所需圖案。面板組件背面803優選為和面板組件正面801基本平行的水平結構。對應於晶片100在載板111上的排布，在一個實施例中，所述面板組件800包括空白區，所述空白區包括電連接點接觸區，所述電連接點接觸區用於提供和電連接點接觸的位置。在一個實施例中，所述面板組件800包括空白區，所述空白區包括密封區，所述密封區用於提供密封件密合的位置。在一個實施例中，所述面板組件800包括空白區，所述空白區包括金屬模擬圖案形成區。在一個實施例中，所述面板組件800包括至少一個導電件207，至少一個所述導電件207的至少一部分與至少一個電連接點的位置相對應。優選的，在塑封過程結束後，將面板轉移至圖像定位設備，對面板組件800上的晶片100進行圖像定位，確定晶片100在面板組件800的排布位置。塑封過程中，模塑材料在固化時收縮使晶片100在面板組件800的相對位置和原始載板111上的排布位置不同，利用圖像定位設備對晶片100進行重新定位，可以使導電層形成過程時的對位精確。並且，晶片100不同於模塑材料，晶片100自身不會膨脹和收縮，在模塑過程中的表面積不會改變，加之晶片100的表面積大，在圖像定位時很容易被識別，由此，採用圖像定位設備可以精確定位出晶片100在面板組件800的相對位置，從而晶片內的裸片之間的相對位置也很容易被定位，保證了後續導電層形成過程的位置精度。圖1f-圖1g中示出了在面板組件800上排布的晶片100的活性面101上形成圖案化導電層過程的一個實施例。圖1f示出了在面板組件800上排布的晶片100的活性面形成導電跡線123和/或在面板組件800的金屬模擬圖案形成區形成金屬模擬圖案a；所述導電跡線123形成在晶片100的活性面101的焊墊103和絕緣保護層105上，和焊墊103進行電連接；導電跡線123可以是一層或多層的金、銀、銅、錫、鋁等材料或其它合適的導電材料。圖1g示出了在導電跡線123的焊墊或連接點上形成導電凸柱127和/或在面板組件800的金屬模擬圖案形成區形成金屬模擬圖案b；導電凸柱127的形狀可以是圓的，也可以是其它形狀如橢圓形、方形、線形等。導電凸柱127可以是一層或多層的金、銀、銅、錫、鋁等材料或其它合適的導電材料。導電層由導電跡線和/或導電凸柱127構成，導電層可以為一層也可以為多層。在一個實施例中，重複圖1f和/或圖1g的步驟，在晶片100的活性面101上形成多層導電層。在一個實施例中，導電層的形成步驟包括甩光膠、光刻、顯影、濺射和/或無電極電鍍、電鍍、剝膜等。相比於晶圓級芯片尺寸封裝是在單個晶片活性表面形成導電層，使得生產效率低下，生產成本高昂。本公開實施例利用面板組件800一次完成多個晶片的導電層的製作，提升封裝效率，降低了封裝價格。在一個優選實施例中，面板組件800具有邊緣空白區，所述邊緣空白區包括密封區和電連接點接觸區，密封區用於提供導電層形成工藝中密封件密合的區域，電連接點接觸區用於提供和導電層形成設備的電連接點接觸的區域，由此，面板組件800上的每個晶片100都沒有無效區，整個晶片都為有效區，增大了晶片的利用率，進一步降低了封裝的價格。在另一個優選實施例中，面板組件800上排布的晶片100之間還留有一定空白區，該空白區可以提供為形成金屬模擬圖案125的區域，稱為金屬模擬圖案形成區。金屬模擬圖案125為在導電層形成過程中在晶片活性面範圍外形成的金屬層，所述金屬層可以為任意圖案，優選的，金屬層圖案為和晶片上圖案連續一致的圖案。導電層形成過程中，在塑封層正面121形成金屬模擬圖案125，在金屬模擬圖案125的形成過程中，分散了流入晶片100的電流，使得晶片100上外圍區域的電流密度減小，使電流在整個晶片100上均勻分佈，從而整個晶片100表面導電層厚度均勻。優選的所述金屬模擬圖案形成區為晶片100的外圍。進一步優選的，所述金屬模擬圖案形成區形成在晶片100的邊緣向塑封層擴展至少5mm。在又一個優選實施例中，所述面板組件800包括至少一個導電件207，至少一個所述導電件207的至少一部分與至少一個電連接點的位置相對應。在導電層形成過程中，電連接點連接到導電件上。在導電層形成工藝中，需要首先通過濺射或無電極電鍍在面板組件正面801包括封裝層正面121和晶片100的活性面101上沉積種子金屬層，所述種子金屬層通常是銅層，種子層很薄，通常在100nm的範圍，種子層被用作圖案化導電層形成過程的導電平面。在圖案化導電層電路的形成過程中，電連接點以物理連接接觸的形式連接到面板組件正面801並與種子層物理接觸以形成導電通路，通常的，導電層形成設備中還包括陽極，在導電層形成過程中，將面板組件800作為陰極，浸沒在處理液中，電流從電連接點，種子層，處理液和陽極流過，將金屬沉積在面板組件正面801形成導電層電路圖案。在此過程中，導電層形成設備的電連接點和種子層的物理接觸狀況對導電層形成工藝的穩定性和導電層的電路圖案質量至關重要，然而，由於種子層厚度薄，和電連接點的接觸力可能導致接觸位置處的導電種子層磨損，從而導致面板組件800和電連接點的導電接觸不良並影響導電層電路圖案質量。導電件的存在使電連接點的種子層即使在磨損的狀況下依然由於導電件的導電能力使面板組件800和電連接點接觸良好。同時導電件增強了面板組件800的導電性能，對電流具有很好的傳導作用，導電件使電連接點處的電流在整個面板組件正面801均勻流動。優選的，種子層將所述面板組件800上的至少一個所述導電件207的至少一部分和所述面板組件800上的至少一個所述晶片100覆蓋為一體。如圖1h所示，從面板組件800中分離晶片100，利用機械或激光沿著晶片100的外圍進行切割。可以將面板組件800分割成圓形、多邊形、以及任意不規則形狀；可以沿著晶片100的外邊緣進行切割；優選的，距離晶片外邊緣一定距離處進行切割。在切割步驟中，可以將金屬模擬圖案125保留在分割後的晶片周圍，也可以將金屬模擬圖案125在分割過程中去除。如圖1i所示，在一個實施例中，沿著晶片100外圍的金屬模擬圖案125邊緣進行切割。例如沿分割線131進行切割。如圖1j所示，在晶片100的所述活性面101和導電層上形成介電層133；以及切割封裝後的晶片形成單個芯片。使用層壓，塗覆、噴塗、印刷、模塑以及其它等適合方法在導電層表面形成一層或多層介電層133。介電層133可以為BCB苯並環丁烯、PI聚醯亞胺、PBO聚苯並

唑、ABF、二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚合物基質介電膜、有機聚合物膜；也可以為有機複合材料、樹脂複合材料、高分子複合材料、聚合物複合材料，例如具有填充物的環氧樹脂、ABF、或具有合適填充物的其它聚合物；還可以為其它具有相似絕緣和結構特性的材料。介電層133起到保護導電層和絕緣的作用。封裝成型的晶片結構如圖4a所示。可選的，介電層133的施加步驟也可以在形成導電層之後，切割面板組件800分離出單個晶片之前進行。可選的，在切割面板組件800分離出單個晶片步驟之後和/或介電層133的施加步驟之後，對塑封層背面119進行研磨或拋光來減薄對塑封層117的厚度，在一實施例中，塑封層117的厚度可減薄至晶片100的背面，封裝成型的晶片結構如圖4b所示。在一優選實施例中，在介電層133的施加步驟之後，蝕刻減薄最外層導電層厚度，以在介電層133的外表面形成凹槽137，封裝成型的晶片結構如圖4c所示。利用機械或激光切割的方式將封裝成型的晶片100切割形成多個封裝芯片135，形成的芯片135封裝結構如圖5a，5b和5c所示。重新回到圖1f至圖1j的步驟中。在一個實施例中，導電層的形成步驟可以為：在晶片100的活性面101上形成導電跡線123；使用層壓，塗覆、噴塗、印刷、模塑以及其它等適合方法在導電跡線123表面形成一層或多層介電層133，介電層133的高度高於導電跡線123的高度，將導電跡線123完全包封於介電層133中；在介電層133上與導電跡線123的焊墊或連接點對應的位置處形成開口，在開口內形成導電凸柱。又一實施例中，開口內可不形成導電凸柱，使完成後的封裝體的導電跡線123的焊墊或連接點從開口中露出。利用塑封的方法形成面板組件的優點： (1)面板組件結合牢固； (2)容易形成正面為水平的面板組件； (3)塑封層117將晶片背面和側面牢牢包覆，在導電層形成過程中，處理液不容易沁入晶片背面和側面。圖2a至圖2d示出了示例性面板封裝方法的工藝流程實施例。如圖2a所示，提供塑性材料加工成型設備，所述塑性材料加工成型設備可以為注塑成型設備、熱壓成型設備、漿料印刷設備、壓縮模塑設備、傳遞模塑設備、液體密封劑模塑設備、真空層壓設備或其它合適的成型設備。所述塑性材料加工成型設備具有下模板201，下模板201具有下模板正面203和下模板背面205，下模板正面203優選的為一個平面，下模板正面203也可以根據具體需要設置為具有凹凸的表面。將至少一個半導體晶片100直接排布在下模板201上，晶片100的活性面101朝向下模板201排布。塑性材料加工設備還包括抽真空裝置，其中下模板201上具有用於抽真空的氣孔，下模板利用抽真空時形成的真空度將晶片100固定在下模板201上。優選的，在將晶片100排布在下模板201之前，在下模板正面203放置一個隔離層209，用於將晶片100和下模板201隔離開來，所述隔離層209還具有保護晶片100的活性面101的作用，以及在塑封層形成後，使面板組件容易從下模板分離的作用，所述隔離層209可以為高分子膜、橡膠膜、聚合物膜等。在一個實施例中，隔離層209可以採用卷軸211輸送的方式置於下模板正面203，利用卷軸211在每一次成型後自動更換隔離層209。優選的，下模板201上排布晶片100的同時還排布有導電件207，該導電件207的材質可選為金屬、石墨、銅、金、銀、鐵、鋁等。所述導電件207的設置位置為導電件的至少一部分對應於後序導電層形成過程中電連接接觸點的位置，通常的，電連接接觸點的位置對應於下模板201的外圍，故而，所述導電件圍繞下模板201的外圍佈置。通常下模板201的形狀為四邊形，電連接接觸點的位置可以為對應於下模板201的四個邊的邊沿內測，沿著下模板201的四條邊平行延伸，此時，導電件設置於下模板201的四個邊的邊沿內測，沿著下模板201的四條邊平行延伸，此時，導電件還可以設置於下模板201的相對的兩個邊的邊沿內測，沿著下模板201的相對的兩個邊的邊沿內測平行延伸；電連接接觸點的位置還可以為對應於下模板201的相對的兩個邊的邊沿內測，沿著下模板201的相對的兩個條邊平行延伸，此時，導電件設置於下模板201的相對的兩個邊的邊沿內測，沿著下模板201的相對的兩個邊的邊沿內測平行延伸。導電件的寬度優選的大於電連接接觸點區域面積；導電件的長度優選為穿過整個下模板201，從下模板201一端延伸到另一端；導電件的高度可以為任意高度，可以為和裸片高度相同，可以為低於裸片高度，也可以為高於裸片高度。導電件優選為金屬箔，例如銅箔。圖2b為根據一個實施例，晶片100在下模板201上的排布俯視圖。在另外實施例中下模板201上的晶片100數量由下模板201和晶片100的尺寸決定，例如：下模板201尺寸為600×580mm，可容納兩(02)片12寸晶片100；五(05)片8寸晶片100，或九(09)片6寸晶片100。在另一實施例中，下模板201尺寸為670x670mm，可容納四(04)片12寸晶片100，九(09)片8寸晶片100或十六(16)片6寸晶片。優選的，晶片100在下模板201上的排布為在下模板201的外圍邊緣周邊留出一個空白區，所述空白區分為密封區215和電連接點接觸區217，電連接點接觸區217排布有導電件207。導電層形成過程中，密封件所處的區域在導電件207所處的區域的內部，所以密封區215位於晶片排布區和導電件207所處區域之間。晶片100在下模板201上的排布為晶片100之間還留有一定空白區，該空白區為在接下來的流程中形成金屬模擬圖案125的金屬模擬圖案形成區213，以及接下來流程中分割面板組件上的晶片100成為獨立的單一晶片100的分割區域。圖2c中示出了在下模板201上晶片100四周形成塑封層117，塑封層117形成在晶片背面107以及露出的下模板201和/或露出的隔離層209上。塑封層117用於將下模板201和晶片100完全包封住，以構造面板結構。當下模板201上置有導電件207時，塑封層117將下模板201，晶片100以及導電件207完全包封住，以構造面板結構。可選地，在形成塑封層117之前，可以執行一些前處理步驟，例如化學清洗、等離子清洗等，將表面的雜質去除，以便塑封層117與晶片100和下模板201之間結合更加密切。塑封層117可採用漿料印刷、注塑成型、熱壓成型、壓縮模塑、傳遞模塑、液體密封劑模塑、真空層壓、或其它合適的成型方式。塑封層117可採用有機複合材料、樹脂複合材料、高分子複合材料、聚合物複合材料，例如具有填充物的環氧樹脂、ABF(Ajinomoto buildup film)、或具有合適填充物的其它聚合物。塑封層117包括與下模板201相對的塑封層背面119，塑封層背面119基本上與下模板201平行。可選的，塑封層117的厚度可以通過對塑封層背面119進行研磨或拋光來減薄，在一實施例中，塑封層117的厚度可減薄至晶片100的背面。圖2d示出了將面板組件800從下模板201分離以及利用面板組件800在晶片100表面進行導電層的製作。模塑流程結束後，晶片100，塑封層117以及當有導電件207存在時的導電件207構成的面板結構稱為面板組件800。接下來的導電層形成流程在面板組件800上進行。面板組件正面801為由晶片100的活性面101以及當存在導電件207時的導電件207的一個表面和塑封層正面121組成。面板組件正面801優選的為一個平面，即晶片100的活性面101以及當存在導電件時的導電件的一個表面和塑封層正面121高度相同處於一個平面上。面板組件的正面801也可以為任意表面，當下模板201設置為具有凹凸的表面時，面板組件的正面801為對應的凸凹表面，或者將組件從下模板201分離後，在塑封層正面121利用激光、機械雕刻形成所需圖案。面板組件背面803優選的為和面板組件正面801基本平行的水平結構，但本公開並不對面板組件的背面的形狀，狀態做任何限制。可選的，在將面板組件800從下模板201分離出後，在面板組件背面803連接一個支撐板，用於支撐面板組件800使面板組件800更易轉移和進行接下來流程的操作。利用形成的面板組件800在晶片100的活性面101上形成圖案化導電層。導電層的形成方式以及材料等細節具體見對圖1a至圖1j中導電層形成步驟的描述，在此不再贅述。在一實施例中，載板111上排布晶片100的同時還排布有導電件207，此時，導電件207與電連接點的位置相對應，在導電層形成過程中，電連接點連接到導電件207上。導電件207的存在使電連接點的種子層即使在磨損的狀況下依然由於導電件的導電能力使面板組件800和導電層形成設備的電連接點接觸良好。同時導電件增強了面板組件800的導電性能，對電流具有很好的傳導作用，導電件使電連接點處的電流在整個面板組件正面801均勻流動。從面板組件800中分離晶片100、在晶片100的活性面101和導電層上形成介電層133、切割封裝後的晶片形成單個芯片的步驟具體細節見圖1a至圖1j中各對應步驟的描述，在此不再贅述。圖3a至圖3e示出了示例性面板封裝方法的工藝流程實施例。如圖3a所示，提供模具框300，模具框300的形狀可以為：圓形、三邊性，四邊形或其它任何形狀，模具框300的材質優選為金屬或任何材料外塗覆金屬(將金屬和塗覆金屬的模具框300以下均稱為金屬模具框)，金屬模具框300可以在導電層形成流程中，被用作導電結構，提高導電性並使電流密度分佈均勻，金屬模具框300可選的可以為銅、鐵、鋁、不銹鋼等。優選的，模具框300為不銹鋼材質的四邊形框。模具框的高度為不低於晶片100的高度。模具框300上具有至少一個模具通孔301，模具通孔301的尺寸為不小於晶片100的尺寸，優選的，模具框300的四周分佈有空白區，所述空白區為密封區303和/或電連接點接觸區305，密封區302對應于導電層形成流程中密封件所處的對應區域，電連接點接觸區305對應為電連接接觸點的位置，密封件所處的區域在電連接接觸點區域的內部，所以密封區302位於電連接點接觸區305的內部。圖3b所示，將晶片100和模具框300按照預定位置排布在載板111或者塑性材料加工成型設備下模板201上。提供一個載板111，在載板正面113上排布模具框300和至少一個晶片100，晶片100置於模具框300的模具通孔301中，晶片100的活性面101朝向載板111排布，晶片100在一個實施例中，利用粘接層109將晶片100粘合並固定在載板111上。載板111的形狀為：圓形、三邊形、四邊形或其它任何形狀，載板111的大小可以是小尺寸的晶圓襯底，也可以是各種尺寸特別是大尺寸的矩形載板，載板的材質可以是金屬、非金屬、塑料、樹脂、玻璃、不銹鋼等。本公開並不對載板的形狀、尺寸、材質做任何限定，優選的，載板111為不銹鋼材質的四邊形板。粘接層109可通過層壓、印刷、噴塗、塗敷等方式形成在載板正面113上。為了便於在之後的流程中將載板111和塑封完成的晶片100分離，粘接層109優選的採用易分離的材料。將載板111轉移至塑性材料成型設備進行塑封成型。可選的，將晶片100直接排布在塑性材料加工成型設備的下模板201上，塑性材料加工成型設備可以為注塑成型設備、傳遞模塑設備、液體密封劑模塑設備、或其它合適的成型設備。所述塑性材料加工成型設備具有下模板201，將至少一個晶片100直接排布在下模板201上，晶片100的活性面101朝向下模板201排布。塑性材料加工設備還包括抽真空裝置，其中下模板201上具有用於抽真空的氣孔，下模板利用抽真空時形成的真空度將晶片100固定在下模板201上。優選的，在將晶片100排布在下模板201之前，在下模板正面203放置一個隔離層209，用於將晶片100和下模板201隔離開來，所述隔離層209還具有保護晶片100的活性面101的作用，以及在塑封層形成後，使面板組件容易從下模板分離的作用，所述隔離層209可以為高分子膜、橡膠膜、聚合物膜等。在一個實施例中，隔離層209可以採用卷軸211輸送的方式置於下模板正面203，利用卷軸211在每一次成型後自動更換隔離層209。塑性材料加工成型設備還包括澆口307，通過澆口將熔融的模塑材料灌入模具框300上的模具通孔301中。圖3c示出了將塑封後的組件從下模板201分離，露出晶片100的活性面101和塑封層正面121以及模具框正面309。塑封層117將晶片110以及模具框300連接成一體，形成面板狀，接下的工序在此重新構造的面板結構上進行。將晶片100，塑封層117以及模具框300構成的面板結構稱為面板組件800。面板組件正面801為由晶片100的活性面101以及模具框正面309和塑封層正面121組成。面板組件正面801優選為一個平面，即晶片100的活性面101以及模具框正面309和塑封層的正面121高度相同處於一個平面上。面板組件的正面801也可以為任意表面，當下模板201/載板111設置為具有凹凸的表面時，面板組件正面801為對應的凸凹表面，或者將組件從下模板201/載板111分離後，在塑封層正面121利用激光、機械雕刻形成所需圖案。面板組件背面803優選的為和面板組件正面801基本平行的水平結構，但本公開並不對面板組件800的背面的形狀做任何限制。利用模具框300進行塑封的優點在於，可以有效減少面板組件800的翹曲，在塑封過程中，塑封層材料需要經過一個固化過程使材料充分固化從而使其牢牢和晶片100結合形成塑封層，固化過程會伴隨著塑封層材料的收縮，從而造成整個面板組件100的翹曲，本公開實施例中使用模具框300將塑封過程分為多個區，塑封材料在各個區域分區固化，這種分區固化的方法，將塑封材料的收縮區域從整個大範圍區域減小到每一個模具框通孔301中的小區域，從而塑封材料固化收縮引起的應力會由於收縮面積的減小而成相應倍數的減小，從而降低翹曲程度。可選的，在將面板組件800從下模板201分離出後，在面板組件背面803連接一個支撐板，用於支撐面板組件800使面板組件800更易轉移和進行接下來流程的操作。圖3d中示出了利用面板組件800在晶片100的活性面101上形成圖案化導電層和從面板組件800中分離晶片100。導電層的形成方式以及材料等細節具體見對圖1a至圖1j中導電層形成步驟的描述，在此不再贅述。模具框300的四周分佈有空白區，所述空白區為密封區303和/或電連接點接觸區305，密封區303用於提供導電層形成過程中密封件密合的區域，電連接點接觸區305用於提供和導電層形成設備的電連接點接觸的區域，同時，模具通孔301中晶片100周圍的塑封層正面121和/或模具框正面309，提供了空白區，所述空白區可以提供為形成金屬模擬圖案125的金屬模擬圖案形成區。將金屬模具框300引入面板組件的優點在於：金屬模具框300具有很好的電流傳導作用，導電層形成工藝中，金屬模具框300的電連接點接觸區305與裝置的電連接點連接，金屬模具框300的存在使電連接點處的種子層即使在磨損的狀況下依然由於金屬模具框300的導電能力使面板組件800和裝置的電連接點接觸良好。同時金屬模具框300增強了面板組件800的導電性能，對電流具有很好的傳導作用，導電件使電連接點處的電流在整個面板組件正面801均勻流動。從面板組件800中分離晶片100，將模具通孔301中包含晶片100的塑封單元從模具框300中分離出。在晶片100的活性面101和導電層上形成介電層133、切割封裝後的晶片形成單個芯片的步驟具體細節見圖1a至圖1j中各對應步驟的描述，在此不再贅述。除了利用塑性材料成型的方法構建面板組件800，在一個實施例中構建面板組件800的方法為：提供一個板件，所述板件具有至少一個凹腔。優選的，所述板件為不銹鋼材質的四邊形。凹腔的尺寸為不小於晶片的尺寸。優選的，凹腔的形狀和尺寸與晶片的形狀和尺寸基本相同，可以正好將晶片嵌入在凹腔中，晶片的邊緣和凹腔的邊緣無縫銜接。板件和凹腔的高度優選為：和安裝於凹腔中的晶片100的高度相同，即晶片100的活性面101和板件正面保持水平。優選的，板件上凹腔的四周分佈有空白區，所述空白區可提供為密封區和/或電連接點接觸區和/或金屬模擬圖案區。提供至少一個晶片100，所述晶片100具有活性面101和晶片背面107，將晶片100的活性面101朝向凹腔外，晶片背面107朝向凹腔內，放置於板件的凹腔中，裸露出晶片100活性面101。優選的，晶片100的活性面101和板件正面處於同一平面。面板組件800由至少一個晶片100和板件構成。所述面板組件正面801為由晶片100的活性面101以及板件正面組成，優選的，面板組件正面801為一個平面，即晶片100的活性面101以及板件正面高度相同處於一個平面上。面板組件背面優選的為和面板組件正面801基本平行的水平結構。本公開實施例所遵循的原則是，利用能夠將至少一個晶圓100連為一體的方法，使晶圓100和載體形成面板組件800，例如可以為塑性材料成型的方法，可以為板件連接的方法，也可以為利用膠粘物質噴塗固化連接的方法等，在這種原則指導下，本領域技術人員可以設想面板組件800的其它構建方式，而不脫離本公開的保護範圍。圖4a是根據本公開一示例性實施例提供的利用上述封裝方法得到的晶片封裝結構的示意圖。晶片封裝結構包括：半導體晶片100，所述半導體晶片100具有活性面101和晶片背面107，晶片100包括多個裸片，其中每一個裸片的活性表面構成了晶片100的活性面101，活性面101包括用於將功能電路引出的焊墊103以及用於保護該焊墊103的絕緣保護層105；包封在所述半導體晶片100的塑封層117，所述塑封層117可採用有機複合材料、樹脂複合材料、高分子複合材料、聚合物複合材料，例如具有填充物的環氧樹脂、ABF(Ajinomoto buildup film)、或具有合適填充物的其它聚合物；形成在所述半導體晶片100活性表面上的導電層，導電層由導電跡線123和/或導電凸柱127構成，導電層可以為一層也可以為多層。所述導電層可以是一層或多層的金、銀、銅、錫、鋁等材料或其它合適的導電材料；形成在所述導電層和所述半導體晶片100活性表面上的介電層133，介電層133可以為BCB苯並環丁烯、PI聚醯亞胺、PBO聚苯並

唑、ABF、二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚合物基質介電膜、有機聚合物膜；也可以為有機複合材料、樹脂複合材料、高分子複合材料、聚合物複合材料，例如具有填充物的環氧樹脂、ABF、或具有合適填充物的其它聚合物；還可以為其它具有相似絕緣和結構特性的材料，介電層133起到保護導電層和絕緣的作用；在一個實施例中，所述導電層與所述半導體晶片100活性表面上的焊墊103電連接，用於將所述焊墊103引出；在一些示例中，所述塑封層117具有塑封層正面，所述塑封層正面還可以包括金屬模擬圖案125。在優選實施例中，通過芯片封裝結構的模擬設計，所述塑封層的材料和/或厚度設計為與所述介電層的材料和/或厚度相匹配，以減緩或消除翹曲；在一個實施例中，所述塑封層包封住所述晶片100的晶片側面129和晶片背面107；在另一個實施例中，如圖4b所示，所述塑封層117包封住所述晶片100的晶片側面129，露出晶片背面107。在一個優選示例中，如圖4c所述，所述介電層133的表面具有凹槽137。圖5a是根據本公開一示例性實施例提供的利用上述封裝方法得到的芯片135封裝結構的示意圖。芯片135封裝結構包括：裸片140，所述裸片140具有裸片活性面141和裸片背面143，裸片活性面141還包括用於將功能電路引出的焊墊103以及用於保護該焊墊的絕緣保護層105；形成在所述裸片背面143的塑封層117，所述塑封層117可採用有機複合材料、樹脂複合材料、高分子複合材料、聚合物複合材料，例如具有填充物的環氧樹脂、ABF(Ajinomoto buildup film)、或具有合適填充物的其它聚合物；形成在所述裸片活性面143上的導電層，導電層由導電跡線123和/或導電凸柱127構成，導電層可以為一層也可以為多層。所述導電層可以是一層或多層的金、銀、銅、錫、鋁等材料或其它合適的導電材料；形成在所述導電層上的介電層133，介電層133可以為BCB苯並環丁烯、PI聚醯亞胺、PBO聚苯並

唑、ABF、二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚合物基質介電膜、有機聚合物膜；也可以為有機複合材料、樹脂複合材料、高分子複合材料、聚合物複合材料，例如具有填充物的環氧樹脂、ABF、或具有合適填充物的其它聚合物；還可以為其它具有相似絕緣和結構特性的材料，介電層133起到保護導電層和絕緣的作用；在一個實施例中，所述導電層與所述裸片活性面141上的焊墊103電連接，用於將所述焊墊103引出；在一個實施例中，所述介電層133的邊緣和裸片140的邊緣齊平；在優選實施例中，通過芯片封裝結構的模擬設計，所述塑封層117的材料和/或厚度設計為與所述介電層133的材料和/或厚度相匹配，以減緩或消除翹曲。在另一優選實施例中，所述介電層133的表面具有凹槽。在一個實施例中，所述塑封層117的邊緣和裸片140的邊緣齊平；在另一個實施例中，如圖5b所示，所述裸片背面143沒有包封的塑封層117，裸露出裸片背面143。再一個實施例中，如圖5c所示，所述介電層133的表面具有凹槽137。圖6示出了封裝芯片在使用時的示意圖，在使用過程中通過焊料601將封裝芯片連接到電路板或基板上603上，然後與其他電路原件進行連接。當所述封裝芯片的介電層133的表面上具有凹槽137時，可使焊料601連接穩定，不易移動。在通過焊料601將芯片135連接到電路板或基板502上時，需要經過回流(reflow)過程，需將焊料601加熱到熔點以上。在此過程中，由於位於裸片活性面一側的介電層133的材料和裸片的材料之間材料特性的差異，易於在加熱時，在芯片封裝結構中產生局部熱應力，使芯片封裝結構產生翹曲，而當裸片背面一側具有塑封層117時，由於這種“平衡”的封裝結構，即有機層材料特性/無機層材料特性/有機層材料特性，可以減緩或者消除芯片封裝結構的翹曲。進一步的，可以通過對芯片封裝結構的模擬設計，將塑封層117的材料性質和/或厚度設計為和介電層133的材料和/或厚度相匹配。從而更好的減少或消除芯片封裝結構的翹曲。以上所述的具體實施例，其目的是對本公開的技術方案和技術效果進行進一步的詳細說明，但是本領域技術人員將理解的是，以上所述具體實施例，並不用於限制本公開，凡在本公開的發明思路之內，所做的任何修改、等同替換、改進等，均應包含在本公開的保護範圍之內。

100:晶片 101:活性面 103:焊墊 105:絕緣保護層 107:晶片背面 109:粘接層 111:載板 113:載板正面 115:載板背面 117:塑封層 119:塑封層背面 121:塑封層正面 123:導電跡線 125:金屬模擬圖案 127:導電凸柱 129:晶片側面 131:分割線 133:介電層 135:芯片 137:凹槽 140:裸片 141:裸片活性面 143:裸片背面 201:下模板 203:下模板正面 205:下模板背面 207:導電件 209:隔離層 211:卷軸 213:金屬模擬圖案形成區 215:密封區 217:電連接點接觸區 300:模具框 301:模具通孔 303:密封區 305:電連接點接觸區 307:澆口 309:模具框正面 601:焊料 603:基板 800:面板組件 801:面板組件正面 803:面板組件背面

圖1a至圖1j是根據本公開一示例性實施例提出的封裝方法的流程。圖2a至圖2d是根據本公開另一示例性實施例提出的封裝方法的流程。圖3a至圖3e是根據本公開再一示例性實施例提出的封裝方法的流程。圖4a至圖4c是根據本公開示例性實施例提供的利用上述封裝方法得到的晶片封裝結構的結構示意圖。圖5a至圖5c是根據本公開示例性實施例提供的利用上述封裝方法得到的芯片封裝結構的結構示意圖。圖6是根據本公開一示例性實施例形成的封裝結構焊接到電路板的截面圖。圖7中的(a)和(b)分別是晶圓級芯片尺寸封裝，導電層形成裝置的導電夾具示意圖的主視圖和俯視圖。

100:晶片

117:塑封層

131:分割線

Claims

一種半導體裝置封裝方法，其特徵在於，包括：提供至少一個晶片，所述晶片具有活性面和晶片背面；將至少一個所述晶片排布在面板上形成面板組件；在所述面板組件上的所述晶片的所述活性面上形成導電層；在所述晶片的所述活性面和所述導電層上形成介電層。
根據請求項1所述的方法，其中，所述晶片的所述活性面包括焊墊和絕緣保護層，所述導電層形成在所述焊墊和所述絕緣保護層上，所述導電層和所述焊墊電連接，用於將焊墊引出。
根據請求項2所述的方法，其中，所述晶片的所述晶片背面朝向所述面板組件，所述晶片的所述活性面朝離所述面板組件，裸露出所述活性面。
根據請求項3所述的方法，其中，所述面板組件具有面板組件正面，所述面板組件正面為一個平面。
根據請求項1-4中任一項所述的方法，其中，所述面板組件包括空白區，所述空白區包括電連接點接觸區，所述電連接點接觸區用於提供和電連接點接觸的位置。
根據請求項1-4中任一項所述的方法，其中，所述面板組件包括空白區，所述空白區包括密封區，所述密封區用於提供密封件密合的位置。
根據請求項1-4中任一項所述的方法，其中，所述面板組件包括空白區，所述空白區包括金屬模擬圖案形成區。
根據請求項7所述的方法，其中，還包括在所述金屬模擬圖案形成區形成金屬模擬圖案的步驟。
根據請求項1-4中任一項所述的方法，其中，所述面板組件包括至少一個導電件，至少一個所述導電件的至少一部分與至少一個電連接點的位置相對應。
根據請求項1-4中任一項所述的方法，其中，所述面板組件為通過塑性材料成型將至少一個所述晶片連成一體。
根據請求項10所述的方法，其中，所述塑性材料成型包括：將至少一個所述晶片排布在載板或排布在下模板；所述晶片的所述活性面朝向載板正面或朝向下模板正面；在所述載板正面或所述下模板正面以及所述晶片上形成塑封層，以構造面板組件。
根據請求項9所述的方法，其中，所述面板組件為通過塑性材料成型將至少一個所述晶片，至少一個所述導電件連成一體。
根據請求項12所述的方法，其中，所述塑性材料成型包括：將至少一個所述晶片和至少一個導電件排布在載板或排布在下模板；所述晶片的所述活性面朝向載板正面或朝向下模板正面；在所述載板正面或所述下模板正面，和所述晶片以及所述導電件上形成塑封層，以構造面板組件。
根據請求項10所述的方法，其中，所述塑性材料成型包括：提供至少一個具有通孔的模具框；將至少一個所述晶片和至少一個所述模具框排布在載板或排布在下模板，所述晶片排布在所述通孔中；所述晶片的所述活性面朝向載板正面或朝向下模板正面；在所述載板正面或所述下模板正面，和所述晶片以及所述模具框上形成塑封層，以構造面板組件。
根據請求項9所述的方法，其中，所述導電層的形成步驟包括形成種子層，所述種子層將所述面板組件上的至少一個所述導電件的至少一部分和所述面板組件上的至少一個所述晶片覆蓋為一體。
根據請求項10所述的方法，其中，還包括利用圖像定位設備，對所述面板組件上的所述晶片進行圖像定位，確定所述晶片在所述面板組件的排布位置的步驟。
一種半導體裝置，其中，包括：晶片，所述晶片具有活性面和晶片背面；包封在所述晶片的塑封層；形成在所述晶片的所述活性面上的導電層；形成在所述晶片的活性面和所述導電層上的介電層。
根據請求項17所述的半導體裝置，其中，所述晶片的所述活性面包括焊墊和絕緣保護層，所述導電層形成在所述焊墊和所述絕緣保護層上，所述導電層和所述焊墊電連接，用於將焊墊引出。
根據請求項18所述的半導體裝置，其中，所述塑封層包封住所述晶片的晶片側面和晶片背面。
根據請求項19所述的半導體裝置，其中，所述塑封層的材料和/或厚度設計為與所述介電層的材料和/或厚度相匹配，以減緩或消除翹曲。
根據請求項18所述的半導體裝置，其中，所述塑封層包封住所述晶片的所述晶片側面，露出所述晶片的所述晶片背面。
根據請求項17-21中任一項所述的半導體裝置，其中，所述塑封層具有塑封層正面，所述塑封層正面形成有金屬模擬圖案。
根據請求項17-21中任一項所述的半導體裝置，其中，所述介電層的表面具有凹槽。
一種半導體裝置，其特徵在於，包括：裸片，所述裸片具有裸片活性面和裸片背面；形成在所述裸片背面的塑封層；形成在所述裸片活性面上的導電層；形成在所述裸片活性面和所述導電層上的介電層。
根據請求項24所述的半導體裝置，其中，所述裸片活性面包括焊墊和絕緣保護層，所述導電層形成在所述焊墊和所述絕緣保護層上，所述導電層和所述焊墊電連接，用於將焊墊引出。
根據請求項25所述的半導體裝置，其中，所述塑封層的邊緣和半導體裸片的邊緣齊平。
根據請求項25所述的半導體裝置，其中，所述介電層的邊緣和半導體裸片的邊緣齊平。
根據請求項24-27中任一項所述的半導體裝置，其中，所述塑封層的材料和/或厚度設計為與所述介電層的材料和/或厚度相匹配，以減緩或消除翹曲。
根據請求項24-27中任一項所述的半導體裝置，其中，所述介電層的表面具有凹槽。