CN107017152B - 复合晶片及其制造方法 - Google Patents

复合晶片及其制造方法 Download PDF

Info

Publication number
CN107017152B
CN107017152B CN201710134266.9A CN201710134266A CN107017152B CN 107017152 B CN107017152 B CN 107017152B CN 201710134266 A CN201710134266 A CN 201710134266A CN 107017152 B CN107017152 B CN 107017152B
Authority
CN
China
Prior art keywords
layer
sic
substrate
functional layer
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710134266.9A
Other languages
English (en)
Other versions
CN107017152A (zh
Inventor
R.贝格尔
W.莱纳特
A.毛德
G.鲁尔
R.鲁普
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107017152A publication Critical patent/CN107017152A/zh
Application granted granted Critical
Publication of CN107017152B publication Critical patent/CN107017152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Laminated Bodies (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及复合晶片及其制造方法。一种复合晶片包括衬底和SiC基功能层。衬底包括多孔碳衬底芯和包装衬底芯的包装层。SiC基功能层在与包装层的界面区处包括碳化物和硅化物中的至少一个，碳化物和硅化物通过SiC基功能层的部分与碳化物和硅化物形成金属的反应而形成。在功能层的厚度上积分的碳化物和硅化物形成金属的数量是10‑4mg/cm2到0.1mg/cm2。

Description

复合晶片及其制造方法
技术领域
本文中描述的实施例涉及晶片，尤其具有衬底和布置在衬底上的SiC基功能层的复合晶片，并且涉及用于制造这样晶片的方法。
背景技术
相对于由硅晶片制成的更一般的器件，SiC基半导体器件供给许多优点。例如，耐受高温并且具有宽带隙的SiC非常适合于高温电子系统（诸如功率电子器件或高温传感器）中的应用。
由于SiC的高成本，薄SiC基功能层对于SiC基器件是合乎期望的。功能层能够布置在衬底上，该衬底提供基体材料并且在SiC层的处理期间以及还可能在最终的器件中允许足够的机械和热稳定性。除了不及SiC昂贵，衬底应当良好地粘附到SiC，应当易于处置和能够耐得住处理条件（诸如高温），并且不应当使处理设备受不需要的物质污染。
发明内容
根据本发明的实施例，复合晶片包括：衬底，包括多孔碳衬底芯和包装层，包装层以基本上氧密封的方式包装衬底芯；以及接合在衬底上的SiC基功能层。SiC基功能层在与包装层的界面区处包括碳化物和硅化物中的至少一个，碳化物和硅化物通过SiC基功能层的部分与碳化物和硅化物形成金属的反应而形成。在功能层的厚度上积分的碳化物和硅化物形成金属的数量是10-4mg/cm2到0.1mg/cm2。
根据本发明的实施例，晶片包括：接合在衬底上的SiC基功能层，其中SiC基功能层在一侧面上包括碳化物和硅化物中的至少一个，碳化物和硅化物通过SiC基功能层的部分与碳化物和硅化物形成金属的反应而形成。在功能层的厚度上积分的碳化物和硅化物形成金属的数量是10-4mg/cm2到0.1mg/cm2。
根据本发明的实施例，提供了用于制造复合晶片的方法。方法包括：提供多孔碳衬底芯；使用包装层包装衬底芯，由此获得衬底；提供SiC基功能层；在SiC基功能层上或在包装层的部分上形成包括碳化物和硅化物形成金属的粘附层，粘附层具有1nm和10nm之间或1nm和100nm之间的厚度；在衬底上以这样的方式放置SiC基功能层使得粘附层插入在包装层和功能层之间；以及在衬底上以这样的方式接合SiC基功能层使得粘附层的碳化物和硅化物形成金属的至少部分与功能层的SiC的部分反应以形成碳化物和硅化物中的至少一个。在复合晶片中，包装层以基本上氧密封的方式包装衬底芯。
根据本发明的实施例，复合晶片包括：衬底，衬底包括多孔碳衬底芯和包装层，包装层包括反应形成的SiC并且以基本上氧密封的方式包装衬底芯；以及接合在衬底上的SiC基功能层。SiC基功能层在与包装层的界面区处包括以下中的至少一个：碳化物、硅化物和两者的混合物。
根据本发明的实施例，提供了用于制造复合晶片的方法。方法包括：提供多孔碳衬底芯；在衬底芯上形成Si层，并且从Si层反应形成SiC层，使得衬底芯被包装在包括SiC层并且以基本上氧密封的方式包装衬底芯的包装层中，由此获得衬底；提供SiC基功能层；在SiC基功能层上或在包装层的部分上形成包括碳化物和硅化物形成金属的粘附层；在衬底上以这样的方式放置SiC基功能层使得粘附层插入在包装层和功能层之间；以及在衬底上以这样的方式接合SiC基功能层使得粘附层的碳化物和硅化物形成金属的至少部分与功能层的SiC的部分反应以形成碳化物和硅化物中的至少一个。
通过阅读后面的详细描述并且通过观看附图，本领域技术人员将认识到附加的特征和优点。
附图说明
图中的部件不一定按比例或者包括所有细节。相反的，图是示意性的并且具有图示本发明的原理的目的。此外，在图中，相似的参考数字指定对应的部分。在附图中：
图1是根据实施例的复合晶片的示意侧视图；
图2和3是根据进一步实施例的复合晶片的示意侧视图；
图4a、4b以及5a到5c是根据进一步实施例的复合晶片的示意侧视图，其中衬底已全部地或部分地被去除；以及
图6a到6e图示了根据进一步实施例的用于制造复合晶片的方法。
具体实施方式
在后面的详细描述中参考附图，附图形成本文的部分并且通过图示的方式示出了其中可以实践本发明的具体实施例。在这点上，诸如“顶”、“底”、“前”、“背”等的方向术语参考被描述的（一个或多个）图的定向使用。因为实施例的部件可以按许多不同的定向放置，所以方向术语用于图示的目的并且决不限制。要理解的是，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以进行结构或逻辑的改变。因此，后面的详细描述不要以限制的意义理解，并且本发明的范围由所附的权利要求限定。被描述的实施例使用具体的语言，该具体的语言不应当解释为限制所附权利要求的范围。
要理解的是，本文中描述的各种示例性实施例的特征可以彼此组合，除非另外特别注明。例如，作为一个方面或实施例的部分图示或描述的特征能够连同其它方面或实施例的特征一起使用以产生更进一步的方面或实施例。本描述意图包括这样的修改和变型。
术语“复合晶片”涉及具有（这里为SiC基）功能层和功能层内或外侧的附加元件（诸如界面区）的任何晶片。具体地说，术语“复合晶片”涉及具有功能层和在其上接合该层的衬底的晶片。在替代实施例中，衬底可以被去除，仅留下界面区。
本说明书中使用的术语“垂直”意图描述被垂直于半导体衬底的主表面布置的定向。
本说明书中使用的术语“功能层”意图描述：可能在对该功能层附加的掺杂、分层、结构化或其它类型的处理之后由于其半导电属性而直接促成半导体器件（诸如传感器、二极管和/或晶体管）的功能的层。当提到半导体器件时，一般意指至少双端子器件，其一个示例是二极管。半导体器件还可以是三端子器件，诸如场效应晶体管（FET）、绝缘栅双极晶体管（IGBT）、结型场效应晶体管（JFET）和晶闸管，等等。半导体器件还可以包括多于三个端子。根据实施例，半导体器件是功率器件。
本说明书中使用的术语“SiC基”层意图描述包括碳化硅（SiC）即硅和碳的化合物的层。这不排除其它元素的存在。本文中，SiC基功能层被理解为主要包括以任何晶体配置（例如以层叠配置）的SiC（多于50%的SiC，优选地多于80%的SiC）。在本文档中，除非另外说明，任何元素浓度或比率基于粒子数量（原子或分子的数量）。
本说明书中使用的术语“碳化物形成金属”意图描述当与C反应时尤其当被促使与SiC基层反应时能够形成碳化物的金属元素。碳化物形成金属还可以存在于化合物中，尤其在包含氮N的化合物（诸如例如氮化钛）中。反应可以仅在高温（例如700℃以上）发生。则产生的碳化物是稳定的（也在低温下）。同样地，术语“硅化物形成金属”意图描述当与Si反应时尤其当被促使与SiC基层反应时能够形成硅化物的金属。包括在这个限定中的材料例如是来自周期表的4到10族之一的过渡金属。具有这个属性的具体金属包括Mo、Ta、Nb、V、Ti、W、Ni和Cr。硅化物形成金属还可以存在于化合物中，尤其在具有Si的化合物（诸如硅钼）中。术语“碳化物和硅化物形成金属的数量”包括存在于任何化合物中的金属的数量，并且尤其包括存在于SiC基层的碳化物和硅化物中的金属的数量。
本说明书中使用的术语“氧密封”意图描述在电子部件的处理和使用条件下（例如在高达1500℃或1550℃温度）基本上是氧密封的材料。本文中使用的“基本上氧密封”被理解为仅允许可忽略数量的氧，例如少于1mg O2/cm2/h，甚至可能少于0.1mg/cm2/h。
本说明书中使用的术语“包装”层意图描述从所有侧面包覆衬底芯的层。该层可以包括不同的子层，例如每个侧面一个子层或一个子层布置在另一子层外侧。而且，“包装”意味着包装层（子层）没有完全开放的间隙。
术语功能层被“接合”在衬底上包括通过接合尤其通过热接合可获得的任何连接，并且在两个层之间不排除附加层，诸如接合材料层，但优选的是功能层直接接触衬底。这里，术语“直接接触”意指功能层直接邻近于衬底而在中间不具有任何连续的其它层（例如没有未反应的碳化物和硅化物形成金属的连续层）。这不排除在它们的界面处存在的未反应的金属或其它材料的一些局部杂质或岛，例如碳化物和/或硅化物岛。优选地，这样的岛占据少于界面表面的20%。
本文中描述的具体实施例关于而不限制于包括衬底和SiC基功能层的复合晶片，其中衬底包括多孔碳衬底芯和包装衬底芯的包装层（氧阻挡层），其中通过把碳化物和硅化物形成金属的薄粘附层反应成为接合层而把SiC基功能层接合在衬底上。碳化物和硅化物形成金属由此形成碳化物和/或硅化物，其与SiC基功能层化学反应。粘附层是如此地薄（厚度在1nm和10nm之间）以至于其材料通常完全与SiC反应而形成碳化物和硅化物，然后该碳化物和硅化物粘附到SiC层。然而，由于粘附层的薄度，（例如在碳化物和/或硅化物中未反应的或结合的）金属以这样小的数量（少于10-4mg/cm2到0.1mg/cm2）存在以至于到SiC层中的扩散是非常有限的，使得金属不显著地扩散到SiC基体材料中而是基本上被限制到界面层。因此，少量的金属不会负面干扰SiC层的功能。在另一方面，已意外发现的是，即使粘附层是如此地薄以至于其在接合时完全反应，其仍然具有强的粘附效果，类似于较厚粘附层的粘附效果，然而较厚的粘附层将导致金属更多扩散到SiC中。本文中描述的其它实施例关于上面描述的但是衬底已从其全部地或部分地被去除的晶片。
参考图1，描述了复合晶片10的第一实施例。衬底11包括多孔碳衬底芯12和包装层14。包装层用作氧阻挡层并且以基本上氧密封的方式包装衬底芯12。
另外，SiC基功能层18布置（接合）在衬底11上。在功能层18中，在与包装层14的界面处可以看见界面区17。界面区17包含通过SiC基功能层的部分与碳化物和硅化物形成金属的反应而形成的碳化物和/或硅化物，并且可选地还包括某一余留的未反应的碳化物和硅化物形成金属。在这个实施例中，在功能层的厚度上积分即在垂直于包装层14和功能层18之间的界面的平面的方向上积分的碳化物和硅化物形成金属（存在于碳化物和硅化物中并且可选地也以未反应的形式存在）的数量是10-4mg/cm2到0.1mg/cm2。
通过使用具有多孔碳芯12的衬底11，衬底11的质量可以由于多孔碳的小质量密度而被保持为小。这是优于具有类似良好粘附性的其它衬底（诸如来自纯Mo的衬底）的显著优点。Mo的密度相对高（10.2g/cm3），并且因此Mo衬底由于其重量而难以处置和运输。商业上可获得的、已针对Si晶片的质量被优化的半导体处理设备在许多情况中不可以可靠地处置和运输Mo衬底。同样适用于由其它金属制成的衬底。相比而言，图1中示出的复合晶体10可以使用标准处理设备来处置。
然而，碳载体对氧是非常敏感的，尤其在高温下，例如在炉处理期间。如果碳与氧反应（燃烧），产生的CO2可以膨胀并且导致保护层脱落。这个问题通过保护碳衬底芯12免于氧的包装层14解决。多孔碳芯12的另一优点是其良好地粘附到大量各种材料，使得包装层14通常良好地粘附到碳芯12。
图2的复合晶片类似于图1的复合晶片，除了另外注明的地方。即，图2的复合晶片与图1的不同在于在包装层14和功能层18之间插入了附加粘附层15。由此，可以进一步改善粘附。粘附层优选地由具有到功能层中的低扩散的耐高温材料制成。例如，粘附层15可以由具有与功能层和/或与包装层14不同的晶体结构的SiC制成。
图3的复合晶片类似于图1的复合晶片，除了另外注明的地方。即，图3的晶片在衬底11的底侧（即与功能层18相对的侧）上进一步包括焊接部分20。焊接部分经由芯12或经由包装层14形成与SiC功能层18的电接触。为了这个目的，包装层14的连接衬底11的顶侧（面向功能层18的侧）和衬底11的底侧（与功能层18相对的侧）的至少部分是导电的。本文中导电被限定为具有少于10-3Ω•m的电阻率。
在后面，参考图1到3论述本发明的一些一般方面。本文中，这些图用作图示，但要理解的是一般方面中的每个还可以在除了图1到3的其它实施例中实现，可选地与任何其它一般方面结合。
首先，论述SiC基功能层18的一些一般方面。SiC基功能层18主要包括硅和碳的化合物。这不排除其它元素的存在，例如在掺杂层或其它层或者扩散金属的情况中，但是根据一方面，在层中Si和C的组合含量是80%或更多。根据一方面，SiC层甚至可以是基本上纯SiC层，即具有99%或更多的组合Si和C含量。优选地，功能层由纯SiC、碳化物、硅化物、未反应的碳化物和硅化物形成金属以及至多1%的掺杂剂和/或杂质构成。Si对C的比率优选但不必须是大约1：1，例如在0.9和1.1之间。通常SiC化合物具有分层的晶体结构但是其可以具有SiC的任何其它的晶体结构。
根据进一步的方面，功能层具有至少1μm或在5μm和20μm之间的厚度。
根据进一步的方面，功能层可以是基于SiC的功率半导体器件（诸如二极管、J-FET、IGBT、MOSFET等）的部分。根据进一步的方面，功能层可以是高温半导体器件（诸如高温传感器）的部分。
根据进一步的方面，SiC基功能层已通过质子诱导分离而从SiC晶片分离，这从功能层的与衬底11、21相对的侧面上的分离表面和/或从衬底中植入的质子的痕迹是可见的。
接下来，论述碳化物和硅化物形成金属和界面区17的一些一般方面。根据一方面，界面区17直接接触包装层而在中间不具有任何另外的连续层。具体来说，不存在未反应的碳化物和硅化物形成金属的连续层。然而，这不排除未反应的金属的一些局部杂质，只要它们未形成连续层。
根据一方面，在功能层18的厚度上积分的碳化物和硅化物形成金属的数量是10- 4mg/cm2到0.1mg/cm2。根据进一步的方面，碳化物和硅化物形成金属的数量主要集中在衬底11的侧面（在界面区17处），其中多于50%，优选地多于80%的碳化物和硅化物形成金属存在于界面区中。根据一方面，界面区具有300nm或者更少的厚度。（在处理之前，厚度优选地甚至少于100nm）。
在界面区17中来自适合金属的碳化物和硅化物的形成具有确保功能层18到衬底11的良好粘附的优点。具体来说可能在高温处理之后，界面区17可以通过薄金属层的金属与来自功能层18的Si和C的反应以形成碳化物和/或硅化物来形成。这个反应确保尤其好的粘附，不管SiC层是否在其C面处被接触（以便主要形成碳化物）或者SiC层是否在其Si面处或在混合面处被接触，例如在无定形或多晶SiC层18的情况中。由此，根据一方面，衬底11和功能层18之间的粘附高于5到10MPa。附加地或者替代地，该粘附甚至可以比碳层12内的粘附强，使得当接合的功能层用强力扯下时，碳层而不是衬底11和功能层18之间的界面破裂。
根据进一步的方面，碳化物和硅化物形成金属是来自周期表的4到10族之一的、具有这个属性的过渡金属。例如，碳化物和硅化物形成金属可以包括或者是从由下列构成的组中选择的至少一种元素：Mo、Ta、Nb、V、Ti、W、Ni和Cr。Ti、Mo和W由于它们的高温强度而尤其有优势。另外适合的材料是金属-硅双分子层或能够形成碳化物或硅化物的其它金属化合物。
根据进一步的方面，在SiC基功能层18在衬底10上的接合期间，界面区17不仅确保粘附是强的，而且确保晶体结构不被转换，以便在功能层中没有缺陷被诱导。因此，有利的是，界面区17具有不同于功能层18的晶体结构。
根据进一步的方面，界面区17包括多个不同的中间层。具体来说，中间层包含碳化物和硅化物形成金属与SiC基功能层的反应产物，例如至少一个碳化物相和/或至少一个硅化物相。例如，在碳化物和硅化物形成金属是Mo的情况中，相可以包括MoCSi、MoSi和MoC相中的一个或多个。通常，这些相可以通过仅适度地加热组分（达小于700℃，例如在500-700℃的范围中）来获得，并且然而，产生的碳化物相和/或硅化物相通常是耐高温的并且非常适合于进一步的处理步骤和工作条件，甚至在高温下。
根据一方面，界面区17是导电的，并且具体来说具有少于10-3Ω•m的电阻率。
接下来，论述包装层14的一些一般方面。根据一方面，包装层14包括以下中的至少一个（可以由以下中的至少一个制成或具有由以下中的至少一个制成的子层）：SiC、Si氧化物、Si、Ti氧化物、以及氮化物比如Si3N4或金属氮化物比如例如TiN或TaN。根据优选方面，包装层（或其子层）由已从Si层反应地获得的Si制成。
根据进一步的方面，包装层14可以是包括多个子层的多层结构。例如，包装层的第一子层可以是本文中描述的SiC层，并且第二子层可以是Si3N4层。子层可以彼此紧靠布置以便它们联合地包装衬底芯12，和/或它们可以彼此上下布置，例如第二子层布置在第一子层的外侧。在这个情况中，子层中的一个可以是氧阻挡子层（例如SiC），并且（一个或多个）其它子层可以具有另一功能，例如提高粘附或化学惰性。
根据一方面，包装层14耐温高达至少1500℃的温度。根据一方面，对于高达至少1500℃的温度，包装层14基本上是氧密封的。根据进一步的方面，包装层具有至少300nm的厚度。根据一方面，包装层14具有与功能层18的温度膨胀系数相差少于15%的温度膨胀系数。
接下来，论述衬底11、21的一些一般方面。根据一方面，碳衬底芯12具有至多5g/cm3的质量密度，更优选地至多3g/cm3的质量密度。根据进一步的方面，衬底（包括粘附层的衬底芯）具有至多5g/cm3的质量密度（即总质量除以总体积）。根据另一方面，石墨芯的孔隙率是5%或更多、8%或更多、或者甚至10%或更多。因此，由于孔隙率，碳衬底芯12的密度甚至可以小于石墨的正常密度（大约2到3g/cm3）。
根据一方面，衬底芯12具有至多30μm的平均孔径。通常的孔尺寸在5和25μm之间。还存在其它材料/产品。根据一方面，在碳衬底芯12的表面的至少一些孔被孔塞材料封闭。由此，衬底芯12的表面被平滑化，并且提高了到包装层14的粘附。
根据进一步的方面，衬底芯具有以下尺寸中的至少一个：厚度至少300μm或至少600μm和/或至多2mm或至多1mm。衬底芯可以具有被该厚度分开的两个平行的面。该面可以基本地是圆形。衬底芯的直径可以对应于商业上可获得的硅晶片的直径，诸如大约100mm、150mm、200mm、300mm或450mm，以便适于用于半导体处理的可用设备（本文中，“大约”限定为“高达5%的偏差”）。其它直径也是可能的。根据一般方面，直径在80mm和600mm之间。在其它示例中，衬底芯的形状可以是圆形、椭圆形、多边形或矩形，和/或具有与上面提到的不同的直径。
要注意的是，复合部件或其任何部分（诸如衬底10）还可以包括除本文中提到的层之外的另外的层。例如，功能层可以包括附加层诸如埋入绝缘层和/或用于保护功能层的至少一个保护层。
图4a和4b示出了根据进一步实施例的、仅具有图1的功能层18的晶片。然而，图1的衬底11被去除。因此，SiC基功能层18在一侧（具有界面区17的底侧）上包括碳化物和硅化物中的至少一个，碳化物和硅化物通过SiC基功能层的部分与碳化物和硅化物形成金属的反应而形成，并且在功能层的厚度上积分的碳化物和硅化物形成金属的数量是10-4mg/cm2到0.1mg/cm2。功能层18还可以包括一些余留的未反应的碳化物和硅化物形成金属，然而根据特定方面，晶片没有未反应的碳化物和硅化物形成金属的任何连续层。在特定方面中，出自去除衬底的去除痕迹（例如磨蚀痕迹）在界面区17的底侧上是可检测的。
此外，在图4b的实施例中，还可以看见某一磨蚀的SiC材料14'，其是图1的先前包装层14的部分。在特定的方面中，出自去除衬底余留物的去除痕迹（例如磨蚀痕迹）在材料14'的底侧上是可检测的。在特定的方面中，材料14'的晶体结构与功能层18的晶体结构不同。
如关于图1描述的那样，碳化物和硅化物形成金属可以例如是Mo、Ta、Nb、V、Ti、W、Ni和/或Cr。而且图1-图3中图示的实施例和方面的其它描述在它们不与图4a和4b相抵触的限度内适用。
图5a和5b对应于上面描述的图4a和4b，具有以下不同：晶片附加地包括与SiC功能层18电接触的焊接部分20。焊接部分布置在界面部分17的晶片的侧面上。焊接部分经由界面部分17与SiC功能层18电接触。
图5c的复合晶片类似于图2的复合晶片，除了以下不同：图2的衬底11的部分被去除，而衬底的部分（来自图2的先前包装层14的SiC材料14'和衬底芯12的部分）保留。
另外，图5c的晶片在衬底11的底侧（即与功能层18相对的侧）上进一步包括焊接部分20。由此，焊接部分20以基本上氧密封的方式覆盖衬底芯12的当衬底的部分被去除时被暴露的侧面。因此，材料14'（包括例如反应形成的SiC的第一子层）和焊接部分20（第二子层）组成包装衬底芯12的包装层14。另外，焊接部分经由芯12或经由包装层14的材料14'与SiC功能层18电接触，类似于上面描述的图3的实施例。
在替代实施例中，图5c的焊接部分20由具有第一子层和第二子层的双层结构代替，第一子层是（例如SiC的）基本上氧密封层，第二子层布置在第一子层下面（外侧），是焊接部分。产生的晶片类似于图3的晶片，但是在衬底芯12的下侧上具有去除痕迹，并且其中包装层14由两个子层构成（图5c的层14'和上面描述的第一子层）。
接下来，参考图6a到6c，描述根据进一步实施例的用于制造复合晶片的方法。如图6a中示出的，提供多孔碳衬底芯12。然后，如图6b中示出的，使用包装层14包装衬底芯12。
可以使用任何方法（诸如溅射、镀锌（glavanization）、CVD沉积、施加层的任何其它方法，或其组合）来施加包装层。可能地，为了从所有侧包装衬底芯12，执行多于一个成层步骤。可选地，执行附加处理步骤（诸如使层发生化学反应）以增加包装层14的氧化物密封性。例如，包装层14可以形成为无定形或多晶Si层，并且在后面的步骤（可能在后面描述的接合之后）可以反应以形成SiC层。在替代实施例中，可以使Si层经受与O2的反应，由此形成基本上氧密封的SiO2层。可选地，Si层和/或包装层14可以被平面化，尤其在功能层要被接合在其上的面。作为任何这些技术的结果，获得基本上氧密封的包装层14（可能在附加的处理步骤诸如接合之后）。
根据本发明的特定优选的一般实施例，包装层由反应形成的SiC制成，SiC从Si层被反应，Si层具有在SiC的反应形成之前被平面化的至少部分。这样的包装层可以与直接形成的SiC层区分，因为Si（其相对柔软）的平面化留下与SiC的平面化不同的痕迹。通过在发生到SiC的反应之前平面化初始的Si层，可以避免或至少减少SiC在接合之前的更困难的平面化。
如图6c中示出的进一步的方法步骤，提供了SiC基功能层18。这可以在图6a和6b中示出的处理步骤之前、之后或并行完成。然后，使用任何成层方法（诸如溅射、镀锌、CVD沉积等）在功能层18上形成粘附层16，使得粘附层16（直接）接触SiC基功能层18。粘附层16包括碳化物和硅化物形成金属并且具有1nm和10nm之间的厚度。
然后，如图6d中示出的，粘附层16已形成于其上的SiC基功能层18以这样的方式布置在衬底11上使得粘附层16插入在包装层14和功能层18之间。
在替代实施例中，粘附层可以形成在包装层14的顶部上，而不是如6c中示出的那样形成在SiC基功能层上。在这个替代实施例中，SiC基功能层18然后以这样的方式布置在衬底11上使得粘附层16插入在包装层14和功能层18之间，即获得图6d的配置。下面解释的余下的步骤对于两个实施例都是相同的。
在替代实施例中，粘附层的部分可以形成在包装层14的顶部上，并且粘附层的部分可以如图6c中所示形成在SiC基功能层上。粘附层16的这两个部分可以都是相同的或不同的材料。在这个替代实施例中，SiC基功能层18然后以这样的方式布置在衬底11上使得粘附层16的该两个部分插入在包装层14和功能层18之间，即获得图6d的配置。下面解释的余下的步骤对于所有三个实施例及其变型都是相同的。
如图6e中示出的，然后执行接合反应。接合反应可以是热处理，其中图6d中示出的部件被加热到允许粘附层16的碳化物和硅化物形成金属或粘附层16的两个部分与SiC基功能层18在它们的界面处反应的温度。例如，温度可以在500℃到700℃的范围内。作为接合反应（热处理）的结果，形成至少一个碳化物相和/或至少一个硅化物相。
粘附层16是如此薄以至于在接合反应期间，粘附层16的基本上所有碳化物和硅化物形成金属与功能层18的SiC中的一些反应而形成碳化物和/或硅化物，使得基本上没有未反应的层16的金属余留（除了可能未反应金属或杂质的一些局部岛）。换句话说，没有未反应的碳化物和硅化物形成金属的连续层余留在功能层18和包装层14之间。因此，作为连续层的粘附层16消失，并且相反地，碳化物相和/或至少一个硅化物相被创建，并且部分地其形成功能层18的界面区17。
根据特定的实施例，如果包装层14作为Si层被施加，则可以引起Si层反应从而在热处理期间形成氧密封层。例如，可以引起Si层反应以形成上面解释的SiC。
在后面，参考图6a-图6e论述本发明的一些一般方面。本文中，这些图仅用于图示，并且一般方面还可以在其它实施例中实现。
根据一方面，在包装步骤之前，可以包括在衬底芯12上施加粘附/孔塞材料的附加步骤。附加地或替代地，衬底芯12可以被平面化。
根据一方面，可以使用以下中的任一个来执行包装步骤：
（i）通过在多孔碳衬底芯12上溅射、镀锌和/或沉积包装材料来包装多孔碳衬底芯12；
（ii）通过溅射、镀锌和/或沉积前体材料，并且然后通过使前体材料反应以获得包装层来包装多孔碳衬底芯12。
在方法（i）中，包装层14可以作为基本上氧密封层来施加；在方法（ii）中，包装层（前体材料）随后可以经受反应以变为基本上氧密封。方法（i）可以用于施加Mo、Ta、Nb、V、Ti、W、Ni、Cr或另一适合的碳化物和硅化物形成金属。方法（ii）可以用于施加Si氧化物或SiC层。这里，首先，Si层（例如无定形或多晶Si层）可以被施加到衬底芯12（可选地附加的粘附/孔塞材料已被施加到衬底芯12），并且然后从Si层反应地形成Si氧化物或SiC层。例如，可以在其中Si层反应成SiC的环境中在1000℃到2000℃，优选地在1300℃到1500℃使用加热处理来形成SiC层。依赖于期望的厚度，加热时间可以在2分钟和2小时之间变化。SiC层尤其适合于本文中描述的实施例。可选地，前体材料可以至少在将接触粘附层16的表面被平面化。
根据一方面，可以使用质子诱导切割（还称为“智能切割”）来提供SiC基功能层18。根据这个质子诱导切割步骤，SiC基功能层首先作为SiC基晶片的部分被提供，其中质子已以高强度被植入。然后，SiC晶片接合到本文中描述的衬底11。然后，执行高温处理，在高温处理时功能层（衬底11已被接合到功能层）从SiC基晶片被分离开。可选地，功能层18的顶表面（即与衬底11相对的表面）被磨蚀或另外被处理。这个技术可以通过在功能层中植入的质子（并且在一些情况中通过顶表面的形状）而从部件中被注意到。
根据一方面，方法进一步包括例如通过一个或多个处理步骤（诸如外延；掺杂；刻蚀；器件彼此隔离；接触；和/或封装）来处理SiC功能层18。例如，功能层可以被处理从而获得基于SiC的半导体器件，诸如二极管、J-FET、IGBT、MOSFET、SiC-SOI器件或本文中提到的任何其它器件。
而且，关于图1到3提到的任何方面可以用于本文中描述的方法。
作为图6a到6e的方法的附加可选处理步骤，可以在衬底11的与功能层11相对的侧面上形成焊接部分。然后这个步骤导致图2中示出的配置。焊接部分20可以例如通过镀锌或电镀来形成。焊接部分20可以例如包括铜或无铅焊料。
根据一方面，包装层14的至少部分是导电的，以便至少一个传导路径经由包装层14形成在SiC功能层18和焊接部分20之间。而且，焊接部分20可以包括不同材料或层的堆叠。而且，焊接部分20可以具有多个焊接触点，并且相应的传导路径（彼此电隔离）可以经由包装层14形成在每个焊接触点和SiC功能层18的相应部分之间。
作为图6a到6e的方法的附加可选处理步骤，可以将附加粘附层15施加到衬底11或功能层18，以便在图6d的配置中附加粘附层15插入在衬底11和粘附层16之间。附加层15可以例如由具有与包装层14的材料不同的晶体结构的或者是无定形的SiC制成。因此，获得图3的复合晶片。
作为图6a到6e的方法的附加可选处理步骤，在图6d或6e的步骤之后，并且可选地在用于处理功能层18的进一步的处理步骤之后，可以例如通过磨蚀再次部分地或完全地去除衬底11。因此，获得图4a或4b中示出的结构。
替代地，可以仅部分地去除衬底。如果仅部分地去除衬底，则可以将另外的层施加到余留的衬底部分以便余留的衬底部分以氧密封的方式被再次包装，例如如图5c中示出的。
作为附加可选的处理步骤，可以在衬底11或衬底11的部分已从其去除的复合晶片的侧面上形成焊接部分20。焊接部分20可以通过镀锌来形成。焊接部分20可以形成为与SiC功能层18电接触。用这个可选的步骤，可以获得图5a或5b中示出的结构。
要理解的是，本文中描述的各种示例性实施例的特征可以彼此组合，除非特别另外注明。
如本文中使用的，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所述元件或特征的存在但不排除附加的元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文清楚地另外指明。
考虑到变型和应用的上面的范围，应当理解的是本发明不由前面的描述限制，也不由附图限制。相反的，本发明仅由所附的权利要求及其法律等同物限制。

Claims (11)

1.一种用于制造复合晶片的方法，所述方法包括：
提供多孔碳衬底芯；
使用包装层包装所述衬底芯，由此获得衬底；
提供SiC基功能层；
在所述SiC基功能层上或在所述包装层的部分上形成包括碳化物和硅化物形成金属的粘附层，所述粘附层具有1nm和10nm之间的厚度；
在所述衬底上以如下方式放置所述SiC基功能层：使得所述粘附层插入在所述包装层和所述功能层之间；以及
在所述衬底上以如下方式接合所述SiC基功能层：使得所述粘附层的所述碳化物和硅化物形成金属的至少部分与所述功能层的SiC的部分反应以形成碳化物和硅化物中的至少一个，其中所述包装层以氧密封的方式包装所述衬底芯。
2.根据权利要求1的方法，其中接合包括使所述粘附层的所有所述碳化物和硅化物形成金属与所述功能层的SiC的部分反应以形成碳化物和硅化物中的至少一个，使得没有未反应的碳化物和硅化物形成金属的连续层余留在所述功能层和所述包装层之间。
3.根据权利要求1的方法，其中所述包装包括借助于溅射、镀锌和CVD沉积中的任一个来形成所述包装层。
4.根据权利要求1的方法，其中所述包装包括形成无定形或多晶Si层。
5.根据权利要求4的方法，其中所述包装进一步包括从所述Si层反应地形成SiO2层或SiC层。
6.根据权利要求1的方法，进一步包括在所述衬底的与所述功能层相对的侧面上形成焊接部分，以便所述焊接部分经由所述包装层与所述SiC功能层电接触。
7.根据权利要求1的方法，进一步包括至少部分地去除所述衬底。
8.根据权利要求7的方法，进一步包括在所述晶片的与所述功能层相对的侧面上形成焊接部分，以便所述焊接部分与所述SiC功能层电接触。
9.根据权利要求1的方法，进一步包括处理所述SiC功能层。
10.一种复合晶片，包括：
衬底，所述衬底包括多孔碳衬底芯和包装层，所述包装层包括反应形成的SiC并且以氧密封的方式包装所述衬底芯；以及
接合在所述衬底上的SiC基功能层，其中所述SiC基功能层在与所述包装层的界面区处包括以下中的至少一个：碳化物、硅化物和两者的混合物，其中所述界面区能够通过薄金属层的金属与来自所述SiC基功能层的Si和C的反应来形成，所述薄金属层具有在1nm至10nm之间的厚度。
11.一种用于制造复合晶片的方法，所述方法包括：
提供多孔碳衬底芯；
在所述衬底芯上形成Si层，并且从所述Si层反应地形成SiC层，使得所述衬底芯被包装在包括所述SiC层并且以氧密封的方式包装所述衬底芯的包装层中，由此获得衬底；
提供SiC基功能层；
在所述SiC基功能层上或在所述包装层的部分上形成包括碳化物和硅化物形成金属的粘附层，所述粘附层具有在1nm至10nm之间的厚度；
在所述衬底上以如下方式放置所述SiC基功能层：使得所述粘附层插入在所述包装层和所述功能层之间；以及
在所述衬底上以如下方式接合所述SiC基功能层：使得所述粘附层的所述碳化物和硅化物形成金属的至少部分与所述功能层的SiC的部分反应以形成碳化物和硅化物中的至少一个。
CN201710134266.9A 2013-02-12 2014-02-12 复合晶片及其制造方法 Active CN107017152B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/765,102 US9349804B2 (en) 2013-02-12 2013-02-12 Composite wafer for bonding and encapsulating an SiC-based functional layer
US13/765102 2013-02-12
CN201410048477.7A CN103985676B (zh) 2013-02-12 2014-02-12 复合晶片及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410048477.7A Division CN103985676B (zh) 2013-02-12 2014-02-12 复合晶片及其制造方法

Publications (2)

Publication Number Publication Date
CN107017152A CN107017152A (zh) 2017-08-04
CN107017152B true CN107017152B (zh) 2020-06-09

Family

ID=51226385

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710134266.9A Active CN107017152B (zh) 2013-02-12 2014-02-12 复合晶片及其制造方法
CN201410048477.7A Active CN103985676B (zh) 2013-02-12 2014-02-12 复合晶片及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410048477.7A Active CN103985676B (zh) 2013-02-12 2014-02-12 复合晶片及其制造方法

Country Status (5)

Country Link
US (2) US9349804B2 (zh)
JP (1) JP5868440B2 (zh)
CN (2) CN107017152B (zh)
DE (1) DE102014100083B4 (zh)
FR (1) FR3002081A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6298926B2 (ja) * 2015-03-04 2018-03-20 有限会社Ｍｔｅｃ 半導体基板の製造方法
JP6663442B2 (ja) * 2015-03-11 2020-03-11 エンベー ベカルト ソシエテ アノニムＮＶ Ｂｅｋａｅｒｔ ＳＡ 一時的に接着されるウェハ用のキャリア
DE102015112649B4 (de) 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102015112648B4 (de) * 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
JP2017143115A (ja) * 2016-02-08 2017-08-17 株式会社テンシックス 半導体素子の製造方法及び半導体基板
DE102016105610B4 (de) 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
US11232948B2 (en) * 2016-04-01 2022-01-25 Intel Corporation Layered substrate for microelectronic devices
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US10643860B2 (en) 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
US10967450B2 (en) 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
FR3120736A1 (fr) * 2021-03-09 2022-09-16 Soitec Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
CN117497407B (zh) * 2023-12-28 2024-04-09 物元半导体技术(青岛)有限公司 Igbt器件的形成方法及igbt器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856873A (zh) * 2003-09-26 2006-11-01 卢万天主教大学 制造具有降低的欧姆损耗的多层半导体结构的方法
CN101194373A (zh) * 2005-06-09 2008-06-04 飞利浦拉米尔德斯照明设备有限责任公司 移除半导体发光器件的生长基板的方法
CN102446706A (zh) * 2010-09-30 2012-05-09 英飞凌科技奥地利有限公司 具有石墨芯的复合晶片及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723264B2 (ja) * 1985-05-24 1995-03-15 フォルシュングスツエントルム・ユーリッヒ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 炭化ケイ素成形体部材の結合方法
JPH067594B2 (ja) * 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
JPH11278999A (ja) * 1998-03-26 1999-10-12 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶の成長方法
US6544674B2 (en) * 2000-08-28 2003-04-08 Boston Microsystems, Inc. Stable electrical contact for silicon carbide devices
JP4598413B2 (ja) * 2004-02-26 2010-12-15 信越半導体株式会社 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
FR2869609B1 (fr) * 2004-05-03 2006-07-28 Snecma Propulsion Solide Sa Procede de fabrication d'une piece en materiau composite thermostructural
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
JP5385054B2 (ja) 2009-08-26 2014-01-08 スタンレー電気株式会社 放熱材料及びその製造方法
JP2011086660A (ja) * 2009-10-13 2011-04-28 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および炭化珪素基板
WO2011115294A1 (ja) * 2010-03-16 2011-09-22 合同会社先端配線材料研究所 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法
JP5672786B2 (ja) * 2010-06-15 2015-02-18 株式会社デンソー 炭化珪素半導体基板の製造方法およびその基板を用いた炭化珪素半導体装置
US9553063B2 (en) * 2010-11-16 2017-01-24 Mitsubishi Electric Corporation Semiconductor element, semiconductor device and method for manufacturing semiconductor element
JP5477302B2 (ja) * 2011-01-06 2014-04-23 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JPWO2012127748A1 (ja) * 2011-03-22 2014-07-24 住友電気工業株式会社 炭化珪素基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856873A (zh) * 2003-09-26 2006-11-01 卢万天主教大学 制造具有降低的欧姆损耗的多层半导体结构的方法
CN101194373A (zh) * 2005-06-09 2008-06-04 飞利浦拉米尔德斯照明设备有限责任公司 移除半导体发光器件的生长基板的方法
CN102446706A (zh) * 2010-09-30 2012-05-09 英飞凌科技奥地利有限公司 具有石墨芯的复合晶片及其制造方法

Also Published As

Publication number Publication date
US20160225856A1 (en) 2016-08-04
DE102014100083A1 (de) 2014-08-14
CN107017152A (zh) 2017-08-04
CN103985676A (zh) 2014-08-13
DE102014100083B4 (de) 2021-09-30
FR3002081A1 (fr) 2014-08-15
US9349804B2 (en) 2016-05-24
CN103985676B (zh) 2017-04-12
JP5868440B2 (ja) 2016-02-24
US20140225125A1 (en) 2014-08-14
JP2014154885A (ja) 2014-08-25

Similar Documents

Publication Publication Date Title
CN107017152B (zh) 复合晶片及其制造方法
JP6286780B2 (ja) 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
US10347723B2 (en) Method of manufacturing a semiconductor device having graphene material
CN105428213B (zh) 具有石墨芯的复合晶片及其制造方法
Morrow et al. Review of graphene as a solid state diffusion barrier
TWI741094B (zh) 具有整合式夾鉗二極體之橫向高電子遷移率電晶體
KR101356575B1 (ko) 반도체 기판을 금속 기판에 본딩하는 방법
TW201212103A (en) Silicon carbide substrate, substrate having epitaxial layer attached thereto, semiconductor device, and process for production of silicon carbide substrate
WO2002078096A1 (en) TREATING N-TYPE GaN WITH A C12-BASED INDUCTIVELY COUPLED PLASMA BEFORE FORMATION OF OHMIC CONTACTS
JP6057029B2 (ja) 炭化珪素半導体素子の製造方法
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
KR20020031422A (ko) 두 반도체 요소간의 전기전도성 접합 형성 방법
KR101559292B1 (ko) 전이금속 칼코겐 화합물과 그 제조 방법, 및 전이금속 칼코겐 화합물을 포함하는 반도체 장치
EP1577931A2 (en) Heat resistant ohmic electrode and method of manufacturing the same
US20060175293A1 (en) Semiconductor device and method for manufacturing multilayered substrate for semiconductor device
WO2014171439A1 (ja) はんだ付半導体デバイス、実装はんだ付半導体デバイス、ならびにはんだ付半導体デバイスの製造方法および実装方法
KR101963933B1 (ko) 기판을 코팅 및 본딩하기 위한 방법
TW200910546A (en) Thin-film aluminum nitride encapsulant for metallic structures on integrated circuits and method of forming same
TW201131656A (en) Method of forming cu wiring
JP2008305982A (ja) 電界効果トランジスタおよびその製造方法
JP3439597B2 (ja) ｎ型ＳｉＣ用オーミック電極とその製造方法
WO2024121176A1 (fr) Structure comprenant une couche d'arseniure de bore de haute conductivite thermique et procede de fabrication
JP2009302257A (ja) 酸化ガリウム単結晶基板用オーミック電極及びその製造方法
JP3119461B2 (ja) 炭化珪素成形体の製造方法
KR20130138246A (ko) 나노구조 디바이스 및 나노구조 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant