DE102014118336A1 - Verbundstruktur und verfahren zum bilden einer verbundstruktur - Google Patents

Verbundstruktur und verfahren zum bilden einer verbundstruktur Download PDF

Info

Publication number
DE102014118336A1
DE102014118336A1 DE102014118336.3A DE102014118336A DE102014118336A1 DE 102014118336 A1 DE102014118336 A1 DE 102014118336A1 DE 102014118336 A DE102014118336 A DE 102014118336A DE 102014118336 A1 DE102014118336 A1 DE 102014118336A1
Authority
DE
Germany
Prior art keywords
semiconductor
carrier wafer
composite structure
bonding
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014118336.3A
Other languages
English (en)
Other versions
DE102014118336B4 (de
Inventor
Rudolf Berger
Wolfgang Lehnert
Günther Ruhl
Roland Rupp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014118336A1 publication Critical patent/DE102014118336A1/de
Application granted granted Critical
Publication of DE102014118336B4 publication Critical patent/DE102014118336B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83055—Composition of the atmosphere being oxidating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Eine Verbundstruktur, die einen Trägerwafer und zumindest ein Halbleiterstück umfasst, das an den Trägerwafer durch ein Bondmaterial gebondet ist, das durch einen Keramik-bildenden Polymerpräkursor erhalten wird.

Description

  • GEBIET
  • Die hierin beschriebenen Ausführungsbeispiele beziehen sich auf Verbundstrukturen, die mit einem bestimmten Bondmaterial gebondet sind, und auf ein Verfahren zum Bilden einer Verbundstruktur. Weitere Ausführungsbeispiele beziehen sich auf Verbundstrukturen, die eine Mehrzahl von Halbleiterstücken enthalten, die an einen Trägerwafer gebondet sind.
  • HINTERGRUND
  • Nicht-Silizium-Halbleiterwafer, die z.B. aus Siliziumcarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN) hergestellt sind, werden noch nicht in Größen hergestellt, wie sie gegenwärtig auf Fertigungsstraßen zur Verarbeitung von Siliziumwafern verwendet werden.
  • Beispielsweise ist für SiC die momentan übliche Größe 100mm, wohingegen Wafer mit 150mm verfügbar werden. Bei der Siliziumherstellung sind Größen von 200mm und 300mm üblich. Aufgrund des technisch viel schwierigeren Kristallwachsens wird nicht erwartet, dass die Wafergrößen von Nicht-Silizium-Halbleitern die Größen von Silizium erreichen. Zusätzlich dazu ist SiC im Vergleich zu Wafern aus Silizium (Si) sehr teuer.
  • Da Nicht-Silizium- und Silizium-Wafer nicht in derselben Größe hergestellt werden und nicht in denselben Fertigungsstraßen hergestellt werden, werden sie entweder in separaten Fertigungsstraßen verarbeitet oder kostspielige Einstellungen müssen an den Herstellungseinrichtungen ausgeführt werden. Beides umfasst hohe Kosten.
  • ZUSAMMENFASSUNG
  • Es besteht ein Bedarf zum Bereitstellen eines verbesserten Konzepts für eine Verbundstruktur.
  • Ein solcher Bedarf kann durch den Gegenstand von einem der Ansprüche erfüllt werden. Ein Ausführungsbeispiel bezieht sich auf eine Verbundstruktur, die einen Trägerwafer und zumindest ein Halbleiterstück umfasst, das an den Trägerwafer durch ein Bondmaterial gebondet ist, das durch einen Keramik-bildenden Polymerpräkursor erhalten wird.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden einer Verbundstruktur, wobei das Verfahren das Bonden von zumindest einem Halbleiterstück an einem Trägerwafer durch Verwenden eines Keramik-bildenden Polymerpräkursors aufweist.
  • Bei einigen Ausführungsbeispielen weist eine Verbundstruktur einen Trägerwafer und zumindest zwei Halbleiterstücke auf, die an den Trägerwafer gebondet sind. Die zumindest zwei Halbleiterstücke sind lateral verteilt auf dem Trägerwafer angeordnet.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend ausschließlich beispielhaft und bezugnehmend auf die beiliegenden Figuren beschrieben, in denen
  • 1 einen schematischen Querschnitt durch eine Verbundstruktur zeigt.
  • 2 eine Anordnung aus zwei Halbleiterstücken auf einem Trägerwafer in einer Schmetterlingsform zeigt.
  • 3 eine Anordnung aus zwei Halbleiterstücken auf einem Trägerwafer in einer Form eines vierblättrigen Kleeblatts zeigt.
  • 4 ein Verfahren zum Bonden des Bondstapels zeigt.
  • 5 eine Übertragung einer Halbleiterschicht auf einem zweiten Trägerwafer zeigt.
  • 6 ein Flussdiagramm zum Bilden von Verbundstrukturen zeigt.
  • 7 zwei Halbleiterstücke zeigt, die auf einem Trägerwafer angeordnet sind.
  • DETAILLIERTE BESCHREIBUNG
  • Verschiedene Beispiele werden nun ausführlicher bezugnehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren kann die Dicke der Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
  • Während dementsprechend verschiedene Abänderungen und alternative Formen von weiteren Beispielen möglich sind, werden die erläuternden Beispiele in den Figuren hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Beispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz die Beispiele alle in den Rahmen der Offenbarung fallenden Abänderungen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Ziffern auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Worte sollten auf gleichartige Weise ausgelegt werden (z.B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
  • Die hier angewandte Terminologie bezweckt nur das Beschreiben erläuternder Beispiele und soll nicht begrenzend für weitere Beispiele sein. Nach hiesigem Gebrauch sollen die Einzelformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, wenn der Zusammenhang nicht deutlich sonstiges anzeigt. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweisen“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem normalen Fachmann auf dem Gebiet verstanden wird, zu der Beispiele gehören. Weiterhin versteht es sich, dass Begriffe, z.B. die in gewöhnlich benutzten Wörterbüchern definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht, und nicht in einem idealisierten oder übermäßig formalen Sinn ausgelegt werden, sofern sie nicht ausdrücklich so definiert sind.
  • Bezugnehmend auf 1 ist ein erstes Ausführungsbeispiel einer Verbundstruktur 30 beschrieben, die einen Trägerwafer 20 und zumindest ein Halbleiterstück 10 umfasst, das auf den Trägerwafer durch ein Bondmaterial 15 gebondet ist, das durch (zum Beispiel unter Verwendung von Klebebonden) einen Keramik-bildenden Polymerpräkursor erhalten wird.
  • Ein oder mehrere Halbleiterstücke oder ein einzelner Halbleiterwafer oder eine Mehrzahl derselben (was andere Anordnungen aber nicht ausschließt) kann auf dem Trägerwafer angeordnet und befestigt sein. Der Trägerwafer ist ein Wafer, der geeignet ist, um auf demselben mehrere Halbleiterstücke gebondet zu haben.
  • Der Trägerwafer kann robust, leicht zu handhaben und/oder kostengünstig sein, während ein Halbleiterwafer oder Stücke desselben fragil, schwierig zu handhaben, in Standardprozessen nicht handhabbar und/oder teuer sein kann. Aufgrund von erwünschten (zum Beispiel elektrischen) Merkmalen des Halbleitermaterials oder zum Reduzieren der Menge an benötigtem Material könnten aufgrund von Unkosten diese Wafer sehr dünn werden, häufig zu dünn, um sie in Herstellungsprozessen zu handhaben und mit einer höheren Wahrscheinlichkeit versehentlich zu brechen. Das Befestigen dieser Halbleiterstücke auf Trägerwafern kann ihnen die notwendige Unterstützung geben. Spröde Nicht-Silizium-Halbleiter, wie zum Beispiel GaAs oder GaN können weniger wahrscheinlich brechen, wenn sie an einen Trägerwafer gebondet sind.
  • Das Befestigen kann erreicht werden durch Bonden des Trägerwafers und des zumindest einen Halbleiterstücks miteinander, genauer gesagt mit einer Adhäsionsbondetechnik. In dieser Verbindung wird die Verwendung eines Keramik-bildenden Polymerpräkursors vorgeschlagen. Zum Beispiel kann das Bonden mit einem SiC Keramik-bildenden Polymerpräkursor ausgeführt werden.
  • Diese Polymere können organische Präkursoren als Haftmittel bzw. Kleber enthalten. In der Chemie kann ein Präkursor ein Verbundstoff sein, der an der chemischen Reaktion teilnimmt, die einen anderen Verbundstoff erzeugt.
  • Durch die Verwendung eines organischen Adhäsionspräkursors (zum Beispiel Adhäsions-SiC-Präkursoren) als Adhäsionsmaterial kann eine thermische Fehlanpassung zwischen der aktiven Schicht und der Bondzone und die unerwünschte Bildung von Reaktionszonen zwischen der Bondschicht und der aktiven Schicht bei Hochtemperaturprozessen vermieden werden. Das Bondmaterial kann ausgewählt sein, eine thermisch stabile Schicht bereitzustellen.
  • Das Bondmaterial, das durch Verwenden eines Keramik-bildenden Polymerpräkursors erhalten wird, kann einen erhöhten Wasserstoffanteil aufweisen, der nach dem Bonden innerhalb des Bondmaterials verbleibt. Zum Beispiel kann das Bondmaterial mehr als 0,5% (oder mehr als 1%, mehr als 2% oder mehr als 5%) Wasserstoffatome oder Ionen aufweisen (zum Beispiel Prozentsatz der Atome des Bondmaterials).
  • Ferner kann das Bondmaterial eine polykristalline Struktur aufweisen. Ferner weist das Bondmaterial hauptsächlich (zum Beispiel mehr als 50%, mehr als 70% oder mehr als 90% der Körner) Körner größer als 10nm und kleiner als 10μm auf.
  • 1 zeigt einen Querschnitt durch den Bondstapel. Das Halbleiterstück oder der Wafer 10 ist an den Trägerwafer 20 durch eine dünne Bondschicht 15 gebondet, die durch das Polymer gebildet wurde.
  • Das Polymer kann (zum Beispiel ausschließlich) Kohlenstoff, Silizium, Wasserstoff aufweisen oder daraus bestehen. Wenn der Wasserstoff während des Bondprozesses diffundiert, kann nur polykristallines Siliziumcarbid verbleiben. Dies kann auch mit dem GaAs arbeiten.
  • Die Verbundstruktur kann als ein Donatorwafer oder eine Struktur bei weiteren Schritten dienen. Sie ist qualifiziert zum Abgeben (donate) von Halbleiterschichten von dem zumindest einen Halbleiterstück. Ein oder mehrere Halbleiterstücke (oder kleine Wafer) können gleichzeitig abgeben. Da diese Stücke an dem Trägerwafer befestigt sind, kann die Anordnung gleich bleiben, wenn entsprechend abgegeben wird (zum Beispiel wenn sie in derselben Anordnung wie auf dem Donatorwafer zur Zeit der Abgabe befestigt ist).
  • Bei einem Ausführungsbeispiel umfasst oder ist das zumindest eine Halbleiterstück ein Nicht-Silizium-Halbleitersubstrat oder ein nicht einkristallines Silizium-Halbleitersubstrat.
  • Der Halbleiterwafer kann jegliches Halbleitermaterial umfassen oder aus diesem hergestellt sein, das zum Herstellen von Halbleiterbauelementen geeignet ist. Beispiele solcher Materialien umfassen, sind aber nicht beschränkt auf, abgesehen von elementaren Halbleitermaterialien wie zum Beispiel Silizium (Si) auch Nicht-Siliziummaterialien, wie zum Beispiel Verbundhalbleitermaterialien der Gruppe IV, wie zum Beispiel Siliziumcarbid (SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III–V Halbleitermaterialien, wie zum Beispiel Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitride (GaN), Aluminium-Gallium-Nitrid (AlGaN), Indium- Gallium-Phosphid (InGaPa) oder Indium-Gallium-Arsenid-Phosphid (InGaAsP), und binäre oder ternäre II–VI Halbleitermaterialien, wie zum Beispiel Kadmiumtellurid (CdTe) und Quecksilber-Kadmium-Tellurid (HgCdTe), um nur einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergangs-Halbleitermaterialien bezeichnet. Wenn zwei unterschiedliche Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele von Heteroübergangs-Halbleitermaterialien umfassen, sind aber nicht beschränkt auf Silizium (SixC1-x) und ein SiGe-Heteroübergangs-Halbleitermaterial. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si-, SiC- und GaN-Materialien verwendet.
  • Die nachfolgende Beschreibung konzentriert sich auf SiC, obwohl auch andere Halbleitermaterialien verwendet werden können.
  • Zum Beispiel kann eine Hetero-Epitaxie auf Silizium-basiertem Material (zum Beispiel GaN-Epitaxie auf Silizium) als eine Option für das vorgeschlagene Bondverfahren erscheinen.
  • Bei einem Ausführungsbeispiel enthält der Trägerwafer Graphit. Graphitwafer in Halbleiterreinheit und geeignete Durchmesser (auch große Durchmesser) können zu niedrigen Preisen erhalten werden.
  • Ferner ist Graphit hoch temperaturbeständig, und somit geeignet zum Bonden mit Halbleitermaterialien mit so hohen Schmelzpunkten, wo andere, mögliche Trägersubstrate möglicherweise nicht standhalten könnten. Zum Beispiel könnte auch Quarz oder Saphir zum Bonden mit GaAs geeignet erscheinen.
  • Ein weiterer Aspekt zum Auswählen eines geeigneten Trägermaterials kann die Ähnlichkeit bei der thermischen Ausdehnung während des Aushärtprozesses sein. Graphit kann geeignet zum Bonden an SiC sein, zum Beispiel auch aufgrund dieses Aspekts.
  • Die Temperaturstabilität des Verbundwafers, wie hierin beschrieben ist, kann im Vergleich zu der Temperaturstabilität von reinen Siliziumwafern aufgrund der thermischen Stabilität von Graphit verbessert werden. Ferner zeigt Graphit ähnliche mechanische Eigenschaften wie Si und SiC und beeinflusst diese Materialien somit nicht störend. Graphit ist ebenfalls ausreichend mechanisch stabil, um als Trägermaterial geeignet zu sein. Ferner ist Graphit chemisch inert gegenüber den meisten oder annähernd allen Chemikalien, die üblicherweise bei der Halbleiterverarbeitungstechnik verwendet werden. Ferner kann Graphit mechanisch verarbeitet werden, wie zum Beispiel geschliffen werden, um dünne Bauelemente zu bilden.
  • Andere mögliche Trägermaterialien könnten zum Beispiel polykristallines SiC enthalten.
  • Nach der Weiterverarbeitung, wenn der Graphitwafer wieder entfernt werden sollte, muss auf den Graphit-Trägerwafer nicht geachtet werden. Da er so kostengünstig ist, kann er einfach von dem Halbleitermaterial abgeschliffen werden.
  • Bei einem Ausführungsbeispiel enthält der Keramik-bildende Polymerpräkursor Allyl-Hydrido-Polycarbosilian.
  • Das Polymer Allyl-Hydrido-Polycarbosilian kann geeignet sein zum Bonden von SiC auf Graphit, da es sowohl geeignet ist für ein Adhäsionsbonden als auch zu polykristallinem Siliziumkarbid bei hohen Temperaturen pyrolysiert wird. Somit wird die Bondschicht zwischen dem SiC und dem Trägerwafer zu SiC selbst während des Bondprozesses, wodurch unerwünschte Nebenwirkungen weggelassen werden, die entstehen könnten, wenn andere Materialtypen verwendet werden, und ferner wird eine elektrische Konnektivität sichergestellt.
  • Vor dem Bonden kann Allyl-Hydrido-Polycarbosilan auf eine oder beide Seiten der Bondoberflächen aufgebracht werden (eine oder beide der Oberflächen des einen oder der mehreren Halbleiterstücke und des Trägerwafers). Dies kann zum Beispiel durch Aufschleuder- oder Sprüh-Prozesse erreicht werden.
  • Andere Polycarbosilane können zu diesem Zweck ebenfalls geeignet sein. Bei einem Aspekt ist nur ein Halbleiterstück gebondet, das im Wesentlichen dieselbe Größe aufweist wie der Trägerwafer. Größe bezeichnet die laterale Abmessung oder den Durchmesser des Wafers (während der Halbleiter in diesem Fall selbst ein Wafer ist), nicht ihre Dicke. Der Ausdruck „dieselbe Größe“ umfasst auch kleinere Abweichungen der Größe, die zum Beispiel aus Herstellungsprozessen resultieren, als die Wafer gebildet wurden. Eine Abweichung von weniger als entweder 10%, 5%, 2%, 1% oder 0,5% zwischen den Durchmessern des Träger- und Halbleiter-Wafers kann als dieselbe Größe zählen.
  • Bei einem Aspekt ist nur ein Halbleiterstück gebondet, das eine kleinere Größe aufweist als der Trägerwafer. Gemäß der obigen Erläuterung könnte ein Halbleiterstück, das mehr als entweder 0,5%, 1%, 2%, 5% oder 10% kleiner im Hinblick auf seinen Bereich oder Durchmesser oder seine längste laterale Abmessung im Vergleich zu einer Größer oder einem Durchmessers des Trägerwafers ist, als kleiner zählen.
  • Bei einem Ausführungsbeispiel sind zumindest zwei Halbleiterstücke lateral auf dem Trägerwafer verteilt angeordnet.
  • Die Vergrößerung des Bereichs oder der Oberfläche des Nicht-Silizium-Halbleiters durch Bonden einer Mehrzahl von Wafern oder geeigneten Stücken an einen größeren Trägerwafer erlaubt z.B. das Handhaben und die Behandlung dieser Wafer gemäß der Größe des Trägerwafers nicht mehr der Größe der Halbleiterstücke.
  • Sogar Fragmente, Segmente, unterschiedliche oder sogar beliebige Formen, die zusammen auf einem einzelnen Trägerwafer angeordnet sein können, können an letzteren gebondet sein. Zum Beispiel sind die Halbleiterstücke lateral auf dem Trägerwafer verteilt, aber wo möglich aneinander angrenzend. Auf diese Weise kann die ungenutzte Oberfläche reduziert werden (zum Beispiel die Oberfläche des Trägerwafers, auf die keine Halbleiteroberfläche gebondet ist). Somit können sogar kleine Stücke, wie zum Beispiel Schnittreste von zum Beispiel wertvollem Halbleitersubstrat für die Herstellung wieder verwendet werden.
  • Bei einem Ausführungsbeispiel ist eine Größe einer Oberfläche des zumindest einen Halbleiterstücks weniger als 90% einer Größe einer Oberfläche des Trägerwafers.
  • Bei einem Aspekt ist die Größe der Oberfläche des zumindest einen Halbleiterstücks kleiner als entweder 20%, 30%, 50%, 70%, 90% der Größe der Oberfläche des Trägerwafers.
  • Bei einem Aspekt ist die maximale Erstreckung (zum Beispiel maximale laterale Abmessung entlang dem Trägerwafer) des Halbleiterstücks 10% kleiner als die maximale Erstreckung des Trägerwafers.
  • Bei einem Aspekt ist die maximale Erstreckung des Halbleiterstücks entweder 10%, 20%, 30%, 50%, 70%, 90% kleiner als die maximale Erstreckung des Trägerwafers.
  • Bei einem Aspekt ist eine Größe des Trägerwafers eine Standardgröße (zum Beispiel Waferdurchmesser von 150mm, 200mm, 300mm oder 450mm) für einen Herstellungsprozess.
  • Ganze Nicht-Silizium-Halbleiterwafer oder geeignete (geschnittene) Stücke von Nicht-Silizium-Halbleiterwafern können an diesen Trägerwafer gebondet sein, der zum Beispiel aus Graphit hergestellt ist, was derselben Größe und/oder demselben Durchmesser von üblicherweise verwendeten Siliziumwafern entspricht. Das Verwenden eines Trägerwafers mit einem Durchmesser einer Standardgröße erlaubt gebondete Nicht-Silizium-Halbleiterwafer in Größen, die für reine Nicht-Silizium-Halbleiter nicht möglich sind. Typische Durchmessergrößen für Siliziumwafer können 200mm und 300mm sein. Die vorgeschlagenen Maßnahmen funktionieren jedoch ebenfalls mit zukünftigen (größeren) Standardgrößen von Wafern.
  • Gebondete Nicht-Silizium-Halbleiterwafer oder geeignete (geschnittene) Stücke aus Nicht-Silizium-Halbleiterwafern können in Silizium-Halbleiter-Fertigungsstraßen verarbeitet werden, wo die Herstellungskosten pro Bereichseinheit weit unter den Kosten von reinen Nicht-Silizium-Halbleiterwafern sind.
  • Es kann ein reduzierter Verschleiß für Chipvereinzelung resultieren, da nur die dünne Halbleiterschicht (innerhalb von ungefähr 20 Mikrometern) und das Graphit, das einfach zu bearbeiten ist, zum Beispiel gesägt werden müssen. Abhängig von dem Herstellungsprozess kann beim Sägen nichts oder sehr wenig Dicke des Graphitwafers verbleiben.
  • Bei einem Ausführungsbeispiel weist das zumindest eine Halbleiterstück zumindest einen geraden Rand auf einer Seite auf.
  • Die Oberflächen des Donatorwafers, wo kein Halbleiter gebondet wurde, und die Schnittlinien von entsprechend geschnittenen und angeordneten Halbleiterstücken auf dem Trägerwafer können dem Bereich auf dem Wafer entsprechen, auf dem keine funktionalen Komponenten hergestellt werden können. Dieser nicht nutzbare Bereich kann sehr klein in Bezug auf die nutzbare Oberfläche sein.
  • Der Halbleiter kann durch entsprechendes Schneiden oder Sägen eines planen oder geraden Randes einen geraden Rand haben. Ferner können verschiedene Ränder geschnitten werden, um ein Halbleiterstück zu bilden. Zum Beispiel können beginnend bei einem runden Halbleiterwafer eine, zwei, drei oder vier (oder sogar mehr für ein Polygon) gerade Ränder geschnitten oder gesägt werden (was zu einer quadratischen oder rechteckigen Form für vier gerade Ränder führt).
  • Bei einem Ausführungsbeispiel weicht eine Kristallausrichtung von einem von zumindest zwei Halbleiterstücken, die an dem Trägerwafer gebondet sind, weniger als 10° von einer Kristallausrichtung des anderen Halbleiterstücks der zumindest zwei Halbleiterstücke ab.
  • Zum Bilden von Komponenten bei einem späteren Schritt kann es wichtig sein, die Halbleiterstücke auf dem Trägerwafer gemäß deren Kristallausrichtung auszurichten. Diese Regel kann an alle Halbleiterstücke angewendet werden, die an dem Trägerwafer gebondet sind.
  • Bei einem Aspekt weicht die Kristallausrichtung zwischen den zumindest zwei Halbleiterstücken um weniger als entweder 10°, 5°, 2°, 1°, 0,1° ab.
  • Abhängig von dem Verwendungszweck (zum Beispiel den physischen Merkmalen der späteren Komponenten) ist eine größere Abweichung mehr oder weniger tolerierbar. Somit kann die Abweichungstoleranz entsprechend dem Produkt abweichen.
  • Bei einem Beispiel sind exakt zwei Halbleiterstücke lateral auf dem Trägerwafer angeordnet und sind sich linear zugewandt, wodurch eine Schmetterlingsform gebildet wird.
  • 2 zeigt eine Anordnung aus zwei Halbleiterstücken 10 auf einem Trägerwafer 20, wo vorangehend ein gerader Rand 11 aus zwei Halbleiterwafern geschnitten wurde. Diese Wafer 10 weisen betreffend den Durchmesser (zum Beispiel 150mm) eine kleinere Größe auf als der Trägerwafer 20 (zum Beispiel 200mm). Die Schnitte wurden bei diesem Beispiel ausgeführt, um für beide Halbleiterstücke auf dem Trägerwafer 20 zu passen. Somit wurde das Schneiden ungefähr an 3/4 des Durchmessers der Halbleiterwafer ausgeführt.
  • Die geraden Ränder sind einander angrenzend zugewandt, wie dargestellt ist. Auf diese Weise kann eine Platzverschwendung reduziert werden. Eine dünne Schnittkante, eng ausgerichtet, kann die ungenutzte Oberfläche reduzieren. Genau an diesem Rand bzw. dieser Kante können keine Komponenten hergestellt werden.
  • Leere Bereiche, die nicht durch Halbleitersubstrat abgedeckt sind, können zur Ausrichtung (Markierungen wie Ränder und Einkerbungen) oder zu Handhabungszwecken während des nachfolgenden Herstellungsprozesses verwendet werden. Zusätzlich dazu könnten diese leeren Bereiche mit noch kleineren Halbleiterstücken aufgefüllt werden.
  • Die Figur ist zum Beispiel für die erwähnten Durchmesser (150mm, 200mm) maßstabsgetreu.
  • Bei einem Aspekt sind genau vier Halbleiterstücke jeweils mit zwei rechteckig angeordneten, geraden Rändern auf eine Weise angeordnet, so dass jeder gerade Rand einem anderen geraden Rand zugewandt ist, wodurch die Form eines vierblättrigen Kleeblatts gebildet wird.
  • 3 zeigt eine Anordnung von vier Halbleiterstücken 10 auf einem Trägerwafer 20, wobei zwei Ränder 11 von jedem der vier Halbleiterwafer vorangehend geschnitten wurden. Diese Wafer 10 weisen im Hinblick auf den Durchmesser eine kleinere Größe auf (zum Beispiel 100mm) als der Trägerwafer 20 (zum Beispiel 200mm). Die Schnitte wurden bei diesem Beispiel ausgeführt, sodass alle vier Halbleiterstücke auf den Trägerwafer passen. Daher bildet das Schneiden bei diesem Beispiel einen rechten Winkel zwischen den Schnitten, wodurch der Gesamtdurchmesser des Wafers gelassen wird, gemessen von der Spitze des rechten Winkels.
  • Die Figur ist zum Beispiel für die erwähnten Durchmesser (100mm, 200mm) maßstabsgetreu.
  • Ferner können die Nicht-Silizium-Halbleiterwafer (hier SiC mit 100mm Waferdurchmesser) auf eine Weise in Segmente geschnitten werden, so dass alle Segmente im Wesentlichen dieselbe Kristallausrichtung auf dem Graphitwafer haben (Scheibendurchmesser hier 200mm). Der Bereichsverlust eines Nicht-Silizium-Halbleiters durch das entsprechende Sägen führt zu zum Beispiel insgesamt 28,54 cm2 (entspricht 18,2%). Der nicht-verwendbare Bereich auf dem Graphitwafer ist hier z.B. 57cm2 (entspricht 18,2%) plus die nicht verwendbaren Nahtlinien zwischen den Segmenten.
  • Bei einem Aspekt können die zumindest zwei Halbleiterstücke auf eine Weise ausgerichtet sein, dass die Randregion des Trägerwafers leer gelassen wird.
  • Da die sehr dünne Halbleiterschicht (zum Beispiel hergestellt aus SiC) leicht oder leichter brechen könnte als andere Teile der Verbundstruktur oder des Donatorwafers während der Handhabung bei dem Herstellungsprozess, werden die Halbleiterstücke möglicherweise nicht bis zu dem Rand bzw. der Kante des Trägerwafers platziert. Spröde Nicht-Silizium-Halbleiter, wie zum Beispiel GaAs oder GaN können auch weniger leicht brechen, wenn sie nicht mechanisch an dem Rand der Oberflächen behandelt werden.
  • Bei einem Ausführungsbeispiel sind die zumindest zwei Halbleiterstücke und der Trägerwafer elektrisch leitfähig durch das Bondmaterial verbunden, was durch Adhäsionsbonden unter Verwendung eines Keramik-bildenden Polymerpräkursors erhalten wird.
  • Für einige Herstellungsprozesse kann es erwünscht sein, ein elektrisches Potential an das Halbleitersubstrat anzulegen. Folglich kann die Verbundstruktur mit einem gewissen Betrag an Leitfähigkeit zwischen dem Trägerwafer und dem zumindest einen Halbleiterstück gebildet werden.
  • Bei einem Aspekt ist ein Adhäsionsmaterial, das für das Adhäsionsbonden verwendet wird, elektrisch leitfähig oder das Adhäsionsbonden erlaubt eine elektrisch leitfähige Verbindung zwischen den Halbleiterstücken und dem Trägerwafer. Zu diesem Zweck könnte zum Beispiel ein leitfähiges Bondmaterial, ein Bondmaterial, das eine leitfähige Verbindung zurücklässt, oder ein dotiertes Bondmaterial verwendet werden.
  • Bei einigen Ausführungsbeispielen kann ein Bondmaterial, das durch Adhäsionsbonden unter Verwendung eines Keramik-bildenden Polymerpräkursors erhalten wird, der Dotierstoffe einer vordefinierten durchschnittlichen Dotierstoffkonzentration enthält, verwendet werden.
  • Zum Beispiel kann die Dotierung der keramischen Bondschicht zu einer elektrisch leitfähigen Bondverbindung zwischen dem Monokristall-SiC-Wafer und dem Graphit-Substrat führen. Dies kann eine Dotierung der Bondschicht verursachen (zum Beispiel polykristallines SiC, das aus dem Polymer entsteht) und optional auch eine dünne, monokristalline SiC-Schicht des zumindest einen Halbleiterstücks während dem Aushärten, so dass die vertikale Leitfähigkeit erhöht werden kann.
  • Mögliche durchschnittliche Dotierungskonzentrationen können 1·1014 bis 1·1016 Dotiermittel/cm3 sein.
  • Bei einem Ausführungsbeispiel ist das Dotiermaterial chemisch an das Polymermolekül als eine funktionale Gruppe oder als ein unabhängiger Verbundstoff gebunden, der mit dem Polymer vermischt ist.
  • Zum Bilden einer elektrisch leitfähigen Bondverbindung können Dotiermittel entweder chemisch als funktionale Gruppen an die Polymoleküle gebunden werden oder an das Polymer als separate Verbundstoffe hinzugefügt werden.
  • Bei einem Aspekt kann ein geeignetes Dotierungsmaterial zumindest entweder Aluminium (Al), Stickstoff (N), Phosphor (P) oder Bor (B) aufweisen.
  • Bezugnehmend auf 4 ist ein erstes Ausführungsbeispiel eines Verfahrens 41 zum Bilden einer Verbundstruktur beschrieben, wo zumindest ein Halbleiterstück an einen Trägerwafer durch ein Bondmaterial durch Adhäsionsbonden unter Verwendung eines Keramik-bildenden Polymerpräkursors gebondet ist. Ein oder mehrere Halbleiterstücke, oder ein einzelner Halbleiterwafer oder eine Mehrzahl von Halbleiterwafern können auf dem Trägerwafer angeordnet und befestigt sein. Das Befestigen kann durch den Schritt des Bondens des Trägerwafers und des zumindest einen Halbleiterstücks miteinander erreicht werden, insbesondere mit einem Schritt eines Adhäsionsbondens. Dazu kann ein Keramik-bildender Polymerpräkursor verwendet werden. Zum Beispiel kann das Bonden mit einem SiC Keramik-bildenden Polymerpräkursor ausgeführt werden.
  • Durch die Verwendung eines organischen Adhäsionspräkursors (zum Beispiel Adhäsions-SiC-Präkursoren) als das Adhäsionsmaterial kann eine thermische Fehlanpassung zwischen der aktiven Schicht und der Bondzone und die unerwünschte Bildung von Reaktionszonen zwischen Bondschicht und der aktiven Schicht bei Hochtemperaturprozessen vermieden werden.
  • Das Polymer kann (zum Beispiel nur) Kohlenstoff, Silizium, Wasserstoff aufweisen oder daraus bestehen. Wenn der Wasserstoff während des Bondprozesses diffundiert, kann nur polykristallines Siliziumcarbid verbleiben. Dies kann auch mit GaAs funktionieren.
  • Die Verbundstruktur kann bei weiteren Schritten als ein Donatorwafer dienen. Sie kann zum Abgeben von Halbleiterschichten von dem zumindest einen Halbleiterstück verwendet werden. Bei einem Aspekt kann das Bilden durch einen Keramik-bildenden Polymerpräkursor unter Verwendung von Allyl-Hydrido-Polycarbosilan oder anderen Polycarbosilanen ausgeführt werden.
  • Bei einem Ausführungsbeispiel werden eine oder beide Seiten der Bondoberflächen mit dem Keramik-bildenden Polymerpräkursor beschichtet, gefolgt von einem Aushärten zwischen 200 bis 700°C.
  • Als erster Teil des Bondvorgangs kann das Polymer entweder auf den Trägerwafer oder das zumindest eine Halbleiterstück (das gebondet werden soll) aufgebracht werden. Das Bondmaterial kann auf die Oberflächen von sowohl dem Trägerwafer als auch des einen oder der mehreren Halbleiterstücken aufgebracht werden. Der entsprechende Bereich der Oberfläche, der gebondet werden soll, kann durch das Polymer abgedeckt werden. Das Polymer kann zum Beispiel durch Aufschleuder- oder Sprüh-Prozesse aufgebracht werden.
  • Als ein zweiter Teil des Bondvorgangs kann der Trägerwafer mit dem einen oder den mehreren Halbleiterstücken verbunden werden, die den Seiten zugewandt sind, wo das Polymer aufgebracht wurde, wodurch eine Verbundstruktur oder ein Waferstapel gebildet wird. Die so zusammengefügten Substrate können einer Wärmebehandlung (Aushärten) unterzogen werden, um eine stabile und haltbare Bondverbindung zwischen dem Trägerwafer und dem einen oder den mehreren Halbleiterstücken zu bilden.
  • Nach dem Verbinden kann der Waferstapel erwärmt werden, um die Bondverbindung zu bilden. Zum Beispiel können Temperaturbereiche von ungefähr Raumtemperatur bis ungefähr 600° C, oder von 200–700° C gebildet werden.
  • Bei einem Aspekt kann das Aushärten ein Aushärten in einem ersten Temperaturbereich und nachfolgend in einem zweiten Temperaturbereich umfassen, der unterschiedlich zu dem ersten Temperaturbereich ist. Der zweite Temperaturbereich kann Temperaturen einschließen, die höher sind als der erste Temperaturbereich. Der zweite Temperaturbereich kann zum Beispiel von ungefähr 500° C bis ungefähr 1000° C oder sogar höher sein.
  • Wenn Allyl-Hydrido-Polycarbosilan verwendet wird, kann es zu polykristallinem Siliziumcarbid bei hohen Temperaturen von 1500°C–1700°C pyrolisiert werden (zum Beispiel für die vollständige Umwandlung der Präkursorschicht in polykristallines SiC). Somit kann die Bondschicht zwischen dem SiC und dem Trägerwafer zu SiC selbst während des Bondprozesses werden, wodurch Effekte weggelassen werden, die entstehen könnten, wenn andere Materialtypen verwendet werden, und ferner eine elektrische Konnektivität sichergestellt wird.
  • Ferner weist Graphit (das als Material für den Trägerwafer verwendet wird) einen ähnlichen Wärmeausdehnungskoeffizienten zu dem von SiC auf, was Graphit zu einem vielversprechenden Trägermaterial für SiC machen kann. Graphit kann jedoch auch geeignet für andere Halbleitermaterialien sein (zum Beispiel Silizium).
  • Eine Festigung der Bondverbindung und die Trennung (siehe unten) des SiC-Donatorwafers kann bei 700°C–1800°C auftreten.
  • Bei einem Aspekt können drei Aushärtprozesse verwendet werden, die bei unterschiedlichen Temperaturen ausgeführt werden. Als ein weiterer Aspekt können die Aushärtprozesse in einen einzelnen Prozess kombiniert werden, der ein gegebenes Temperaturprofil aufweist. Bei einem Aspekt findet das Aushärten unter (Verdichtungs-)Druck statt. Dies kann für jeden oder alle der Aushärtschritte gelten.
  • Bei einem Ausführungsbeispiel findet das Aushärten in einer Stickstoffatmosphäre statt.
  • Alternativ oder zusätzlich kann die dünne einkristalline SiC-Schicht dotiert werden durch Ausführen des Schritts des Aushärtens in einer Stickstoffatmosphäre. Stickstoff ist z.B. in SiC ein niedriger Donator.
  • Effektiv kann dies die Dotierung der Bondschicht (zum Beispiel polykristallines SiC, das aus dem Polymer entsteht) und der dünnen, monokristallinen SiC-Schicht während des Aushärtens verursachen, so dass die vertikale Leitfähigkeit erhöht werden kann.
  • Bei einem Ausführungsbeispiel weist das Verfahren ferner das Ausgleichen der Dicke der zumindest zwei Halbleiterstücke auf, bis eine Abweichung von weniger als 0,5μm zwischen demselben erreicht ist.
  • Es wird darauf hingewiesen, dass die Dicke der Halbleiterstücke variieren kann. Dies kann die Anordnung der Halbleiterstücke auf dem Graphitwafer beeinflussen, wenn die Dicke der Stücke unterschiedlich ist und über einer tolerierbaren Abweichung liegt.
  • Einkristalline SiC-Wafer können mit Dicketoleranzen von +/–25 Mikrometern geliefert werden. Wenn zumindest zwei dieser Halbleiterstücke gebondet werden (die zum Beispiel aus diesen Wafern hergestellt sind), könnte im schlimmsten Fall eine Abweichung der Dicke von 50μm auftreten. Dann wäre die Oberfläche der angeordneten Stücke nicht in derselben Ebene. Dies würde einen nachfolgenden Bondprozess oder andere Prozesse auf dieser (der zweiten) Seite/Oberfläche der Halbleiterstücke verhindern oder beeinträchtigen.
  • Somit kann es erwünscht sein, dass die Abweichung der Dicke vor dem Bonden unter einer bestimmten Toleranz ist.
  • Bei einem Aspekt ist die maximale Dickeabweichung zwischen den zumindest zwei Halbleiterstücken weniger als entweder 5μm, 2μm, 1μm, 0,5μm, 0,25μm, 0,1μm.
  • Bei einem Aspekt ist die maximale Dicke der zumindest zwei Halbleiterstücke selbst entweder 50μm, 30μm, 25μm 20μm, 10μm, 5μm, 2μm, 1μm.
  • Diese Halbleiterstücke können durch epitaxiales Wachsen (vor dem Bonden an den Trägerwafer) auf eine identische Dicke gebracht werden (oder auf eine Dickeabweichung kleiner als die Toleranz). Auch nur eines der Stücke kann behandelt werden, um dieselbe Dicke zu erreichen.
  • Andere Verfahren können das Dünnen eines Halbleiterstücks umfassen, wie zum Beispiel Polieren.
  • Abschließend kann eine sehr homogene Dicke der Halbleiterschicht, die durch die Halbleiterstücke gebildet ist, erreicht werden. Die Dicke könnte zwischen den Halbleiterschichten auf unterschiedlichen Donatorwafern auch homogen sein, um z.B. gleiche Bedingungen für eine weitere Verarbeitung der Halbleiter sicherzustellen.
  • Bei einem Aspekt werden zumindest zwei Halbleiterstücke mit einer Abweichung der Dicke von weniger als 0,5μm zwischen denselben zum Bonden an den Trägerwafer ausgewählt. Anstatt die Dicke der betroffenen Halbleiterstücke anzupassen, können geeignete Stücke ausgewählt werden.
  • Daher können hier Stücke mit annähernd identischer Dicke verwendet werden. Zu diesem Zweck kann die Dicke der Halbleiterstücke gemessen werden, um in der Lage zu sein, Stücke innerhalb einer tolerierbaren Dickeabweichung auszuwählen.
  • Bei einem Aspekt wird der Trägerwafer behandelt durch Polieren und Beschichten vor dem Angleichen. Wenn nötig kann die Oberfläche poliert werden, um unterschiedliche Höhen zu kompensieren.
  • Bei einem Aspekt enthält das Verfahren ferner einen Schritt des Sägens des zumindest einen Halbleiterstücks vor dem Angleichen oder Bonden.
  • Bei einem Ausführungsbeispiel weist das Verfahren ferner einen Schritt zum Übertragen einer Halbleiterschicht auf einen zweiten Trägerwafer auf.
  • Von dem Donatorwafer können dünne Halbleiterschichten auf andere Trägerwafer übertragen werden, wodurch eine erste Verbundstruktur übrig gelassen wird und eine zweite Verbundstruktur gebildet wird. Eine oder beide dieser Verbundstrukturen können als zukünftige Donatorwafer dienen.
  • Der erste und zweite Trägerwafer können unterschiedliche Größen aufweisen.
  • Wenn das Bondmaterial Dotierstoffe enthält, können sie über die Rückseite diffundieren, wenn der Donatorwafer an dem zweiten Trägerwafer gebondet wird.
  • Der Donatorwafer kann wieder verwendet werden, der fertige (dünne) Wafer könnte gesägt werden, optional kann das Graphit entfernt werden und der Wafer kann weiter verarbeitet werden.
  • Das in 4 gezeigte Verfahren kann eine oder mehrere optionale, zusätzliche Handlungen aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der oben beschriebenen Ausführungsbeispiele erwähnt wurden.
  • Bezugnehmend auf 5 wird bei einem Ausführungsbeispiel die Übertragung durch Bonden 16 der gegenüberliegenden Seite des zumindest einen Halbleiterstücks 10 an einen zweiten Trägerwafer 22 und Spalten des zumindest einen Halbleiterstücks entlang einer internen Spaltgrenze 13 ausgeführt, so dass ein Teil 11 des zumindest einen Halbleiterstücks auf dem ersten Trägerwafer 20 verbleibt und ein anderer Teil 12 des zumindest einen Halbleiterstücks auf dem zweiten Trägerwafer 22 verbleibt.
  • 5 zeigt eine Verbundstruktur 20 während einer Übertragung einer Halbleiterschicht 12 auf einen zweiten Trägerwafer 22. Bei einem Übertragungsprozess können Gasionen, wie zum Beispiel Protonen, in das Halbleiterstück oder die mehreren Halbleiterstücke 10 in einer gegebenen Tiefe implantiert werden. Die Implantationstiefe kann durch Auswählen der Implantationsenergie eingestellt werden.
  • Die Implantationstiefe definiert die Dicke der verbleibenden Halbleiterschicht 11 auf dem ersten Trägerwafer 20, wie nachfolgend weiter beschrieben wird.
  • Die Implantation von Atomen bzw. Ionen (zum Beispiel Protonen) kann die Bildung einer Delaminierungsschicht 13 verursachen, die eine Mikroblasenschicht oder mikroporöse Schicht entlang des einen oder mehreren Halbleiterstücke 10 sein kann.
  • Nachfolgend wird ein zweiter Trägerwafer 22 an die freie Oberfläche des einen oder der mehreren Halbleiterstücke 10 gebondet. Zum Beispiel ist die Bondtechnik für dieses zweite Bonden dieselbe wie die für das erste Bonden.
  • Der Verbundwafer 30, der mit dem zweiten Trägerwafer 22 verbunden ist, kann einer Wärmebehandlung unterzogen werden, um das Bonden zu verarbeiten und um den Halbleiterwafer 10 entlang der Delaminierungsschicht 13 zu delaminieren, die als eine Spaltebene dienen kann. Die Wärmebehandlung verursacht mechanische Spannungen, die zu einer Trennung entlang der Delaminierungsschicht führen können. Eine vergleichsweise dünne Halbleiterschicht 11 bleibt an den Trägerwafer 20 durch die Bondschicht 15 gebondet, die eine neue erste Verbundstruktur mit einer dünneren Dicke 31 bildet.
  • Die Halbleiterschicht 11 weist eine Dicke auf, die durch die Implantationsenergie der Gasionen definiert wurde, die zum Beispiel entweder 5μm, 2μm, 1,5μm, 1μm, 0,8μm, 0,5μm sein kann.
  • Der Delaminierungsprozess kann ferner zu der Bildung einer zweiten Verbundstruktur 32 führen, die wiederum als ein neuer Donatorwafer zum Herstellen weiterer Verbundwafer verwendet werden kann, solange ausreichend Halbleitersubstrat mit ausreichender Dicke 12 auf der zweiten Verbundstruktur 32 vorhanden ist.
  • Der Donatorwafer kann wiederholt (zum Beispiel mehr als 5 Mal oder mehr als 10 Mal) als Donator verwendbar sein, da sie zum Beispiel durch Polieren und Epitaxie (siehe nachfolgend) in den Ausgangszustand zurückgebracht werden können. Dies kann sehr kostengünstig sein (zum Beispiel für SiC).
  • Alternativ zu dem erwähnten Vorgang können auch andere Verfahren (zum Beispiel Sauerstoffimplantation) zum Trennen und Übertragen der Halbleiterschicht geeignet sein.
  • Bei einem Aspekt kann das Verfahren ferner einen Schritt zum Polieren und eine Epitaxiebehandlung vor der Übertragung enthalten.
  • Ein Polieren der Oberfläche könnte verwendet werden, um unterschiedliche Dicken der Halbleiterstücke zu kompensieren. Die anfängliche Dicke der Halbleiterschicht des Donatorwafers kann nachfolgend durch epitaxiales Wachsen hergestellt werden.
  • Bei einem Ausführungsbeispiel weist das Verfahren ferner einen Schritt des Aufbringens einer Epitaxialschicht auf zumindest einen der verbleibenden Teile des zumindest einen Halbleiterstücks auf.
  • Eine weitere Halbleiterschicht kann epitaxial auf einen Teil des einen oder der mehreren Halbleiterstücke (Halbleiterschicht) aufgebracht werden, um die Gesamtdicke des kristallinen Halbleitermaterials zu erhöhen, das auf den Trägerwafer aufgebracht ist.
  • Die notwendige Dicke der Halbleiterschicht zum Bilden elektrischer Komponenten kann nachfolgend durch epitaxiales Wachsen erzeugt werden.
  • Vor der Wiederverwendung können die neuen Verbundstrukturen poliert oder geätzt werden, um eine flache und defektfreie Oberfläche zu bilden.
  • Möglicherweise kann das Polieren und/oder das epitaxiale Wachsen auch weggelassen werden.
  • Ferner kann eine Epitaxialschicht (zum Beispiel unter Verwendung spezifischer Dotierstoffe) auf der Halbleiterschicht gebildet werden, um zum Beispiel die Dotierungskonzentration der Bauelementeschicht spezifisch abzustimmen. Die Epitaxialschicht und Halbleiterschicht können zusammen die Bauelementschicht bilden.
  • Bei einem Aspekt weist die Halbleiterschicht eine Dicke von entweder 5μm, 2μm, 1μm, 0,5μm auf, um mit dem epitaxialen Wachsen zu beginnen.
  • Das Verwenden von Epitaxie kann eine homogenere kristalline Struktur erlauben als das ursprüngliche Substrat. Ferner kann weniger (Dicke) von dem Originalsubstrat (Halbleiter) notwendig sein, so dass der Prozess zum Übertragen dünner Schichten des Halbleitersubstrats z.B. häufiger wiederholt werden kann.
  • Bei einem Ausführungsbeispiel weist einer der verbleibenden Teile des zumindest einen Halbleiterstücks eine vordefinierte Dicke gemäß einer Spannungsklasse eines Halbleiterbauelements auf, das auf der Verbundstruktur nach dem Aufbringen einer Epitaxialschicht gebildet werden soll.
  • Abhängig von dem Halbleitermaterial bezieht sich eine bestimmte Dicke auf eine bestimmte Durchschlagsspannung. Gemäß der gewünschten Spannungsklasse des späteren Halbleiterbauelements, das auf der Verbundstruktur gebildet werden soll, kann die Dicke ausgewählt werden.
  • Für SiC kann die Durchschlagspannung um 100 Volt pro Mikrometer Substratdicke zunehmen. Die vordefinierte Dicke gemäß einer Spannungsklasse kann entsprechend berechnet werden.
  • Für eine Durchschlagspannung von 1500V kann zum Beispiel ein 15μm dickes Halbleitersubstrat verwendet werden.
  • Bei einem Aspekt enthält das Verfahren ferner einen Schritt zum Bilden elektrischer Schaltungen auf zumindest einem Teil des zumindest einen Halbleiterstücks.
  • Nach dem Herstellen der Verbundstruktur, die ein dünnes Substrat aus Halbleitermaterial aufweist, kann die Herstellung von Komponenten folgen.
  • Der Graphitwafer kann abgeschliffen oder an das gebildete Halbleiterbauelement gebunden gelassen werden. Zum Beispiel kann er dem Halbleiter Unterstützung geben bis die Chips gesägt sind oder sogar wenn sie gehäust sind.
  • Die Wiederverwendung des Graphits kann schwierig oder aufgrund der kostengünstigen Graphitpreise unnötig sein. Das Graphit des Donatorwafers kann natürlich wieder verwendet werden, solange es zum Beispiel zur Abgabe verwendet wird. Wenn nach mehreren Abgabevorgängen die Halbleiterschicht dünn genug ist, um Komponenten zu bilden, kann z.B. nicht mehr als Donatorwafer dienen.
  • Bei einem Beispiel (ähnlich zu dem Querschnitt durch die Verbundstruktur, der in 1 gezeigt ist) ist der monokristalline SiC-Wafer mit einer Dicke von 1,01 μm an dem Graphitwafer mit Hilfe einer ungefähr 70 nm dicken polykristallinen SiC-Bondschicht gebondet, die aus dem Polycarbosilan gebildet wurde (nach der Übertragung der Halbleiterschicht).
  • Bei einem Aspekt können die elektrischen Schaltungen vor der oder ohne die Übertragung einer Halbleiterschicht auf einen anderen Trägerwafer direkt von dem Donatorwafer gebildet werden. Dann bleibt die Dicke ungefähr die gleiche wie die des ursprünglichen Halbleiterstücks.
  • Alternativ tritt keine Delaminierung und Trennung von Schichten auf, aber das Halbleitersubstrat kann zurückpoliert werden, um eine dünne Halbleiterschicht zu bilden.
  • 6 zeigt ein Flussdiagramm, das einen möglichen Arbeitsfluss zum Bilden von Verbundstrukturen zeigt. Das Verfahren 50 enthält eine Vorbehandlung des Graphitdonatorwafers (Polieren, Beschichten) 51. Zusätzlich dazu kann die Waferdicke von mehreren Nicht-Silizium-Halbleiterstücken 52 gemessen werden und wenn nötig kann die Dicke der Nicht-Silizium-Halbleiterwafer oder -stücke durch Epitaxie 53 eingestellt werden. Wenn nötig kann ein geeignetes Sägen dieser Nicht-Silizium-Halbleiterwafer 54 ausgeführt werden. Ferner werden diese Halbleiterstücke an den Graphitwafer gebondet, zum Beispiel unter Verwendung von Adhäsionsbonden unter Verwendung eines Keramik-bildenden Polymerpräkursors, wie zum Beispiel Allyl-Hydrido-Polycarbosilan, während das Polymer geeignete Dotierstoffe 55 enthalten kann, gefolgt von einem Hochtemperaturschritt (1500°C–1700°C) für die komplette Umwandlung der Präkursorschicht in polykristallines SiC 56. Wenn nötig, Polieren der Oberfläche, um unterschiedliche Dicken 57 auszugleichen, und zusätzlich, wenn nötig, wird epitaxiales Wachsen 58 ausgeführt. Ferner kann eine Übertragung einer dünnen Halbleiterschicht auf einen Trägerwafer, wie zum Beispiel Graphit, durch Bonden des zweiten Trägerwafers 59 ausgeführt werden und, wenn nötig, auch Polieren und Epitaxie des Donatorwafers oder der zweiten Verbundstruktur 60. Weitere Prozessschritte zur Herstellung von Komponenten 61 und eine wiederholte Verwendung des Donatorwafers können durchgeführt werden.
  • Bezugnehmend auf 7 ist ein Ausführungsbeispiel einer Verbundstruktur 70 beschrieben, die einen Trägerwafer 72 und zumindest zwei Halbleiterstücke 71 enthält, die auf den Trägerwafer gebondet sind. Die zumindest zwei Halbleiterstücke 71 sind lateral verteilt auf dem Trägerwafer 72 angeordnet.
  • Zwei oder mehr Halbleiterstücke oder Wafer können auf dem Trägerwafer angeordnet und befestigt sein. Der Trägerwafer kann ein Wafer sein, der geeignet ist, um Halbleiterstücke aufzuweisen, die an denselben gebondet sind.
  • Das Befestigen kann erreicht werden durch Bonden des Trägerwafers und der zumindest zwei Halbleiterstücke miteinander.
  • Bei einem Aspekt kann eine Adhäsionsbondetechnik verwendet werden. Dafür kann die Verwendung eines Keramik-bildenden Polymerpräkursors vorgeschlagen werden. Zum Beispiel kann das Bonden mit einem SiC Keramik-bildenden Polymerpräkursor ausgeführt werden.
  • Bei einem Aspekt sind die Halbleiterstücke aneinander angrenzend verteilt. Die Oberflächen der Verbundstruktur, an die kein Halbleiter gebondet wurde, entspricht den Bereichen auf dem Wafer, auf denen keine funktionalen Komponenten erzeugt werden können. Das Angrenzen kann dabei helfen, diesen unbenutzbaren Bereich klein zu halten. Ein Ziel könnte die Vergrößerung des Bereichs des Nicht-Silizium-Halbleitersubstrats (zum Beispiel SiC) durch Bonden einer Mehrzahl von Wafern/geeigneten Stücken auf einen größeren Trägerwafer (zum Beispiel aus Graphit) sein, der der Größe von üblicherweise verwendeten Siliziumwafern entspricht.
  • Bei einem Aspekt könnten weitere Bondverfahren das Verwenden einer Zwischenschicht (Bondschicht) aus Karbid-bildenden und/oder Silizium-bildenden Metallen mit einer hohen Temperaturstabilität aufweisen, wie zum Beispiel Molybdän (Mo), alternativ Siliziumdioxid (SiO2) und/oder Metall-Silizium-Doppelschichten.
  • Bei einem Aspekt ist ein Verfahren zum Bilden einer Verbundstruktur beschrieben, wo zumindest zwei Halbleiterstücke auf einen Trägerwafer gebondet werden, auf dem die zumindest zwei Halbleiterstücke lateral verteilt angeordnet sind.
  • Die Verbundstruktur 70 kann ein oder mehrere optionale, zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der oben beschriebenen Ausführungsbeispiele erwähnt wurden.
  • Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Beispiele auch Programmspeichervorrichtungen, z.B. Digitaldatenspeichermedien abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Handlungen der oben beschriebenen Verfahren durchführen. Die nichtflüchtigen Programmspeichervorrichtungen können z.B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen die Beispiele Computer programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren oder (feld-)programmierbare Logik-Arrays ((F)PLA-(Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA-(Field) Programmable Gate Arrays) programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
  • Als „Mittel für...“ (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion eingerichtet sind. Daher kann ein „Mittel für etwas“ ebenso als „Mittel eingerichtet für oder geeignet für etwas“ verstanden werden. Ein Mittel eingerichtet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (in einem gegebenen Zeitmoment).
  • Funktionen verschiedener in den Figuren dargestellter Elemente einschließlich jeder als „Mittel“, „Mittel zur Bereitstellung eines Sensorsignals“, „Mittel zum Erzeugen eines Sendesignals“ usw. bezeichneter Funktionsblöcke können durch die Verwendung dedizierter Hardware wie beispielsweise „eines Signalanbieters“, „einer Signalverarbeitungseinheit“, „eines Prozessors“, „einer Steuerung“, usw. wie auch als Hardware fähig der Ausführung von Software in Verbindung mit zugehöriger Software bereitgestellt werden. Weiterhin könnte jede hier als „Mittel“ beschriebene Instanz als „ein oder mehrere Module“, „eine oder mehrere Vorrichtungen“, „eine oder mehrere Einheiten“, usw. implementiert sein oder diesem entsprechen. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzigen dedizierten Prozessor, durch einen einzelnen gemeinschaftlich verwendeten Prozessor oder durch eine Vielzahl einzelner Prozessoren bereitgestellt werden, von denen einige gemeinschaftlich verwendet werden können. Weiterhin soll ausdrückliche Verwendung des Begriffs „Prozessor“ oder „Steuerung“ nicht als ausschließlich auf zur Ausführung von Software fähige Hardware bezogen ausgelegt werden, und kann implizit ohne Begrenzung Digitalsignalprozessor-(DSP-)Hardware, Netzprozessor, anwendungsspezifische integrierte Schaltung (ASIC – Application Specific Integrated Circuit), feldprogrammierbares Gate-Array (FPGA – Field Programmable Gate Array), Nurlesespeicher (ROM – Read Only Memory) zum Speichern von Software, Direktzugriffsspeicher (RAM – Random Access Memory) und nichtflüchtige Speicherung einschließen. Auch kann sonstige Hardware, herkömmliche und/oder kundenspezifisch eingeschlossen sein.
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in einem computerlesbaren Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die ausführliche Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Handlungen dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher in der Beschreibung oder den Ansprüchen offenbarter Handlungen oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollten. Durch die Offenbarung von vielfachen Handlungen oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Handlungen oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Beispielen eine einzelne Handlung mehrere Teilhandlungen einschließen oder in diese unterteilt werden. Solche Teilhandlungen können eingeschlossen sein und Teil der Offenbarung dieser Einzelhandlung bilden, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (22)

  1. Eine Verbundstruktur (30), umfassend: einen Trägerwafer (20); und zumindest ein Halbleiterstück (10), das an den Trägerwafer (20) durch ein Bondmaterial (15) gebondet ist, das durch einen Keramik-bildenden Polymerpräkursor erhalten wird.
  2. Die Verbundstruktur (30) gemäß Anspruch 1, wobei das zumindest eine Halbleiterstück (10) ein Nicht-Silizium-Halbleitersubstrat aufweist.
  3. Die Verbundstruktur (30) gemäß Anspruch 1 oder 2, wobei der Trägerwafer (20) Graphit aufweist.
  4. Die Verbundstruktur (30) gemäß einem der vorangehenden Ansprüche, wobei der Keramik-bildende Polymerpräkursor ein Polycarbosilan aufweist.
  5. Die Verbundstruktur (30) gemäß einem der vorangehenden Ansprüche, wobei der Keramik-bildende Polymerpräkursor Allyl-Hydrido-Polycarbosilan aufweist.
  6. Die Verbundstruktur (30) gemäß einem der vorangehenden Ansprüche, wobei das Bondmaterial (15) mehr als 0,5% Wasserstoff aufweist.
  7. Die Verbundstruktur (30) gemäß einem der vorangehenden Ansprüche, wobei zumindest zwei Halbleiterstücke (10) lateral verteilt auf dem Trägerwafer (20) angeordnet sind.
  8. Die Verbundstruktur (30) gemäß einem der vorangehenden Ansprüche, wobei eine Größe einer Oberfläche des zumindest einen Halbleiterstücks (10) kleiner ist als 90% einer Größe einer Oberfläche des Trägerwafers (20).
  9. Die Verbundstruktur (30) gemäß einem der vorangehenden Ansprüche, wobei das zumindest eine Halbleiterstück (10) zumindest auf einer Seite einen geraden Rand aufweist.
  10. Die Verbundstruktur (30) gemäß einem der Ansprüche 7 bis 9, wobei eine Kristallausrichtung von einem der zumindest zwei Halbleiterstücke (10) weniger als 10° von einer Kristallausrichtung des anderen Halbleiterstücks (10) der zumindest zwei Halbleiterstücke (10) abweicht.
  11. Die Verbundstruktur (30) gemäß einem der vorangehenden Ansprüche, wobei das zumindest eine Halbleiterstück (10) und der Trägerwafer (20) elektrisch leitfähig durch das Bondmaterial (15) verbunden sind, das durch Adhäsionsbonden unter Verwendung eines Keramik-bildenden Polymerpräkursors erhalten wird.
  12. Die Verbundstruktur (30) gemäß einem der vorangehenden Ansprüche, wobei das Bondmaterial (15), das durch Adhäsionsbonden unter Verwendung eines Keramikbildenden Polymerpräkursors erhalten wird, Dotierstoffe einer vordefinierten, durchschnittlichen Dotierstoffkonzentration enthält.
  13. Die Verbundstruktur (30) gemäß einem der Ansprüche 10 bis 12, wobei das Dotierungsmaterial chemisch an ein Polymermolekül des Keramik-bildenden Polymerpräkursors als eine funktionale Gruppe oder als unabhängiger Verbundstoff gemischt mit dem Polymer gebunden ist.
  14. Ein Verfahren zum Bilden einer Verbundstruktur (30), das Verfahren umfassend: Bereitstellen eines Trägerwafers (20); und Bonden von zumindest einem Halbleiterstück (10) an den Trägerwafer (20) durch Verwenden eines Keramik-bildenden Polymerpräkursors.
  15. Das Verfahren gemäß Anspruch 14, ferner umfassend: Beschichten von einer oder beider Seiten der Bondoberflächen mit dem Keramikbildenden Polymerpräkursor; und Aushärten der beschichteten Verbundstruktur (30) zwischen 200 bis 700°C.
  16. Das Verfahren gemäß Anspruch 15, wobei das Aushärten in einer Stickstoffatmosphäre stattfindet.
  17. Das Verfahren gemäß einem der Ansprüche 14 bis 16, das Verfahren ferner umfassend: Bonden von zumindest einem zweiten Halbleiterstück (10) an einen Trägerwafer (20); und Ausgleichen der Dicke von zumindest zwei Halbleiterstücken (10), bis eine Abweichung von weniger als 0,5μm zwischen denselben erreicht wird.
  18. Das Verfahren gemäß einem der Ansprüche 14 bis 17, wobei das Verfahren ferner das Übertragen einer Halbleiterschicht des zumindest einen Halbleiterstücks (10) auf einen zweiten Trägerwafer (20) aufweist.
  19. Das Verfahren gemäß Anspruch 18, wobei das Übertragen ausgeführt wird durch Bonden einer gegenüberliegenden Seite des zumindest einen Halbleiterstücks (10) an einen zweiten Trägerwafer (20) und Spalten des zumindest einen Halbleiterstücks (10) entlang einer internen Spaltgrenze, so dass ein Teil des zumindest einen Halbleiterstücks (10) auf dem ersten Trägerwafer verbleibt (20) und ein anderer Teil des zumindest einen Halbleiterstücks (10) auf dem zweiten Trägerwafer (20) verbleibt.
  20. Das Verfahren gemäß Anspruch 19, wobei das Verfahren ferner das Aufbringen einer Epitaxialschicht auf zumindest einen der verbleibenden Teile des zumindest einen Halbleiterstücks (10) aufweist.
  21. Das Verfahren gemäß Anspruch 19 oder 20, wobei einer der verbleibenden Teile des zumindest einen Halbleiterstücks (10) nach dem Aufbringen einer Epitaxialschicht eine vordefinierte Dicke gemäß einer Spannungsklasse eines Halbleiterbauelements aufweist, das auf der Verbundstruktur (30) gebildet werden soll.
  22. Eine Verbundstruktur, umfassend: einen Trägerwafer (20); und zumindest zwei Halbleiterstücke (10), die an den Trägerwafer (20) gebondet sind, wobei die zumindest zwei Halbleiterstücke lateral verteilt auf dem Trägerwafer (20) angeordnet sind.
DE102014118336.3A 2013-12-13 2014-12-10 Verbundstruktur und verfahren zum bilden einer verbundstruktur Active DE102014118336B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/105,414 US9219049B2 (en) 2013-12-13 2013-12-13 Compound structure and method for forming a compound structure
US14/105,414 2013-12-13

Publications (2)

Publication Number Publication Date
DE102014118336A1 true DE102014118336A1 (de) 2015-06-18
DE102014118336B4 DE102014118336B4 (de) 2024-01-18

Family

ID=53192809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014118336.3A Active DE102014118336B4 (de) 2013-12-13 2014-12-10 Verbundstruktur und verfahren zum bilden einer verbundstruktur

Country Status (3)

Country Link
US (1) US9219049B2 (de)
CN (1) CN104716080B (de)
DE (1) DE102014118336B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015103323A1 (de) * 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
DE102016105610A1 (de) 2016-03-24 2017-09-28 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu deren Herstellung
DE102016114949A1 (de) 2016-08-11 2018-02-15 Infineon Technologies Ag Verfahren zur Herstellung einer Wafer-Vorlage
WO2022128818A1 (de) * 2020-12-18 2022-06-23 mi2-factory GmbH Elektronisches halbleiterbauelement und verfahren zur herstellung eines vorbehandelten verbundsubstrats für ein elektronisches halbleiterbauelement

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424514B2 (en) * 2015-03-04 2019-09-24 Mtec Corporation Method for manufacturing semiconductor substrate
DE102015112649B4 (de) 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102015112648B4 (de) * 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
WO2017171872A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Layered substrate for microelectronic devices
US10643860B2 (en) 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
US10967450B2 (en) 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining
US11024501B2 (en) * 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
FR3122034B1 (fr) * 2021-04-16 2023-04-14 Commissariat Energie Atomique Procédé de fabrication d’une structure multicouche

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US20100255289A1 (en) * 2006-01-25 2010-10-07 Charles Lewinsohn Aluminosilicate-Based Oxide Composite Coating and Bond Coat for Silicon-Based Ceramic Substrates
DE102009000883B4 (de) * 2009-02-16 2010-11-04 Semikron Elektronik Gmbh & Co. Kg Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
KR20110133558A (ko) * 2009-03-04 2011-12-13 에스알아이 인터내셔널 유기 전기 소자의 캡슐화 방법 및 유전체 층
US8822306B2 (en) 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
KR101897078B1 (ko) 2011-06-01 2018-09-10 엘지이노텍 주식회사 잉곳 제조 장치 및 잉곳 제조 방법
KR20130074712A (ko) 2011-12-26 2013-07-04 엘지이노텍 주식회사 잉곳 제조 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015103323A1 (de) * 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
US10431504B2 (en) 2015-03-06 2019-10-01 Infineon Technologies Austria Ag Method of manufacturing semiconductor devices by bonding a semiconductor disk on a base substrate, composite wafer and semiconductor device
DE102016105610A1 (de) 2016-03-24 2017-09-28 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu deren Herstellung
US10134848B2 (en) 2016-03-24 2018-11-20 Infineon Technologies Ag Semiconductor device having a graphene layer, and method of manufacturing thereof
US10347723B2 (en) 2016-03-24 2019-07-09 Infineon Technologies Ag Method of manufacturing a semiconductor device having graphene material
DE102016114949A1 (de) 2016-08-11 2018-02-15 Infineon Technologies Ag Verfahren zur Herstellung einer Wafer-Vorlage
US11557505B2 (en) 2016-08-11 2023-01-17 Infineon Technologies Ag Method of manufacturing a template wafer
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
WO2022128818A1 (de) * 2020-12-18 2022-06-23 mi2-factory GmbH Elektronisches halbleiterbauelement und verfahren zur herstellung eines vorbehandelten verbundsubstrats für ein elektronisches halbleiterbauelement

Also Published As

Publication number Publication date
US20150171045A1 (en) 2015-06-18
DE102014118336B4 (de) 2024-01-18
CN104716080B (zh) 2021-12-21
CN104716080A (zh) 2015-06-17
US9219049B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
DE102014118336B4 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE102011054035B4 (de) Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern
DE102016114949B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102015112648B4 (de) Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
DE102019114131A1 (de) Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
EP1727190A1 (de) Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
EP1997156B1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einem gezielt dotierten oberflächenbereich unter verwendung von aus-diffusion und entsprechendes halbleiterbauelement
DE102014205466B4 (de) Einkristall-4H-SiC-Substrat und Verfahren zu seiner Herstellung
DE112016001023T5 (de) Verfahren zur Herstellung eines Halbleitersubstrats und Halbleitersubstrat
EP3731284A1 (de) Nitridhalbleiterprodukt
EP1770795A2 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE112020003654T5 (de) Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102012209706B4 (de) Verfahren zur Herstellung von zwei Bauelement-Wafern aus einem einzelnen Basissubstrat durch Anwendung eines gesteuerten Abspaltprozesses
DE102019102323A1 (de) Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
DE202022101103U1 (de) Verbundhalbleiter-Schichtstruktur
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102012213849A1 (de) Monolithische Photovoltaikzelle mit mehreren Grenzschichten und Verfahren zu deren Herstellung
DE102019119289A1 (de) Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen
DE102016105373A1 (de) Iii-v-verbindungs-und germaniumverbindungs-nanodrahtaufhängung mit germanium enthaltender freigabeschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division