DE102019119289B4 - Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen - Google Patents

Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen Download PDF

Info

Publication number
DE102019119289B4
DE102019119289B4 DE102019119289.7A DE102019119289A DE102019119289B4 DE 102019119289 B4 DE102019119289 B4 DE 102019119289B4 DE 102019119289 A DE102019119289 A DE 102019119289A DE 102019119289 B4 DE102019119289 B4 DE 102019119289B4
Authority
DE
Germany
Prior art keywords
carrier
layer
semiconductor
semiconductor wafer
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019119289.7A
Other languages
English (en)
Other versions
DE102019119289A1 (de
Inventor
Hans-Joachim Schulze
Andre Brockmeier
Tobias Franz Wolfgang Hoechbauer
Gerhard Metzger-Brueckl
Matteo Piccin
Francisco Javier Santos Rodriguez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to US16/550,151 priority Critical patent/US11576259B2/en
Publication of DE102019119289A1 publication Critical patent/DE102019119289A1/de
Application granted granted Critical
Publication of DE102019119289B4 publication Critical patent/DE102019119289B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Träger (100), der dafür konfiguriert ist, an einem Halbleitersubstrat über eine erste Oberfläche (104) angebracht zu werden, aufweisend:eine die erste Oberfläche (104) des Trägers (100) definierende zusammenhängende Kohlenstoffstruktur (102), wobei die zusammenhängende Kohlenstoffstruktur aus Kohlenstoff besteht, undein Verstärkungsmaterial (106), das zumindest 2 Vol.-% des Trägers (100) ausmacht, wobei die zusammenhängende Kohlenstoffstruktur (102) eine Kohlenstoffschicht (108) enthält, die die erste Oberfläche (104) des Trägers (100) definiert, und ferner Gräben (112) enthält, die sich von einer der ersten Oberfläche (104) entgegengesetzten zweiten Oberfläche (110) des Trägers (100) aus in die Kohlenstoffschicht (108) erstrecken, wobei das Verstärkungsmaterial (106) zumindest einen Teil der Gräben (112) füllt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf einen Träger, ein Laminat und ein Verfahren zum Herstellen von Halbleitervorrichtungen.
  • HINTERGRUND
  • Wafer aus einem Halbleiter mit breiter Bandlücke stehen typischerweise in Standard-Wafergrößen und/oder -dicken zur Verfügung. Beispielsweise können Durchmesser von Standard-Wafern 2 Zoll (50 mm), 4 Zoll (100 mm) oder 6 Zoll (150 mm) betragen. Für Siliziumcarbid-Wafer kann eine Dicke eines Standard-Wafers beispielsweise 350 µm betragen. Versuche wurden unternommen, um die Enddicke eines Halbleitermaterials zu reduzieren, um Vorrichtungseigenschaften zu verbessern. Beispielsweise kann in Leistungs-Halbleitervorrichtungen mit einem vertikalen Laststromfluss zwischen einer Vorderseite und einer Rückseite ein dünneres Halbleiterdie einen niedrigeren Einschaltwiderstand zur Folge haben. Wafer-Spaltungsverfahren zielen auf ein horizontales Spalten von Wafern in eine Vielzahl dünner Wafer ab, um Kosten zu sparen; aber ein brüchiges Halbleitermaterial und die Wärmebilanz, die auf die dünnen Halbleiter-Wafer beaufschlagt wird, können die Handhabung von Halbleiter-Wafern, die dünner als Standard-Wafer sind, verkomplizieren. Ein Hilfsträger kann reversibel an einen Halbleiter-Wafer gebondet werden, um die mechanische Stabilität zu erhöhen, kann aber auch zusätzliche Herausforderungen in der Prozesstechnologie verursachen. Aus der nachveröffentlichten Druckschrift DE 10 2017 127 169 A1 sowie aus der Druckschrift US 2012 / 0 211 770 A1 ist jeweils ein Träger mit einer Kohlenstoff enthaltenden Verbindungsschicht bekannt. Aus der Druckschrift US 2009 / 0 213 551 A1 ist ein PCB Substrat mit einer Kohlenstoff-Nanoröhrenstruktur bekannt.
  • ZUSAMMENFASSUNG
  • Die Erfindung ist im Patentanspruch 1 definiert. Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der vorliegenden Ausführungsformen zu liefern, und sie sind in diese Patentschrift einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen des Trägers, des Laminats und des Verfahrens zum Herstellen einer Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Weitere Ausführungsformen sind in der folgenden Beschreibung und den Ansprüchen beschrieben.
    • 1 ist eine schematische Querschnittsansicht, die eine Ausführungsform eines Trägers veranschaulicht, der eine zusammenhängende Kohlenstoffstruktur und ein in der zusammenhängenden Kohlenstoffstruktur eingebettetes Verstärkungsmaterial umfasst.
    • 2 und 3 sind schematische Querschnittsansichten, die einen aus einem Stapel von Schichten aufgebauten Träger gemäß einer Ausführungsform veranschaulichen.
    • 4 ist eine schematische Querschnittsansicht, die eine Ausführungsform eines Trägers veranschaulicht, der Gräben enthält, die zumindest teilweise mit einem Verstärkungsmaterial gefüllt sind.
    • 5 ist eine schematische Querschnittsansicht, die einen mit einer Oberflächenschutzbeschichtung beschichteten Träger gemäß einer Ausführungsform veranschaulicht.
    • 6 ist eine schematische Querschnittsansicht, die ein Laminat mit einem Träger und einem am Träger angebrachten Halbleitersubstrat gemäß einer Ausführungsform veranschaulicht.
    • 7A bis 7E sind schematische Querschnittsansichten, um ein Verfahren zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform zu veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen ein Träger oder ein Laminat oder ein Verfahren zum Herstellen von Halbleitervorrichtungen ausgestaltet werden kann.
  • Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Ferner ist der Begriff „auf“ nicht als ausschließlich „direkt auf“ meinend aufzufassen. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z.B. eine Schicht „auf“ einer anderen Schicht oder „auf“ einem Substrat ist), eine weitere Komponente (z.B. eine weitere Schicht) zwischen den beiden Elementen positioniert sein (z.B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat positioniert sein, falls die Schicht „auf“ dem Substrat ist).
  • Für einen Parameter angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter y mit einem Wert von höchstens liest sich als y ≤ d.
  • IGFETs (Feldeffekttransistor mit isoliertem Gate) sind spannungsgesteuerte Vorrichtungen, die MOSFETs (Metall-Oxid-Halbleiter-FETs) und andere FETs mit Gateelektroden basierend auf einem dotierten Halbleitermaterial und/oder mit Gatedielektrika, die nicht oder nicht ausschließlich auf einem Oxid basieren, enthalten.
  • Gemäß einer Ausführungsform weist ein Träger, der dafür konfiguriert ist, über eine erste Oberfläche an einem Halbleitersubstrat angebracht zu werden, eine eine erste Oberfläche des Trägers definierende zusammenhängende Kohlenstoffstruktur und ein Verstärkungsmaterial, das zumindest 2 Vol.-% des Trägers ausmacht, auf.
  • Die zusammenhängende Kohlenstoffstruktur kann eine nicht strukturierte Kohlenstoffstruktur sein, zum Beispiel eine Kohlenstoffstruktur, die an einer gesamten Oberfläche freigelegt ist, um an dem Halbleitersubstrat angebracht zu werden. Folglich kann die zusammenhängende Kohlenstoffstruktur nicht aus voneinander lateral beabstandeten separaten Teilen bestehen. Im Allgemeinen kann eine „zusammenhängende Struktur“ in einem Stück ausgebildet sein. Beispielsweise kann die erste Oberfläche des Trägers aus Kohlenstoff bestehen und kann eine verbundene Fläche, insbesondere eine einfach verbundene Fläche, sein. Die zusammenhängende Kohlenstoffstruktur kann beispielsweise aus Kohlenstoff, z.B. einer etwaigen Bindung zwischen Kohlenstoffatomen, gebildet sein. Die zusammenhängende Kohlenstoffstruktur kann von einem oder einer beliebigen Kombination von Allotropen von Kohlenstoff, z.B. Graphit, Diamant, amorphem oder kristallinem Kohlenstoff, Fulleren, gebildet werden. Die zusammenhängende Kohlenstoffstruktur kann zum Beispiel Störstellen und/oder Defekte, z.B. Gitterdefekte, enthalten. Die Störstellen und/oder Defekte können durch Herstellungsprozesse, z.B. Schichtabscheidungs- und/oder thermische Diffusionsprozesse, in die zusammenhängende Kohlenstoffstruktur eingeführt werden. Die zusammenhängende Kohlenstoffstruktur unterscheidet sich somit von chemischen Kohlenstoffverbindungen, z.B. SiC, Kohlenstoff-Sauerstoff-Verbindungen, Kohlenstoff-Schwefel-Verbindungen.
  • Das Verstärkungsmaterial kann ein beliebiges Material sein, das eine Erhöhung einer Härte und/oder einer Steifigkeit des Trägers ermöglicht. Insbesondere kann das Verstärkungsmaterial dafür konfiguriert sein, die Steifigkeit des Trägers zu erhöhen. Das Verstärkungsmaterial kann beispielsweise den Träger verstärken. Der durch das Vorsehen des Verstärkungsmaterials verstärkte Träger kann eine Reduzierung einer Fehlanpassung zwischen thermischen Ausdehnungskoeffizienten (CTE) des Trägers und des Halbleitersubstrats, zum Beispiel eines Halbleiter-Wafers aus einem Material mit breiter Bandlücke wie etwa Siliziumcarbid (SiC), ermöglichen.
  • Der Träger mit dem Verstärkungsmaterial und/oder ein Laminat mit dem Träger können/kann eine hohe Temperaturstabilität bzw. -beständigkeit aufweisen. Beispielsweise ist es möglich, dass der Träger (und/oder optional das Laminat) Temperaturen von zumindest 1300°C ohne Bruch des Trägers (und/oder des Laminats) standhalten kann. Es ist möglich, dass die Temperaturbeständigkeit durch das Verstärkungsmaterial erhöht wird.
  • In einer oder mehreren Ausführungsformen ist das Verstärkungsmaterial in der zusammenhängenden Kohlenstoffstruktur eingebettet. Mit anderen Worten kann das Verstärkungsmaterial von der zusammenhängenden Kohlenstoffstruktur umgeben sein. Das Verstärkungsmaterial kann zum Beispiel hinzugefügt werden, wenn die zusammenhängende Kohlenstoffstruktur gebildet wird.
  • In einer oder mehreren Ausführungsformen enthält das Verstärkungsmaterial Kohlenstoff-Nanoröhrchen, Graphensplitter, polykristallines Silizium, Diamant, Siliziumnitridkugeln und/oder Molybdänkugeln. Während Kohlenstoff-Nanoröhren Allotrope von Kohlenstoff mit einer zylindrischen Nanostruktur sind, sind Graphensplitter, auch bekannt als Nano-Graphenplättchen, NGP, Nano-Graphenpulver als Plättchen mit von 0,34 bis 100 nm reichenden Dicken und Breiten von 0,5 bis 20 µm längluch geformt. Dies kann eine Verbesserung der thermischen Leitfähigkeit und/oder elektrischen Leitfähigkeit des Trägers ermöglichen, wenn zum Beispiel das Verstärkungsmaterial von Kohlenstoff-Nanoröhrchen und/oder Graphensplittern gebildet wird.
  • In einer oder mehreren Ausführungsformen enthält die Kohlenstoffstruktur eine die erste Oberfläche des Trägers definierende Kohlenstoffschicht. Die Kohlenstoffschicht kann eine zusammenhängende Kohlenstoffschicht sein. In dieser Ausführungsform kann das Verstärkungsmaterial in einem an die Kohlenstoffschicht grenzenden Teil der zusammenhängenden Kohlenstoffstruktur eingebettet sein. Die Kohlenstoffschicht kann frei vom Verstärkungsmaterial sein und kann als eine Kontaktoberfläche zum Anbringen des Halbleiter-Wafers dienen. Der Teil der zusammenhängenden Kohlenstoffstruktur, der an die Kohlenstoffschicht grenzt, kann zum Verstärken des Trägers und/oder Erhöhen einer Steifigkeit des Trägers dienen.
  • Erfindungsgemäß enthält die zusammenhängende Kohlenstoffstruktur eine Kohlenstoffschicht, die die erste Oberfläche definiert. Ferner enthält die zusammenhängende Kohlenstoffstruktur Gräben, die sich von einer der ersten Oberfläche entgegengesetzten zweiten Oberfläche des Trägers in die Kohlenstoffschicht erstrecken. Das Verstärkungsmaterial füllt zumindest einen Teil der Gräben. Zusätzlich zur ersten Oberfläche kann die Kohlenstoffschicht auch die zweite Oberfläche des Trägers definieren und kann ähnlich der obigen Ausführungsform als eine Kontaktoberfläche zum Anbringen des Halbleitersubstrats an der ersten Oberfläche dienen, wohingegen das zumindest einen Teil der Gräben füllende Verstärkungsmaterial zum Verstärken des Trägers und/oder Erhöhen einer Steifigkeit des Trägers dienen kann.
  • In einer oder mehreren Ausführungsformen enthält das Verstärkungsmaterial Siliziumcarbid, Molybdän, eine Matrix mit Kohlenstoff-Nanoröhrchen und/oder eine Matrix mit Graphensplittern.
  • In einer oder mehreren Ausführungsformen ist die zusammenhängende Kohlenstoffstruktur eine Kohlenstoffschicht. Ferner kann das Verstärkungsmaterial eine Verstärkungsschicht sein, die an die Kohlenstoffschicht grenzt (z.B. direkt angrenzt). Im Allgemeinen kann der Träger eine oder mehrere Verstärkungsschichten aufweisen, wobei jede Verstärkungsschicht ein Verstärkungsmaterial aufweist oder daraus besteht. Der Träger weist beispielsweise einen Stapel von Schichten auf, wobei die zusammenhängende Kohlenstoffstruktur eine Kohlenstoffschicht ist, die eine der Schichten bildet und die Verstärkungsschicht zumindest eine andere der Schichten bildet, die an die zusammenhängende Kohlenstoffstruktur grenzt. Die Kohlenstoffschicht kann die erste Oberfläche definieren und als eine Kontaktoberfläche zum Anbringen des Halbleitersubstrats an der ersten Oberfläche dienen. Die Verstärkungsschicht kann zu dem Zweck dienen, den Träger zu verstärken und/oder eine Steifigkeit des Trägers zu erhöhen. Dies kann eine Reduzierung einer Dicke der Kohlenstoffschicht verglichen mit einer zusammenhängenden Kohlenstoffstruktur ermöglichen, die sich von der ersten Oberfläche nahezu oder vollständig zur zweiten Oberfläche erstreckt, da durch die Verstärkungsschicht ein Verstärken des Trägers, und somit eine mechanische Stabilität während einer Bearbeitung des Trägers, erzielt wird. Ferner kann die Ausführungsform eine Vermeidung einer Vorbehandlung der Kohlenstoffschicht oder Härtung der Kohlenstoffschicht ermöglichen. In einer oder mehreren Ausführungsformen kann der Träger eine weitere, die zweite Oberfläche des Trägers definierende Kohlenstoffschicht enthalten. Beispielsweise kann die Verstärkungsschicht zwischen zumindest zwei Kohlenstoffschichten positioniert sein.
  • In einer oder mehreren Ausführungsformen ist das Verstärkungsmaterial eine Metallschicht. Die Metallschicht kann ein Metall oder eine Metalllegierung aufweisen. Ein Metall oder eine Metalllegierung mit einer Steifigkeit ähnlich der Steifigkeit des Halbleitersubstrats, das an den Träger angebracht werden soll, kann beispielsweise als ein Material für die Metallschicht verwendet werden. Der Träger kann einige Verstärkungsschichten aufweisen, wobei zumindest eine der Verstärkungsschichten eine Metallschicht sein kann. Beispielsweise kann eine Kombination von Metallschichten verwendet werden.
  • In einer oder mehreren Ausführungsformen ist das Verstärkungsmaterial Molybdän und kann zum Verstärken und/oder Erhöhen einer Steifigkeit von Trägern dienen, die an Halbleiter-Wafer aus Halbleitermaterialien mit breiter Bandlücke, zum Beispiel SiC, angebracht werden sollen. Falls das Verstärkungsmaterial als eine Verstärkungsschicht verkörpert ist, kann die Verstärkungsschicht dann eine Molybdänschicht aufweisen oder eine solche sein.
  • In einer oder mehreren Ausführungsformen weist der Träger eine Oberflächenschutzbeschichtung auf zumindest einer der ersten Oberfläche entgegengesetzten zweiten Oberfläche des Trägers auf. Diese Oberflächenschutzbeschichtung kann die zusammenhängende Kohlenstoffstruktur gegen eine mechanische Beschädigung wie etwa Kratzer schützen, die während einer Bearbeitung eines am Träger angebrachten Halbleiter-Wafers auftreten können.
  • In einer oder mehreren Ausführungsformen enthält die Oberflächenschutzbeschichtung Nitrid, polykristallines Siliziumcarbid, Tantalcarbid (TaC), Molybdäncarbid (MoC) und/oder Berylliumnitrid (BN).
  • In einer oder mehreren Ausführungsformen liegt eine Dicke des Trägers in einem Bereich zwischen 10 µm und 2500 µm oder in einem Bereich zwischen 100 µm und 2000 µm.
  • Der Träger kann in einer oder mehreren Ausführungsformen eine Form aufweisen, die mit einer Form eines Halbleiter-Wafers, an dem der Träger angebracht werden soll, identisch oder dieser ähnlich ist. Der Träger und/oder der Halbleiter-Wafer können/kann eine scheibenartige Form mit zum Beispiel einem elliptischen oder polygonalen (z.B. einem hexagonalen) Querschnitt aufweisen. Ein Durchmesser des Trägers kann zumindest 90 % und/oder höchstens 120 % eines Durchmessers des Halbleiter-Wafers betragen, an dem der Träger angebracht werden soll. Typischerweise ist der Durchmesser des Trägers zumindest der Durchmesser des Halbleiter-Wafers. Der Durchmesser des Halbleiter-Wafers kann beispielsweise 2 Zoll (50 mm), 4 Zoll (100 mm) oder 6 Zoll (150 mm) betragen.
  • Gemäß einer oder mehreren Ausführungsformen weist ein Laminat einen Träger auf, wie er in einer der oben beschriebenen Ausführungsformen definiert ist. Ferner weist das Laminat ein an der ersten Oberfläche des Trägers angebrachtes SiC-Halbleitersubstrat auf. Das SiC-Halbleitersubstrat kann am Träger durch eine Bondverbindung angebracht sein, die dafür konfiguriert ist, Temperaturen während einer nachfolgenden Bearbeitung des Halbleiter-Wafers von zumindest 1300°C oder von zumindest 1450°C oder von zumindest 1600°C standzuhalten.
  • Gemäß einer oder mehreren Ausführungsformen ist das SiC-Halbleitersubstrat des Laminats ein einzelner Chip (ein sogenanntes: Die). Das Laminat kann Teil des Chips in einer Chipbaugruppe sein. Der Träger kann eine niederohmige Verbindung zwischen einem Leiterrahmen und dem Chip ermöglichen. Dies kann für vertikale Leistungs-Halbleitervorrichtungen mit einem Laststromfluss zwischen einer ersten Oberfläche des Chips und einer zweiten Oberfläche des Chips vorteilhaft sein. An der ersten Oberfläche kann ein Laststrom über eine Verdrahtungszone, die über dem Halbleitersubstrat angeordnet ist, in das Halbleitersubstrat eintreten. Die Verdrahtungszone kann beispielsweise unter anderem Bondingpads, eine Metallisierungsschicht(en), Durchkontaktierungen und/oder Kontaktstecker umfassen, um den Strom zu den gewünschten Teilen im Halbleitersubstrat, zum Beispiel zu Sourcegebieten, zu leiten. Der Laststrom kann dann durch den Chip entlang einer vertikalen Richtung von der ersten Oberfläche des Halbleitersubstrats zur zweiten Oberfläche des Halbleitersubstrats und weiter durch den Träger zum Leiterrahmen fließen.
  • Gemäß einer oder mehreren Ausführungsformen ist das SiC-Halbleitersubstrat ein Wafer, der eine Vielzahl von Chips enthält. Die Vielzahl von Chips kann zum Beispiel durch Zerteilen des Laminats in einzelne Chips getrennt werden.
  • Gemäß einer oder mehreren Ausführungsformen enthält das SiC-Halbleitersubstrat einen Leistungstransistor, zum Beispiel einen Leistungs-Bipolartransistor mit isoliertem Gate (IGBT), einen Leistungs-IGFET, zum Beispiel einen MOSFET, einen Leistungs-Sperrschicht- bzw. -Übergangs-Feldeffekttransistor (JFET), einen Leistungs-Bipolar-Übergangstransistor (BJT). Das SiC-Halbleitersubstrat kann zum Beispiel auch einen Leistungs-Thyristor enthalten. Abmessungen des Leistungstransistors, zum Beispiel eine Anzahl von Transistorzellen, sind groß genug, um zu ermöglichen, dass der Leistungstransistor größere Lastströme als 1 A zwischen einem ersten Lastanschluss, z.B. Sourceanschluss oder einem Emitteranschluss, und einem zweiten Lastanschluss, z.B. einem Drainanschluss oder einen Kollektoranschluss, leitet.
  • In einer oder mehreren Ausführungsformen liegt eine Dicke des Halbleiter-Wafers in einem Bereich zwischen 1 µm und 70 µm, zum Beispiel in einem Bereich zwischen 1 µm und 20 µm. Der Träger kann die mechanische Stabilität zum Bearbeiten des Halbleiter-Wafers liefern.
  • Gemäß einer Ausführungsform weist ein Verfahren zum Herstellen von Halbleitervorrichtungen ein Anbringen eines Halbleiter-Wafers, zum Beispiel eines Halbleitersubstrats oder einer Halbleiterschicht, auf der zusammenhängenden Kohlenstoffstruktur an der ersten Oberfläche des Trägers einer der obigen Ausführungsformen auf. Ferner weist das Verfahren ein Trennen des Halbleiter-Wafers in einen am Träger angebrachten ersten Teil und in einen vom Träger gelösten zweiten Teil auf. Das Verfahren weist ferner ein Ausbilden von Halbleitervorrichtungsstrukturen im ersten Teil des Halbleiter-Wafers auf. Der zweite Teil des Halbleiter-Wafers kann wiederverwendet und beispielsweise an einem weiteren Träger angebracht werden. Halbleitervorrichtungsstrukturen können unter anderem a) dotierte Gebiete zum Realisieren funktionaler Halbleitergebiete wie etwa einer Source oder eines Body, b) isolierende Gebiete zum Realisieren von Gatedielektrika, Felddielektrika, Zwischen-Dielektrika und/oder c) leitfähige Gebiete zum Realisieren von Elektroden oder Verdrahtungen umfassen. Diese Halbleitervorrichtungsstrukturen können durch geeignete Prozesse, zum Beispiel Schichtabscheidungstechniken, z.B. Epitaxie, chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVC), elektrochemische Gasphasenabscheidung, thermische Oxidation, Dotierungstechniken, z.B. Diffusion oder Ionenimplantation, Materialentfernungstechniken, z.B. Ätzen oder chemisch-mechanisches Polieren (CMP), gebildet werden. Fotolithografisches Strukturieren von Masken, z.B. Resistmasken oder Hartmasken, ermöglicht, bestimmte Zonen des Wafers durch die jeweilige Maske von einer Bearbeitung auszuschlie-ßen.
  • In einer oder mehreren Ausführungsformen wird ein Trennen des Halbleiter-Wafers ausgeführt, indem Ionen in den Halbleiter-Wafer, zum Beispiel einen SiC-Wafer, implantiert werden, um ein Spaltungsgebiet (eine Delaminierungsschicht) im Halbleiter-Wafer auszubilden, wobei ein Absorptionskoeffizient im Spaltungsgebiet zumindest fünfmal höher als ein Absorptionskoeffizient im Halbleiter-Wafer außerhalb des Spaltungsgebiets ist. Ferner schließt die Ausführungsform ein Bestrahlen des Halbleiter-Wafers mit Laserstrahlung ein.
  • Das Split-off- bzw. Abspaltungsverfahren kann zum Beispiel ein laserunterstütztes Abspaltungsverfahren sein. Das heißt, das Abspaltungsverfahren ist mit einem Anwenden von Laserstrahlung auf den Halbleiter-Wafer, d.h. Bestrahlen des Halbleiter-Wafers mit Laserstrahlung, verbunden. Die Laserstrahlung kann beispielsweise entlang einem Spaltungsgebiet des Halbleiter-Wafers angewendet werden, um eine thermomechanische Spannung entlang dem Spaltungsgebiet zu erzeugen, die eine Entfernung des Schichtbereichs des Halbleiter-Wafers erleichtern und/oder vereinfachen kann.
  • Die Ionen können eine Schicht im Halbleiter-Wafer sein, welche einen höheren Absorptionskoeffizienten für die auf den Halbleiter-Wafer angewendete Laserstrahlung aufweisen kann. Zusätzlich oder als Alternative dazu kann das Spaltungsgebiet definiert werden, indem die Laserstrahlung auf ein wohldefiniertes Gebiet im Halbleiter-Wafer fokussiert wird, welches wohldefinierte Gebiet das Spaltungsgebiet bilden kann. In diesem Zusammenhang kann „wohldefiniert“ bedeuten, dass das Gebiet eine Dicke entlang einer vertikalen Richtung des Halbleiter-Wafers aufweist, die verglichen mit der Gesamtdicke des Halbleiter-Wafers entlang der vertikalen Richtung gering ist. Das Spaltungsgebiet kann zum Beispiel im Allgemeinen eine Dicke aufweisen, die verglichen mit der Dicke des Halbleiter-Wafers gering ist. Eine laterale Ausdehnung des Spaltungsgebiets kann zumindest 90 % oder zumindest 95 % der lateralen Ausdehnung des Halbleiter-Wafers betragen. Mit anderen Worten kann sich das Spaltungsgebiet im Wesentlichen entlang dem gesamten Halbleiter-Wafer lateral erstrecken.
  • Das Spaltungsgebiet kann ein anderes Material als der Rest des Halbleiter-Wafers aufweisen und/oder kann eine andere Kristallstruktur, z.B. einen anderen Polytyp, oder eine andere Kristallinität als der Rest eines aus SiC bestehenden Halbleiter-Wafers aufweisen. Der „Rest des aus SiC bestehenden Halbleiter-Wafers“ kann der Teil des Halbleiter-Wafers sein, der frei vom Spaltungsgebiet ist und der das Spaltungsgebiet umgibt. Das Spaltungsgebiet kann zum Beispiel eine andere Bandlücke (z.B. eine geringere Bandlücke) als der Rest des Halbleiter-Wafers aufweisen.
  • Alternativ dazu kann das Spaltungsgebiet aus dem gleichen Material wie der Rest des Halbleiter-Wafers geschaffen sein. Im letztgenannten Fall kann das Spaltungsgebiet ausschließlich definiert werden, indem Laserstrahlung auf ein wohldefiniertes Gebiet innerhalb des Halbleiter-Wafers fokussiert wird.
  • In einem Beispiel kann das Spaltungsgebiet erzeugt werden, indem Ionen in den Halbleiter-Wafer implantiert werden. Die Ionen können direkt eine höhere Absorption, z.B. aufgrund einer höheren Absorptionsrate bei den Ionen, zur Folge haben und/oder können zu einer Umwandlung der Kristallstruktur des Halbleiter-Wafers in einen anderen Polytyp (z.B. von 4H-SiC in 3C-SiC) und/oder in eine andere Kristallinität für SiC-Halbleiter-Wafer führen, so dass der Absorptionskoeffizient für die Laserstrahlung im Spaltungsgebiet erhöht wird. Beispielsweise kann der Absorptionskoeffizient im Spaltungsgebiet zumindest 5-mal, z.B. zumindest 20-mal oder zumindest 100-mal, höher als im Rest des Halbleiter-Wafers sein.
  • Die Laserstrahlung kann im Regime außerhalb einer Resonanz bzw. Off-Resonanz-Regime liegen, so dass eine Wahrscheinlichkeit von Ein-Photonen-Prozessen im Spaltungsgebiet im Wesentlichen Null ist und man nur Mehr-Photonen-Prozesse (z.B. Mehr-Photonen-Absorption) berücksichtigen können muss. Zum Beispiel kann das Off-Resonanz-Regime erreicht werden, falls die Bandlücke des Spaltungsgebiets zumindest das Zweifache (typischerweise zumindest das Zehnfache) der Photonenenergie der Laserstrahlung beträgt. Eine Anwendung einer Laserstrahlung, z.B. durch Fokussieren der Laserstrahlung auf ein wohldefiniertes Gebiet, im Off-Resonanz-Regime kann eine Erzeugung einer Perforationsebene (welche dem Spaltungsgebiet entsprechen kann) zur Folge haben. In diesem Fall kann das laserunterstützte Abspaltungsverfahren auch Laserkonditionierung genannt werden. Innerhalb der Perforationsebene kann verglichen mit dem Rest des Halbleiter-Wafers eine thermomechanische Spannung erhöht werden, was somit ein Spalten des Halbleiter-Wafers, z.B. durch Anwenden einer mechanischen Kraft und/oder thermischen Spannung auf den Halbleiter-Wafer, vereinfacht.
  • Als eine Alternative dazu kann die Laserstrahlung im Resonanz-Regime liegen, wo Ein-Photonen-Prozesse (z.B. Ein-Photonen-Absorption) dominieren, d.h. eine Wahrscheinlichkeit von Mehr-Photonen-Prozessen gering (z.B. zumindest zehnmal geringer als die Wahrscheinlichkeit eines Ein-Photonen-Prozesses) ist. Im Resonanz-Regime kann die Bandlücke des Spaltungsgebiets zum Beispiel höchstens das Zehnfache (typischerweise höchstens das Zweifache) der Photonenenergie der Laserstrahlung betragen. Die Laserstrahlung kann im Spaltungsgebiet absorbiert werden und kann zu einer Schädigung des Spaltungsgebiets führen, so dass keine oder nur eine geringe mechanische Kraft und/oder thermische Spannung zum Spalten des Halbleiter-Wafers erforderlich ist. Im Resonanz-Regime kann das laserunterstützte Abspaltungsverfahren auch Laser-Lift-Off genannt werden.
  • In einer oder mehreren Ausführungsformen weist das Verfahren ferner, nach einem Trennen des Halbleiter-Wafers und vor einem Ausbilden von Halbleitervorrichtungsstrukturen, ein Ausbilden einer Halbleiterschicht auf dem Halbleiter-Wafer auf. Halbleitervorrichtungsstrukturen können zum Beispiel in der Halbleiterschicht gebildet werden.
  • In einer oder mehreren Ausführungsformen weist das Verfahren ferner ein Ausbilden von Gräben in der Halbleiterschicht auf. Die Gräben können ein Ergebnis einer Strukturierung der Halbleiterschicht sein. Zum Beispiel können die Gräben über eine Ätzung (z.B. Plasmaätzung) und/oder einen Sägeprozess gebildet werden. In einem weiteren Verfahrensschritt können die Gräben mit einem Füllstoffmaterial, zum Beispiel einem Passivierungsmaterial, gefüllt werden. Das Passivierungsmaterial kann zum Beispiel ein Nitrid oder irgendein anderes Material sein, das einen Schutz der Halbleiterschicht gegen Einwirkung von Außen wie etwa zum Beispiel Feuchtigkeit oder Ladungen oder Kontamination ermöglicht. Ein Strukturieren der Halbleiterschicht, z.B. mit Gräben, kann ein Unterdrücken einer Fehlanpassung zwischen Koeffizienten einer thermischen Ausdehnung des Trägers und des Halbleiter-Wafers ermöglichen. Falls die Fehlanpassung zwischen Koeffizienten einer thermischen Ausdehnung ausreichend unterdrückt wird, kann auf eine Härtung der zusammenhängenden Kohlenstoffstruktur des Trägers verzichtet werden. In einigen Ausführungsformen kann somit der in den obigen Ausführungsformen beschriebene Träger durch einen Träger ohne das Verstärkungsmaterial, zum Beispiel einen Kohlenstoffträger, ersetzt werden. Wenn die mit dem Passivierungsmaterial gefüllten Gräben in der Schnittfugenzone, wo in einer späteren Bearbeitungsphase ein Zerteilen stattfindet, ausgebildet sind, kann das Passivierungsmaterial nach einem Zerteilen der Halbleiter-Wafer in einzelne Chips an Seitenwänden der Chips zurückbleiben. Dies kann in Bezug auf einen Schutz beispielsweise gegen Feuchtigkeit, Ladungen und Kontamination vorteilhaft sein.
  • Im Folgenden werden in Verbindung mit den beiliegenden Zeichnungen weitere Ausführungsformen von Verfahren und Halbleitervorrichtungen, die hierin beschrieben wurden, im Detail erläutert.
  • 1 ist eine schematische Querschnittsansicht, die eine Ausführungsform eines Trägers 100 veranschaulicht.
  • Der Träger 100 umfasst eine zusammenhängende Kohlenstoffstruktur 102, die eine erste Oberfläche 104 des Trägers 100 definiert. Ferner enthält der Träger ein Verstärkungsmaterial 106, das zumindest 2 Vol.-% oder zumindest 4 Vol.-% oder sogar mindestens 6 Vol.-% des Trägers 100 ausmacht. Das Verstärkungsmaterial 106 ist in der zusammenhängenden Kohlenstoffstruktur eingebettet. Das Verstärkungsmaterial 106 kann Kohlenstoff-Nanoröhrchen, Graphensplitter, polykristallines Silizium, Diamant, Siliziumnitridkugeln und/oder Molybdänkugeln sein. Zusätzlich zum Vorteil einer Reduzierung der Fehlanpassung zwischen Koeffizienten einer thermischen Ausdehnung des Trägers und des in erster Linie aus einem Material mit breiter Bandlücke, wie etwa SiC, aufgebauten Halbleiter-Wafers, der während einer weiteren Bearbeitung am Träger angebracht ist, kann dies auch eine Verbesserung einer thermischen Leitfähigkeit und/oder elektrischen Leitfähigkeit des Trägers ermöglichen, wenn zum Beispiel das Verstärkungsmaterial von Kohlenstoff-Nanoröhrchen und/oder Graphensplittern gebildet wird.
  • 2 ist eine schematische Querschnittsansicht, die eine andere Ausführungsform des Trägers 100 veranschaulicht.
  • Der Träger 100 besteht aus einem Stapel von Schichten, wobei die zusammenhängende Kohlenstoffstruktur 102 eine Kohlenstoffschicht 108 ist, die eine der Schichten bildet, und das Verstärkungsmaterial 106 eine andere der Schichten ist, die an die zusammenhängende Kohlenstoffstruktur 102 grenzt. Die Kohlenstoffschicht 108 definiert die erste Oberfläche 104 des Trägers 100.
  • Die Kohlenstoffschicht 108 kann als eine Kontaktoberfläche zum Anbringen eines Halbleiter-Wafers an der ersten Oberfläche 104 dienen, wohingegen das Verstärkungsmaterial 106 eine andere Schicht des Schichtstapels sein und zur Verstärkung und/oder Erhöhung der Steifigkeit des Trägers 100 dienen kann. Dies kann eine Reduzierung einer Dicke der Kohlenstoffschicht 108 verglichen mit einer zusammenhängenden Kohlenstoffstruktur ermöglichen, die sich von der ersten Oberfläche 104 nahezu oder vollständig zu einer der ersten Oberfläche entgegengesetzten zweiten Oberfläche 110 erstreckt, weil eine Härtung des Trägers 100, und somit eine mechanische Stabilität während einer Bearbeitung des Trägers 100, durch das Verstärkungsmaterial 106 erzielt wird, das eine andere Schicht des Stapels der Schichten bildet. Ferner kann die Ausführungsform eine Vermeidung einer Vorbehandlung der Kohlenstoffschicht 108 oder Härtung der Kohlenstoffschicht 108 ermöglichen. Das Verstärkungsmaterial 106 in dem Stapel von Schichten kann eine Metallschicht oder eine Kombination von Metallschichten sein. Metalle mit einer Steifigkeit ähnlich der Steifigkeit des am Träger 100 anzubringenden Halbleiter-Wafers können zum Beispiel verwendet werden. In einer oder mehreren Ausführungsformen ist das Verstärkungsmaterial Molybdän und kann zum Verstärken und/oder Erhöhen der Steifigkeit von Trägern dienen, die an Halbleiter-Wafern aus Halbleitermaterialien mit breiter Bandlücke, zum Beispiel SiC, angebracht werden sollen.
  • In der in der schematischen Querschnittsansicht von 3 veranschaulichten Ausführungsform umfasst der Stapel von Schichten eine weitere Kohlenstoffschicht 113, die die zweite Oberfläche 110 des Trägers 100 definiert.
  • 4 ist eine schematische Querschnittsansicht, die eine andere Ausführungsform des Trägers 100 veranschaulicht.
  • Die zusammenhängende Kohlenstoffstruktur 102 umfasst die die erste Oberfläche 104 des Trägers 100 definierende Kohlenstoffschicht 108 und enthält ferner Gräben 112, die sich von der der ersten Oberfläche 104 entgegengesetzten zweiten Oberfläche 110 des Trägers 100 aus in die Kohlenstoffschicht 108 erstrecken. Das Verstärkungsmaterial 106 füllt zumindest einen Teil der Gräben 112. Somit kann die Kohlenstoffschicht 108 auch die zweite Oberfläche 110 des Trägers 100 definieren und kann ähnlich der in 2 und 3 veranschaulichten Ausführungsform als Kontaktoberfläche zum Anbringen eines Halbleiter-Wafers an der ersten Oberfläche dienen, wohingegen das zumindest einen Teil der Gräben 112 füllende Verstärkungsmaterial 106 zum Verstärken und/oder Erhöhen der Steifigkeit des Trägers 100 dienen kann.
  • Bezug nehmend auf die schematische Querschnittsansicht von 5 weist eine Ausführungsform des Trägers 100 eine Oberflächenschutzbeschichtung 114 auf zumindest einer der ersten Oberfläche 104 entgegengesetzten zweiten Oberfläche 110 des Trägers 100 auf. Die Oberflächenschutzbeschichtung 114 kann hinsichtlich eines Schutzes der zusammenhängenden Kohlenstoffstruktur gegen eine mechanische Beschädigung wie etwa Kratzer während einer Bearbeitung eines am Träger 100 angebrachten Halbleiter-Wafers vorteilhaft sein. Der in 5 veranschaulichte Träger 100 kann wie bezüglich einer beliebigen oder irgendeiner Kombination von Ausführungsformen, die zum Beispiel oben beschrieben oder bezüglich 1 bis 4 veranschaulicht wurden, ausgebildet sein. Die Oberflächenschutzbeschichtung 114 kann zum Beispiel eine aus Nitrid, polykristallinem Siliziumcarbid umfassen. Seitliche Oberflächen des Trägers können ebenfalls optional mit der Oberflächenschutzbeschichtung 114 beschichtet sein, wie in der Ausführungsform von 5 veranschaulicht ist. Die erste Oberfläche 104 kann durch eine Kohlenstoffschicht oder Kohlenstoffstruktur freigelegt sein, um einen niederohmigen Kontakt mit Substraten aus einem Halbleiter mit breiter Bandlücke, wie zum Beispiel etwa SiC-Halbleitersubstraten, zu ermöglichen.
  • Bezug nehmend auf die schematische Querschnittsansicht von 6 weist eine Ausführungsform eines Laminats 116 den Träger 100, wie er in einer der oben beschriebenen Ausführungsformen definiert ist, auf. Ferner weist das Laminat 116 ein SiC-Halbleitersubstrat 118 auf, das auf der ersten Oberfläche 104 des Trägers 100 angebracht ist. Das SiC-Halbleitersubstrat 118 kann am Träger durch eine Bondverbindung angebracht sein, die Temperaturen während einer nachfolgenden Bearbeitung des Halbleiter-Wafers von zumindest etwa 1300°C oder von zumindest etwa 1450°C oder von mindestens etwa 1600°C standhalten kann. Gemäß einer oder mehreren Ausführungsformen ist das SiC-Halbleitersubstrat ein einzelner Chip. Gemäß einer oder mehreren anderen Ausführungsformen ist das SiC-Halbleitersubstrat ein Wafer, der eine Vielzahl von Chips enthält. Die Vielzahl von Chips kann beispielsweise durch Zerteilen des Laminats in einzelne Chips getrennt werden.
  • Bezug nehmend auf 7A bis 7E wird ein Verfahren zum Herstellen von Halbleitervorrichtungen veranschaulicht.
  • Bezug nehmend auf die schematische Querschnittsansicht von 7A wird ein SiC-Spender- bzw. -Donor-Wafer 120 vorgesehen. Der SiC-Donor-Wafer 120 kann aus dem 4H-SiC-Polytyp mit einer C-Seite (auch bekannt als C-Fläche) 121 und einer Si-Seite (auch bekannt als Si-Fläche) 122 bestehen. Ferner kann der SiC-Donor-Wafer 120 von einem SiC-Ingot geschnitten sein.
  • In der beispielhaften Ausführungsform, die in 7A veranschaulicht ist, die einen vertikalen Querschnitt durch den SiC-Donor-Wafer 120 zeigt, werden Teilchen, typischerweise Protonen, von der C-Seite 121 aus in den Donor-Wafer 120 in eine gegebene Tiefe implantiert. Die Teilchenimplantation ist in 7A durch gepunktete Pfeile dargestellt. Die Implantationstiefe kann eingestellt werden, indem beispielsweise die Implantationsenergie ausgewählt wird.
  • Die Implantation von Atomen oder Ionen (typischerweise Gasionen wie etwa Protonen) kann jeweils die Ausbildung einer Delaminierungsschicht 123, die eine Mikroblasenschicht oder eine mikroporöse Schicht sein kann, entlang dem Donor-Wafer 120 bewirken.
  • Die Implantationstiefe definiert die Position der Delaminierungsschicht 123 und somit die Dicke des SiC-Substrats 118, das eine Spaltschicht ist, die auf den Träger 100 transferiert wird. Zum Beispiel können 80 keV Protonen mit einer Dosis zwischen 5×1016 cm-2 und 8×1016 cm-2 bis zu einer Tiefe von etwa 0,5 µm bis 2 µm in SiC implantiert werden. Typischerweise liegt die Protonenimplantationsenergie in einem Bereich von etwa 50 keV bis etwa 200 keV.
  • Der Träger 100 weist die erste Oberfläche 104 und die der ersten Oberfläche 104 entgegengesetzte zweite Oberfläche 110 auf, wie unter Bezugnahme auf die obigen Ausführungsformen beschrieben wurde. Wie in 7B veranschaulicht ist, kann der Träger 100 eine größere Größe (Ausdehnung in horizontalen Richtungen parallel zu der ersten Oberfläche 104 und/oder der zweiten Oberfläche 110) als der Donor-Wafer 120 aufweisen. Der Träger 100 und der Donor-Wafer 120 können jedoch auch die gleichen Ausdehnungen in horizontalen Richtungen aufweisen.
  • Graphit ist eines der drei bekannten Allotrope von Kohlenstoff. Innerhalb dieser Beschreibung werden die Begriffe „Graphit“ und „Kohlenstoff“ synonym verwendet.
  • Um den Träger 100 gegen Oxidation zu schützen und die Freisetzung von Kohlenstoffteilchen zu verhindern, kann der Träger 100 die Oberflächenschutzbeschichtung 114 enthalten, wie zum Beispiel in 5 veranschaulicht ist. Wenn die Oberflächenschutzbeschichtung 114 aus einer dünnen SiC-Schicht besteht, kann die SiC-Schicht des Trägers 100 beispielsweise eine Dicke in einem Bereich von etwa 10 bis etwa 2000 nm, eher typischerweise in einem Bereich von etwa 50 bis etwa 500 nm, aufweisen. Der Übersichtlichkeit halber ist die Oberflächenschutzbeschichtung 114 in den Querschnitten von 7A und 7B nicht dargestellt.
  • Die vertikale Ausdehnung des Trägers 100 liegt typischerweise in einem Bereich von etwa 10 µm bis etwa 2500 µm, eher typischerweise in einem Bereich von etwa 100 µm bis etwa 2000 µm.
  • Um den Stapel 124 zu bilden, wird der Donor-Wafer 120 typischerweise mit seiner implantierten Seite, welche in der beispielhaften Ausführungsform die C-Seite 121 ist, an den Träger 100 angebracht. In anderen Ausführungsformen werden Teilchen von der Si-Seite 122 aus implantiert.
  • Ein Anbringen des Donor-Wafers 120 am Träger 100 wird typischerweise mittels Bonden vorgenommen. Dementsprechend werden der Donor-Wafer 120 und der Träger 100 durch eine (in 7B ebenfalls nicht dargestellte) Bondingschicht des Stapels 124 verbunden.
  • Die Bondverbindung zwischen dem Donor-Wafer 120 und dem Träger 100 wird typischerweise so realisiert, dass sie Temperaturen von zumindest etwa 1300°C oder von zumindest etwa 1450°C, z.B. Temperaturen von bis zu etwa 1600°C, standhalten kann, die für einen sogenannten Smart-Cut-Schichttransfer und ein optionales nachfolgendes epitaktisches Wachstum verwendet werden.
  • Das Bonden kann mittels Kleben bewerkstelligt werden. Dazu kann ein keramikbildender Polymerausgangsstoff als Haftschicht genutzt werden. Beispielsweise kann das Bonden mit einem eine SiC-Keramik bildenden Polymerausgangsstoff ausgeführt werden.
  • Alternativ dazu kann als Haftschicht ein Spin-on-Glas (SoG) verwendet werden. Die Verwendung von SoG ermöglicht eine anfängliche Bindung bei niedriger Temperatur und kann den thermischen Spannungen bei einer hohen Temperatur (800°C bis 900°C) standhalten, wo ein Schichtspalten auftreten kann. Eine SoG-Haftschicht kann ausschließlich verwendet werden, wenn die Delaminierungsschicht 123 ausreichend tief liegt, um eine spätere Herstellung einer Vorrichtung zu erlauben.
  • Durch die Verwendung eines haftenden keramikbildenden Ausgangsstoffs (z.B. eines haftenden SiC-Ausgangsstoffs) als das Haftmaterial können eine thermische Fehlanpassung zwischen der aktiven Schicht und der Bondingzone und die unerwünschte Ausbildung von Reaktionszonen zwischen einer Bondschicht und der aktiven Schicht bei Prozessen mit hoher Temperatur vermieden werden.
  • Der keramikbildende Polymerausgangsstoff kann Kohlenstoff, Silizium und Wasserstoff aufweisen oder (z.B. ausschließlich) daraus bestehen. Wenn der Wasserstoff während des Bondingprozesses diffundiert, kann nur polykristallines Siliziumcarbid zurückbleiben. Beispielsweise kann der keramikbildende Polymerausgangsstoff ein Allyl-Hydrido-Polycarbosilan (AHPCS) oder ein anderes Polycarbosilan sein.
  • In einer Ausführungsform werden eine oder beide Seiten der Bondingseiten oder -oberflächen 121, 122 mit dem keramikbildenden Polymerausgangsstoff beschichtet, gefolgt von einem Tempern zwischen 200°C und 700°C. Beispielsweise kann das Tempern für etwa 4 Stunden bei einer Temperatur von etwa 530°C durchgeführt werden.
  • Als ein erster Teil der Bondingprozedur kann der keramikbildende Polymerausgangsstoff entweder an dem Träger 100 oder dem Donor-Wafer 120 aufgebracht werden. Alternativ dazu kann der keramikbildende Polymerausgangsstoff auf den Oberflächen 121, 104 von beiden, des Trägers 108 und des Donor-Wafers 120, aufgebracht werden. Der keramikbildende Polymerausgangsstoff kann z.B. durch Aufschleuder- oder Sprühprozesse appliziert werden.
  • Wie durch den strichpunktierten Pfeil in 7B angegeben ist, kann danach der Träger 100 mit dem Donor-Wafer 120, wobei die Seiten 121, 104 gegenüberliegen, verbunden werden, wo der Polymerausgangsstoff aufgebracht wurde, um eine Verbundstruktur oder einen Stapel 40 zu bilden. Der so verbundene Donor-Wafer 120 und Träger 100 können einer Wärmebehandlung (Tempern) unterzogen werden, um eine stabile und dauerhafte Bindung zwischen dem Träger 100 und dem Donor-Wafer 120 auszubilden.
  • Nach dem Verbinden kann der Stapel 124 erhitzt werden, um die Bindung auszubilden. Beispielsweise können Temperaturbereiche von etwa Raumtemperatur bis etwa 600°C oder von 200°C bis 700°C reichen.
  • Tempern des Stapels 124 kann in einem ersten Temperaturbereich und nachfolgend in einem zweiten Temperaturbereich, der vom ersten Temperaturbereich verschieden ist, durchgeführt werden. Der zweite Temperaturbereich kann höhere Temperaturen als der erste Temperaturbereich umfassen. Der zweite Temperaturbereich kann beispielsweise von etwa 500°C bis etwa 1000°C oder noch höher reichen.
  • Wenn als Ausgangsstoff Allyl-Hydrido-Polycarbosilan verwendet wird, kann es bei hohen Temperaturen von z.B. 1500°C bis 1700°C (z.B. für die vollständige Umwandlung der Ausgangsstoffschicht in polykristallines SiC) zu polykristallinem Siliziumcarbid pyrolysiert werden. Somit kann die Bondingschicht des SiC und des Trägers 100 während des Bondingprozesses SiC selbst werden, was somit Effekte vermeidet, die auftreten könnten, wenn andere Arten eines Materials verwendet werden, und überdies eine elektrische Verbindungsfähigkeit sicherstellt. Die Bondingschicht kann zum Beispiel n-dotiertes SiC sein.
  • Darüber hinaus kann eine mechanisch und thermisch extrem stabile Bondverbindung durch Umwandeln der Bondingschicht in SiC ausgebildet werden.
  • Ein Stärken und/oder eine Verstärkung der Bondverbindung und eine Trennung (siehe unten) des SiC-Donor-Wafers 120 kann zum Beispiel bei 700°C bis 1800°C stattfinden.
  • Somit können drei, bei verschiedenen Temperaturen durchgeführte Temperprozesse genutzt werden. Die Temperprozesse können jedoch auch in einen einzigen Prozess mit einem gegebenen Temperaturprofil kombiniert werden. Ferner kann das Tempern zumindest vorübergehend unter (kompaktierendem) Druck stattfinden.
  • In einer Ausführungsform findet das Tempern in einer Atmosphäre, die Stickstoff und/oder ein Edelgas enthält, z.B. einer Stickstoffatmosphäre, einer Argonatmosphäre, einer Atmosphäre aus Stickstoff und Argon oder einer Atmosphäre aus Stickstoff und Wasserstoff, statt. Da Stickstoff ein schwacher Donator in SiC ist, kann dies eine Dotierung der Bondschicht (z.B. polykristallines SiC, das sich aus dem Polymer entwickelt) und einer angrenzenden monokristallinen SiC-Schicht der Spaltschicht während eines Temperns verursachen, so dass die vertikale Leitfähigkeit erhöht werden kann.
  • Wie in 7C veranschaulicht ist, wird der Donor-Wafer 120 entlang der Delaminierungsschicht 123 gespalten. Dies kann durch Tempern bei einer hohen Temperatur von zumindest 800°C, wo ein Abspalten auftritt, erreicht werden. Ferner kann dies ein weiterer Temperschritt sein, z.B. ein Ausheilen bei Entbindung (engl.: de-bond annealing) bei etwa 1450°C für etwa drei Stunden, oder parallel mit einem Härten und/oder Verstärken und/oder Stärken der Bondverbindung, wie oben in Bezug auf 7B erläutert wurde, vorgenommen werden.
  • Als Folge bleibt an dem Träger 100 das SiC-Substrat 118, das eine SiC-Spaltschicht ist (worauf im Folgenden auch als Smart-Cut-SiC-Schicht, erste SiC-Schicht und untere Halbleiterschicht Bezug genommen wird) des Donor-Wafers 120 zurück. Auf diese Weise wird das SiC-Substrat 118 vom Donor-Wafer 120 zum Träger 100 transferiert (Smart-Cut-Schichttransfer), um das Laminat 116 auszubilden.
  • Als eine Alternative zum Spalten durch den unter Bezugnahme auf 7A bis 7C beschriebenen sogenannten Smart-Cut-Schichttransfer kann ein Abspalten auch beispielsweise durch ein laserunterstütztes Abspaltverfahren, wie oben beschrieben wurde, erzielt werden.
  • Das Graphit des Trägers 100 kann eines eines turbostratischen Graphits, pyrolytischen Graphits, isostatisch gepressten Graphits und deren Mischungen sein. Graphit hat einen thermischen Ausdehnungskoeffizienten ähnlich demjenigen von SiC. Dies macht Graphit zu einem vielversprechendsten Trägermaterial für SiC. Graphit ist jedoch auch für andere Halbleitermaterialien wie etwa GaN geeignet. Darüber hinaus kann der thermische Ausdehnungskoeffizient von Graphit durch dessen Porosität fein abgestimmt werden. Im Hinblick auf das Verstärkungsmaterial 106 des Trägers 100 können die Vorteile bezüglich einer CTE-Fehlanpassung, wie unter Bezugnahme auf die obigen Ausführungsformen beschrieben wurde, erzielt werden.
  • Danach kann das SiC-Substrat 118 zum Beispiel unter Anwendung eines CMP-Prozesses (chemisch-mechanisches Polieren) poliert werden.
  • Ein gespaltener Teil 120' des Donor-Wafers 120 kann (z.B. mehr als 5-mal oder mehr als 10-mal) als Donor bzw. Spender wiederverwendet werden, da er durch Polieren und/oder Epitaxie in einen geeigneten Anfangszustand für einen Smart-Cut-Schichttransfer zurückversetzt werden kann. Dies kann sehr kostensparend sein.
  • Alternativ zu der oben erwähnten Prozedur können auch andere Verfahren (z.B. eine Sauerstoffimplantation) geeignet sein, um das SiC-Substrat 118 zu trennen und zu transferieren.
  • Wie in 7D veranschaulicht ist, kann eine epitaktische SiC-Schicht (worauf im Folgenden auch als weitere Siliziumcarbidschicht und obere Halbleiterschicht verwiesen wird) 126 nachfolgend auf dem SiC-Substrat 118 bzw. an der Si-Seite 121 des SiC-Substrats 118 gebildet werden. Eine epitaktische Schicht 126 und das SiC-Substrat 118 können zusammen einen Vorrichtungs-Wafer bilden.
  • Vor einem epitaktischen Wachstum kann das SiC-Substrat 118 eine Dicke von 5 um, 2 um, 1 um, oder gar nur 0,5 um aufweisen.
  • In anderen (in den Figuren nicht veranschaulichten) Ausführungsformen hat das SiC-Substrat 118 eine Dicke, die im Wesentlichen der Dicke des Halbleiterkörpers der herzustellenden Vorrichtung entspricht.
  • Da die Epitaxie an der Si-Seite 121 des SiC-Substrats 118 durchgeführt wird, kann eine kristalline Struktur hoher Qualität der epitaktischen SiC-Schicht 126, sogar eine homogenere kristalline Struktur als diejenige des SiC-Substrats 118, erzielt werden. Überdies kann eine Dotierung während einer Epitaxie an der Si-Seite 129 verglichen mit der C-Seite besser gesteuert werden. Ferner kann weniger (eine geringere Dicke) des Donor-Wafers 120 erforderlich sein. Dementsprechend kann der Prozess zum Transferieren dünner SiC-Substrate 118 des Donor-Wafers 120 öfter wiederholt werden.
  • Ferner können einige epitaktische SiC-Schichten 126 eines anderen Dotierungstyps, einer anderen Dotierungskonzentration und/oder einer anderen Dicke auf dem SiC-Substrat 118 gebildet werden. Beispielsweise kann eine hoch-n-dotierte erste epitaktische SiC-Schicht am SiC-Substrat 118 ausgebildet werden, und eine schwach-n-dotierte zweite epitaktische SiC-Schicht kann an der ersten epitaktischen SiC-Schicht ausgebildet werden. Die Dicke der ersten epitaktischen SiC-Schicht kann gemäß Anforderungen an die mechanische Stabilität gewählt werden. Die Dicke und die Dotierungskonzentration der zweiten epitaktischen SiC-Schicht können gemäß einem Vorrichtungstyp und einer Spannungsklasse gewählt werden. Beispielsweise kann die zweite epitaktische SiC-Schicht eine Dicke von etwa 4,5 µm und eine Dotierungskonzentration von etwa 2×1016 cm-3 aufweisen, um ein Driftgebiet in einem herzustellenden SiC-MOSFET der 650 V Klasse zu bilden. Durch Einstellen einer Dicke der zweiten epitaktischen SiC-Schicht können SiC-MOSFETs anderer Spannungsklassen, zum Beispiel MOSFETs einer 600 V oder 700 V oder 800 V oder 900 V oder 1200 V Spannungsklasse, gebildet werden.
  • Die Dotierung der epitaktischen SiC-Schicht(en) 126 kann während eines epitaktischen Wachstums eingestellt werden, kann aber auch eine Dotierstoffimplantation(en) und ein nachfolgendes Ausheilen einschließen.
  • Darüber hinaus kann vor einem epitaktischen Abscheiden von SiC eine Maske mit Öffnungen in Vorrichtungsgebieten D, zum Beispiel eine Metallcarbid-Maske, an dem SiC-Substrat 118 ausgebildet werden. Dementsprechend wird ein epitaktisches SiC-Abscheiden außerhalb der Vorrichtungsgebiete D unterbunden. Demengemäß kann eine spätere Vereinzelung in mehrere Chips erleichtert werden. Nach einem epitaktischen Abscheiden von SiC oder sogar ohne eine etwaige epitaktische Schichtabscheidung auf dem SiC-Substrat 118 können auch Gräben in der (den) epitaktischen SiC-Schicht(en) 126 und/oder dem SiC-Substrat 118 außerhalb der Vorrichtungsgebiete ausgebildet werden. Diese Gräben sind in 7E durch Gitterlinien 128 schematisch veranschaulicht, die mit einem Füllstoffmaterial wie etwa z.B. einem Passivierungsmaterial, gefüllt sein können. Dies kann eine Unterdrückung einer Fehlanpassung zwischen Koeffizienten einer thermischen Ausdehnung des Trägers 100 und des SiC-Substrats 118 ermöglichen. Somit kann in einigen Ausführungsformen auf eine Härtung der zusammenhängenden Kohlenstoffstruktur des Trägers 100 verzichtet werden, und der in den obigen Ausführungsformen beschriebene Träger kann durch einen Träger ohne das Verstärkungsmaterial, zum Beispiel einen Kohlenstoffträger, ersetzt werden. Wenn die mit dem Passivierungsmaterial gefüllten Gräben, wie in 7E veranschaulicht ist, in der Schnittfugenzone ausgebildet sind, kann das Passivierungsmaterial nach einem Zerteilen der Halbleiter-Wafer in einzelne Chips an Seitenwänden der Chips zurückbleiben. Dies kann hinsichtlich eines Schutzes gegen Feuchtigkeit, Ladungen und Kontamination vorteilhaft sein.
  • Danach kann eine Vielzahl von Vorrichtungsgebieten D, die durch Vereinzelungsgebiete (worauf auch als Anritzlinie oder Schnittfuge verwiesen wird) voneinander getrennt sind, definiert werden. Wie in 7E, die einer schematischen Draufsicht auf den Stapel 40 und das SiC-Substrat 118 sowie die epitaktische SiC-Schicht 126 entspricht, dargestellt ist, können jeweils die Vorrichtungsgebiete D in einem Schachbrettmuster angeordnet sein.
  • In Ausführungsformen, in denen das SiC-Substrat 118 und die epitaktische SiC-Schicht 126 und der Träger 100 im Wesentlichen die gleiche horizontale Form aufweisen, wird der Träger 100 in Draufsicht durch das SiC-Substrat 118 und die epitaktische SiC-Schicht 116 typischerweise verborgen.

Claims (19)

  1. Träger (100), der dafür konfiguriert ist, an einem Halbleitersubstrat über eine erste Oberfläche (104) angebracht zu werden, aufweisend: eine die erste Oberfläche (104) des Trägers (100) definierende zusammenhängende Kohlenstoffstruktur (102), wobei die zusammenhängende Kohlenstoffstruktur aus Kohlenstoff besteht, und ein Verstärkungsmaterial (106), das zumindest 2 Vol.-% des Trägers (100) ausmacht, wobei die zusammenhängende Kohlenstoffstruktur (102) eine Kohlenstoffschicht (108) enthält, die die erste Oberfläche (104) des Trägers (100) definiert, und ferner Gräben (112) enthält, die sich von einer der ersten Oberfläche (104) entgegengesetzten zweiten Oberfläche (110) des Trägers (100) aus in die Kohlenstoffschicht (108) erstrecken, wobei das Verstärkungsmaterial (106) zumindest einen Teil der Gräben (112) füllt.
  2. Träger (100) nach Anspruch 1, wobei das Verstärkungsmaterial (106) in der zusammenhängenden Kohlenstoffstruktur (102) eingebettet ist.
  3. Träger (100) nach einem der vorhergehenden Ansprüche, wobei das Verstärkungsmaterial (106) Kohlenstoff-Nanoröhrchen, Graphensplitter, polykristallines Silizium, Diamant, Siliziumnitridkugeln und/oder Molybdänkugeln enthält.
  4. Träger (100) nach einem der Ansprüche 2 bis 3, wobei die zusammenhängende Kohlenstoffstruktur (102) eine Kohlenstoffschicht (108) enthält, die die erste Oberfläche (104) des Trägers (100) definiert, wobei das Verstärkungsmaterial (106) in einem Teil der zusammenhängenden Kohlenstoffstruktur (102) eingebettet ist, der an die Kohlenstoffschicht (108) grenzt.
  5. Träger (100) nach Anspruch 1, wobei das Verstärkungsmaterial (106) zumindest eines von Siliziumcarbid, Molybdän, einer Matrix mit Kohlenstoff-Nanoröhrchen, einer Matrix mit Graphensplittern enthält.
  6. Träger (100) nach Anspruch 1, wobei die zusammenhängende Kohlenstoffstruktur (102) eine Kohlenstoffschicht (108) ist und das Verstärkungsmaterial (106) eine Verstärkungsschicht oder ein Stapel von Verstärkungsschichten ist, die oder der an die zusammenhängende Kohlenstoffstruktur (102) grenzt.
  7. Träger (100) nach Anspruch 6, wobei die Verstärkungsschicht (106) eine Metallschicht ist.
  8. Träger (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend eine Oberflächenschutzbeschichtung (114) auf zumindest einer der ersten Oberfläche (104) entgegengesetzten zweiten Oberfläche (110) des Trägers (100).
  9. Träger (100) nach Anspruch 6, wobei die Oberflächenschutzbeschichtung (114) zumindest eines von Nitrid, polykristallinem Siliziumcarbid, TaC, MoC, BN enthält.
  10. Träger (100) nach einem vorhergehenden Ansprüche, wobei eine Dicke des Trägers (100) in einem Bereich zwischen 100 µm und 2000 µm liegt.
  11. Laminat (116), aufweisend: einen Träger (100) nach einem der vorhergehenden Ansprüche und ein SiC-Halbleitersubstrat (118), das an der ersten Oberfläche (104) des Trägers (100) angebracht ist.
  12. Laminat (116) nach Anspruch 11, wobei das Laminat (116) aus einem einzelnen Chip und dem Träger (100) besteht.
  13. Laminat (116) nach Anspruch 11, wobei das SiC-Halbleitersubstrat (118) ein eine Vielzahl von Chips enthaltender Wafer ist.
  14. Laminat (116) nach Anspruch 12 oder 13, wobei das SiC-Halbleitersubstrat (118) einen Leistungstransistor enthält.
  15. Laminat (16) nach einem der Ansprüche 11 bis 13, wobei eine Dicke des SiC-Halbleitersubstrats (118) in einem Bereich zwischen 1 µm und 70 µm liegt.
  16. Verfahren zum Herstellen von Halbleitervorrichtungen, aufweisend: Anbringen eines Halbleiter-Wafers (120) auf der zusammenhängenden Kohlenstoffstruktur an der ersten Oberfläche des Trägers (100) nach einem der Ansprüche 1 bis 10; Trennen des Halbleiter-Wafers (120) in einen am Träger angebrachten ersten Teil (118) und in einen vom Träger (100) gelösten zweiten Teil (120'); und Ausbilden von Halbleitervorrichtungsstrukturen im ersten Teil (118) des Halbleiter-Wafers (120).
  17. Verfahren nach Anspruch 16, wobei ein Trennen des Halbleiter-Wafers umfasst Implantieren von Ionen in den Halbleiter-Wafer (120), um ein Spaltgebiet (123) im Halbleiter-Wafer (120) auszubilden, wobei ein Absorptionskoeffizient im Spaltgebiet (123) zumindest fünfmal höher als ein Absorptionskoeffizient im Halbleiter-Wafer (120) außerhalb des Spaltgebiets (123) ist; und Bestrahlen des Halbleiter-Wafers (120) mit Laserstrahlung.
  18. Verfahren nach einem der Ansprüche 16 bis 17, ferner aufweisend, nach einem Trennen des Halbleiter-Wafers (120) und vor einem Ausbilden von Halbleitervorrichtungsstrukturen: Ausbilden einer Halbleiterschicht (126) auf dem ersten Teil (118) des Halbleiter-Wafers (120).
  19. Verfahren nach Anspruch 18, ferner aufweisend: Ausbilden von Gräben (128) in der Halbleiterschicht (126); und Füllen der Gräben (128) mit einem Passivierungsmaterial.
DE102019119289.7A 2018-08-24 2019-07-16 Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen Active DE102019119289B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/550,151 US11576259B2 (en) 2018-08-24 2019-08-23 Carrier, laminate and method of manufacturing semiconductor devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018120738.7 2018-08-24
DE102018120738 2018-08-24

Publications (2)

Publication Number Publication Date
DE102019119289A1 DE102019119289A1 (de) 2020-02-27
DE102019119289B4 true DE102019119289B4 (de) 2023-11-30

Family

ID=69412772

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019119289.7A Active DE102019119289B4 (de) 2018-08-24 2019-07-16 Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen

Country Status (2)

Country Link
US (1) US11576259B2 (de)
DE (1) DE102019119289B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
JP2022080656A (ja) * 2020-11-18 2022-05-30 株式会社ディスコ ウェーハの製造方法及び積層デバイスチップの製造方法
CN117089926B (zh) * 2023-10-20 2024-01-16 杭州海乾半导体有限公司 一种用于提高碳化硅外延片均匀性的载具及其使用方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090213551A1 (en) 2004-11-04 2009-08-27 Chris Wyland Integrated circuit nanotube-based structure
US20120211770A1 (en) 2010-05-14 2012-08-23 Sumitomo Electric Industries, Ltd. Semiconductor device, combined substrate, and methods for manufacturing them
DE102017127169A1 (de) 2017-11-17 2019-05-23 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8273610B2 (en) * 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
DE102015112649B4 (de) 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
WO2017201063A1 (en) * 2016-05-16 2017-11-23 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Metal nitride alloy contact for semiconductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090213551A1 (en) 2004-11-04 2009-08-27 Chris Wyland Integrated circuit nanotube-based structure
US20120211770A1 (en) 2010-05-14 2012-08-23 Sumitomo Electric Industries, Ltd. Semiconductor device, combined substrate, and methods for manufacturing them
DE102017127169A1 (de) 2017-11-17 2019-05-23 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Also Published As

Publication number Publication date
US11576259B2 (en) 2023-02-07
US20200068709A1 (en) 2020-02-27
DE102019119289A1 (de) 2020-02-27

Similar Documents

Publication Publication Date Title
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102011054035B4 (de) Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102019119289B4 (de) Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen
DE60033829T2 (de) SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
DE4202154C2 (de) Elektronikbauelemente mit halbleitendem polykristallinem Diamanten, bei denen eine isolierende Diamantschicht verwendet wird und Verfahren zu deren Herstellung
DE102016114949B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE102015112648B4 (de) Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
DE102019111377A1 (de) Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
EP1604390A1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE112016001023T5 (de) Verfahren zur Herstellung eines Halbleitersubstrats und Halbleitersubstrat
DE102014118336A1 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
DE102016120080B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE102018132447A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016100565B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102019102323A1 (de) Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102005030466B4 (de) Halbleiterwafer mit Verdrahtungsstrukturen und Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102016121680B4 (de) Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE4440072C1 (de) Verfahren zur Herstellung einer vergrabenen monokristallinen Siliziumcarbidschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division