DE102019135860A1 - Halbleitervorrichtung und Herstellungsverfahren dafür - Google Patents

Halbleitervorrichtung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102019135860A1
DE102019135860A1 DE102019135860.4A DE102019135860A DE102019135860A1 DE 102019135860 A1 DE102019135860 A1 DE 102019135860A1 DE 102019135860 A DE102019135860 A DE 102019135860A DE 102019135860 A1 DE102019135860 A1 DE 102019135860A1
Authority
DE
Germany
Prior art keywords
solder
layer
based solder
temperature
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019135860.4A
Other languages
English (en)
Inventor
Takuya Kadoguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102019135860A1 publication Critical patent/DE102019135860A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, die eine Mehrzahl von Elementen beinhaltet, die ein Halbleiterelement beinhalten. Das Verfahren kann das Anordnen einer Oberfläche eines ersten Elements, das eines aus der Mehrzahl von Elementen ist, und einer Oberfläche eines zweiten Elements, das ein anderes aus der Mehrzahl von Elementen ist, sodass sie sich mit einem dazwischen angeordneten Zinn-basierten (Sn-basierten) Lötmaterial einander gegenüberliegen, und das Verbinden des ersten Elements und des zweiten Elements durch Schmelzen und Verfestigen des Sn-basierten Lötmaterials beinhalten. Zumindest die eine Oberfläche des ersten Elements kann aus einem Nickel-basierten (Ni-basierten) Metall gebildet sein und zumindest die eine Oberfläche des zweiten Elements kann aus Kupfer (Cu) gebildet sein.

Description

  • Querverweis zur zugehörigen Anmeldung
  • Diese Anmeldung beansprucht die Priorität der am 11. Januar 2019 eingereichten japanischen Patentanmeldung Nr. 2019-003744 , deren gesamter Inhalt durch Bezugnahme hierin aufgenommen wird.
  • Technisches Gebiet
  • Die Offenbarung bezieht sich hiermit auf eine Halbleitervorrichtung und ein Herstellungsverfahren dafür.
  • Hintergrund
  • In einer Halbleitervorrichtung sind zwei oder mehr Elemente, wie etwa ein Halbleiterelement und ein Leadframe, mit Lötmittel verbunden. Beim Verbinden von zwei Elementen mit Lötmittel wird eine Oberfläche des zu verbindenden Elements mit einer Nickel (Ni)-Schicht, wie konventionell z.B. einer Ni-Plattierung, bereitgestellt, um beispielsweise die Lötbarkeit zu verbessern. Wenn diese Ni-Schicht jedoch beispielsweise während der Verwendung der Halbleitervorrichtung über einen längeren Zeitraum einer hohen Temperatur ausgesetzt ist, kann sie verschwinden, während sie eine intermetallische Verbindung (z.B. Ni3Sn4) zwischen der Ni-Schicht selbst und dem Lötmittel erzeugt. In diesem Fall nimmt die Verbindungsstärke zwischen dem Element und dem Lötmittel ab.
  • Die JP 2016 - 92 064 A beschreibt eine Halbleitervorrichtung, bei der ein Halbleiterelement und ein Element mit Lötmittel, das hauptsächlich aus Zinn (Sn) gebildet ist, verbunden sind. Ein Verfahren zur Herstellung dieser Halbleitervorrichtung beinhaltet: das Herstellen des Halbleiterelements und des Elements, das eine Oberfläche aufweist, die mit einer Ni-Schicht bereitgestellt ist, dessen Oberfläche mit einer Kupfer(Cu)-Schicht bereitgestellt ist; das Anordnen eines Lötmaterials zwischen der Cu-Schicht und dem Halbleiterelement; und das Verbinden des Halbleiterelements und des Elements durch Schmelzen und Verfestigen des Lötmaterials.
  • Bei dem vorstehend beschriebenen Herstellungsverfahren erzeugen Cu in der Cu-Schicht und Sn im Lötmaterial beim Verfestigten des geschmolzenen Lötmaterials Cu6Sn5 auf der Oberfläche der Ni-Schicht. Die Erzeugung von Cu6Sn5 auf der Oberfläche der Ni-Schicht unterdrückt die Interdiffusion von Ni-Atomen in der Ni-Schicht und Sn-Atomen im Lötmaterial. Dadurch kann verhindert werden, dass sich die Ni-Schicht in eine intermetallische Verbindung verwandelt.
  • Zusammenfassung
  • In dem Herstellungsverfahren der JP 2016 - 92 064 A ermöglicht die Zufuhr von Cu aus der Cu-Schicht, die auf der Oberfläche der Ni-Schicht bereitgestellt ists, die Erzeugung von Cu6Sn5 auf der Oberfläche der Ni-Schicht. Abhängig von Bedingungen, wie etwa einer Schmelztemperatur und einer Schmelzzeit des Lötmaterials, ist Cu in der Cu-Schicht möglicherweise nicht vollständig erschöpft und die Cu-Schicht kann erhalten bleiben. Die vorliegende Offenbarung stellt ein Verfahren zur Herstellung einer Halbleitervorrichtung bereit, das in der Lage ist, die Diffusion eines Metalls von einer Oberfläche eines in der Halbleitervorrichtung verwendeten Elements zu unterdrücken, indem ein anderen Ansatz als der in JP 2016 - 92 064 A verwendet wird. Die vorliegende Offenbarung offenbart auch die Halbleitervorrichtung selbst.
  • Die vorliegende Offenbarung offenbart ein Verfahren zur Herstellung einer Halbleitervorrichtung, die eine Mehrzahl von Elementen umfasst, die ein Halbleiterelement beinhalten. Das Verfahren kann das Anordnen einer Oberfläche eines ersten Elements, das eines aus der Mehrzahl von Elementen ist, und einer Oberfläche eines zweiten Elements, das ein anderes aus der Mehrzahl von Elementen ist, sodass sie sich mit einem dazwischen angeordneten Zinn-basierten (Sn-basierten) Lötmaterial einander gegenüberliegen, und das Verbinden des ersten Elements und des zweiten Elements durch Schmelzen und Verfestigen des Sn-basierten Lötmaterials umfassen. Zumindest die eine Oberfläche des ersten Elements kann aus einem Nickel-basierten (Ni-basierten) Metall gebildet sein und zumindest die eine Oberfläche des zweiten Elements kann aus Kupfer (Cu) gebildet sein.
  • Bei dem vorstehend beschriebenen Herstellungsverfahren werden die eine Oberfläche des ersten Elements, die aus dem Ni-basierten Metall gebildet ist, und die eine Oberfläche des zweiten Elements, die aus Cu gebildet ist, einander gegenüberliegend angeordnet, wobei das Sn-basierte Lötmaterial dazwischen angeordnet wird. Das erste Element und das zweite Element werden dann miteinander verbunden, indem das Sn-basierte Lötmaterial geschmolzen und verfestigt wird. Bei diesem Herstellungsverfahren löst sich Cu von der einen Oberfläche des zweiten Elements, die aus Cu gebildet ist, in das Sn-basierte Lötmaterial auf, während das Sn-basierte Lötmaterial beim Verbinden des ersten Elements und des zweiten Elements geschmolzen wird. Das Auflösen von Cu in das Sn-basierte Lötmaterial erzeugt eine intermetallische Verbindung, die Cu und Sn enthält, auf der einen Oberfläche des ersten Elements, die aus dem Ni-basierten Metall gebildet ist, während sich das Sn-basierte Lötmaterial verfestigt. Während sich das Sn-basierte Lötmaterial verfestigt, wird außerdem auf der einen Oberfläche des zweiten Elements eine intermetallische Verbindung mit Cu und Sn erzeugt.
  • Als solches wird Cu bei dem vorstehend beschriebenen Herstellungsverfahren von der einen Oberfläche des zweiten Elements geliefert, das ein zu verbindendes Element ist. Dadurch wird die intermetallische Verbindung, die Cu und Sn enthält, auf der einen Oberfläche des ersten Elements, die aus dem Ni-basierten Metall gebildet ist, erzeugt. Darüber hinaus wird die intermetallische Verbindung, die Cu und Sn enthält, auch auf der einen Oberfläche des zweiten Elements, die aus Cu gebildet ist, erzeugt. Somit ist es im Gegensatz zur Technologie in der JP 2016 - 92 064 A nicht erforderlich, eine Cu-Schicht, die bei dem vorstehend beschriebenen Herstellungsverfahren als Cu-Quelle dient, separat bereitzustellen. Dadurch können die intermetallischen Verbindungen, die Cu und Sn enthalten, leichter auf den Oberflächen der Elemente erzeugt werden. Dadurch kann die Diffusion von Metallatomen von den Oberflächen der Elemente durch die intermetallischen Verbindungen unterdrückt werden.
  • Eine hierin offenbarte Halbleitervorrichtung kann ein erstes Element, das eine Oberfläche beinhaltet, die aus einem Nickel-basierten (Ni-basierten) Metall gebildet ist, ein zweites Element, das eine Oberfläche beinhaltet, die aus Kupfer (Cu) gebildet ist, und eine Zinn-basierte (Sn-basierte) Lötschicht, die die eine Oberfläche des ersten Elements und die eine Oberfläche des zweiten Elements verbindet, umfassen. Eine aus (Cu,Ni)6Sn5 gebildete Schicht kann zwischen der einen Oberfläche des ersten Elements und der Sn-basierten Lötschicht bereitgestellt werden. Eine Konzentration von Cu in der Sn-basierten Lötschicht kann 0,7 Massen-% oder mehr betragen.
  • Eine weitere hierin offenbarte Halbleitervorrichtung kann ein erstes Element, das eine Oberfläche beinhaltet, die aus einem Nickel-basierten (Ni-basierten) Metall gebildet ist, ein zweites Element, das eine Oberfläche beinhaltet, die aus Kupfer (Cu) gebildet ist, und eine Zinn-basierte (Sn-basierte) Lötschicht, die die eine Oberfläche des ersten Elements und die eine Oberfläche des zweiten Elements verbindet, umfassen. Eine aus Cu3Sn gebildete Schicht und eine aus (Cu,Ni)6Sn5 gebildete Schicht können in dieser Reihenfolge von einer Seite des zweiten Elements zwischen der einen Oberfläche des zweiten Elements und der Sn-basierten Lötschicht bereitgestellt werden.
  • Der hier verwendete Begriff „Lötmaterial“ bezeichnet ein Material, das noch nicht geschmolzen ist, aber zum Verbinden zweier Elemente geschmolzen werden soll. Im Gegensatz dazu bezeichnet der hier verwendete Begriff „Lötschicht“ eine Verbindungsschicht, die zwei Elemente verbindet und sich in einem Zustand nach dem Verbinden der beiden Elemente (d.h. nach dem Verfestigen des Lötmaterials) befindet.
  • Figurenliste
    • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung 10 gemäß einer Ausführungsform.
    • 2 ist eine vergrößerte Ansicht, die schematisch eine Konfiguration eines gestrichelten rechteckigen Bereichs II in 1 darstellt.
    • 3 ist ein Diagramm zur Beschreibung eines Schrittes zum Verbinden eines Halbleiterelements 12 und eines Leiterabstandshalters 20.
    • 4 ist ein Diagramm zur Beschreibung des Schrittes zum Verbinden des Halbleiterelements 12 und des Leiterabstandshalters 20.
    • 5 ist ein Graph, der die Auflösungsgeschwindigkeiten von Cu und Ni in einem Sn-basierten Lötmaterial zeigt.
    • 6 ist ein Diagramm zur Beschreibung des Schrittes zum Verbinden des Halbleiterelements 12 und des Leiterabstandshalters 20.
    • 7A ist ein Graph, der einen Zusammenhang zwischen den Konzentrationen von Cu im Sn-Cu-Lötmittel 72 vor und nach dem Verbinden einer Ni-Schicht 70 und des Sn-Cu-Lötmittels 72 darstellt.
    • 7B ist eine Elektronenmikroskopaufnahme einer Grenzfläche zwischen der Ni-Schicht 70 und dem Sn-Cu-Lötmittel 72 nach deren Verbindung (was (i) in 7A entspricht).
    • 7C ist eine Elektronenmikroskopaufnahme der Grenzfläche zwischen der Ni-Schicht 70 und dem Sn-Cu-Lötmittel 72 nach deren Verbindung (was (ii) in 7A entspricht).
    • 7D ist eine Elektronenmikroskopaufnahme der Grenzfläche zwischen der Ni-Schicht 70 und dem Sn-Cu-Lötmittel 72 nach deren Verbindung (was (iii) in 7A entspricht).
    • 7E ist eine Elektronenmikroskopaufnahme der Grenzfläche zwischen der Ni-Schicht 70 und dem Sn-Cu-Lötmittel 72 nach deren Verbindung (was (iv) in 7A entspricht).
    • 8A ist eine Elektronenmikroskopaufnahme einer Verbindungsgrenzfläche in einer Probe a nach einem Hochtemperatur-Dauertest an der Probe a (175°C, 1000 Std.);
    • 8B ist eine Elektronenmikroskopaufnahme einer Verbindungsgrenzfläche in einer Probe b nach einem Hochtemperatur-Dauertest an der Probe b (175°C, 1000 Std.).
    • 8C ist eine Elektronenmikroskopaufnahme der Verbindungsgrenzfläche in der Probe b nach einem weiteren Hochtemperatur-Dauertest an der Probe b (200°C, 1000 Std.).
    • 9A ist eine Elektronenmikroskopaufnahme einer Grenzfläche zwischen einem Cu-Element 80 und dem Sn-Ag-Lötmittel 82 (Sn-3,5Ag) nach deren Verbinden.
    • 9B ist eine Elektronenmikroskopaufnahme einer Grenzfläche zwischen dem Cu-Element 80 und dem Sn-Ag-Lötmittel 82 (Sn-3,5Ag-0,1Ni) nach deren Verbinden.
    • 10 ist ein Diagramm, das die Strömungsrichtungen der Elektronen und einen Temperaturgradienten im Halbleiterelement 12 zeigt.
  • Detaillierte Beschreibung
  • In einer Ausführungsform der vorliegenden Technologie kann beim Verbinden des ersten Elements und des zweiten Elements (Cu,Ni)6Sn5 auf der einen Oberfläche des ersten Elements erzeugt werden, während sich das Sn-basierte Lötmaterial verfestigt. Während das Sn-basierte Lötmaterial beim Verbinden des ersten Elements und des zweiten Elements geschmolzen wird, löst sich Ni in das Sn-basierte Lötmaterial von der einen Oberfläche des ersten Elements, die aus dem Ni-basierten Metall gebildet ist. Die Auflösung von Ni in das Sn-basierte Lötmaterial ermöglicht es Ni-Atomen, einen Teil der Cu-Atome in einer intermetallischen Verbindung zu ersetzen, die Cu und Sn enthält und auf der einen Oberfläche des ersten Elements erzeugt wird, während sich das Sn-basierte Lötmaterial verfestigt. Das heißt, es wird (Cu,Ni)6Sn5 auf der einen Oberfläche des ersten Elements erzeugt. Dies kann die Interdiffusion von Ni-Atomen, die die eine Oberfläche des ersten Elements bilden, und Sn-Atomen, die das Sn-basierte Lötmaterial bilden, geeignet unterdrücken.
  • In einer Ausführungsform der vorliegenden Technologie können beim Verbinden des ersten Elements und des zweiten Elements Cu3Sn und (Cu,Ni)6Sn5 in dieser Reihenfolge auf der einen Oberfläche des zweiten Elements erzeugt werden, während sich das Sn-basierte Lötmaterial verfestigt. Während das Sn-basierte Lötmaterial beim Verbinden des ersten Elements und des zweiten Elements geschmolzen wird, löst sich Ni in das Sn-basierte Lötmaterial von der einen Oberfläche des ersten Elements, die aus dem Ni-basierten Metall gebildet ist. Die Auflösung von Ni in das Sn-basierte Lötmaterial ermöglicht es Ni-Atomen, einen Teil der Cu-Atome in einer intermetallischen Verbindung zu ersetzen, die Cu und Sn enthält und auf der einen Oberfläche des zweiten Elements erzeugt wird, während sich das Sn-basierte Lötmaterial verfestigt. Das heißt, Cu3Sn und (Cu,Ni)6Sn5 werden auf der einen Oberfläche des zweiten Elements erzeugt. Dieses (Cu,Ni)6Sn5 bedeckt Cu3Sn und unterdrückt dadurch das Wachstum von Cu3Sn. Dies kann die Diffusion von Cu-Atomen, die die eine Oberfläche des zweiten Elements bilden, geeignet unterdrücken.
  • In einer Ausführungsform der vorliegenden Technologie kann das Verbinden des ersten Elements und des zweiten Elements das Halten einer Temperatur des Sn-basierten Lötmaterials für eine bestimmte Zeitspanne innerhalb eines Temperaturbereichs, der höher ist als eine Schmelztemperatur des Sn-basierten Lötmaterials, beinhalten. Beim Verbinden des ersten Elements und des zweiten Elements löst sich Cu von der einen Oberfläche des zweiten Elements in das Sn-basierte Lötmaterial, während das Sn-basierte Lötmaterial geschmolzen wird. Daher ermöglicht das vorstehend beschriebene Halten der Temperatur des Sn-basierten Lötmaterials, dass Cu geeignet in dem Sn-basierten Lötmaterial gelöst wird.
  • In einer Ausführungsform der vorliegenden Technologie kann beim Halten der Temperatur des Sn-basierten Lötmaterials eine Konzentration von Cu im Sn-basierten Lötmaterial erhöht werden, indem Kupfer von der einen Oberfläche des zweiten Elements in geschmolzenes Sn-basiertes Lötmaterial gelöst wird. Eine Menge an (Cu,Ni)6Sn5, die erzeugt wird, wenn sich das Sn-basierte Lötmaterial verfestigt, wird mit höherer Konzentration von Cu im Sn-basierten Lötmaterial größer. Daher kann (Cu,Ni)6Sn5 durch Erhöhen der Lösungsmenge von Cu in das Sn-basierte Lötmaterial bei dem vorstehend beschriebenen Halten der Temperatur des Sn-basierten Lötmaterials geeignet erzeugt werden.
  • In einer Ausführungsform der vorliegenden Technologie kann das Halten der Temperatur des Sn-basierten Lötmaterials unter einer Bedingung durchgeführt werden, sodass die Konzentration von Cu im Sn-basierten Lötmaterial 0,7 Massen-% oder mehr erreicht. Wenn die Konzentration von Cu im Sn-basierten Lötmaterial 0,7 Massen-% oder mehr beträgt, kann eine Schicht, die aus (Cu,Ni)6Sn5 gebildet ist, zwischen dem Ni-basierten Metall und dem Sn-basierten Lötmaterial ausreichend erzeugt werden. Das heißt, beim Verbinden des ersten Elements und des zweiten Elements kann die Interdiffusion von Ni-Atomen im Ni-basierten Metall und Sn-Atomen im Sn-basierten Lötmaterial (d.h. die Bildung einer intermetallischen Verbindung aus Ni und Sn) unterdrückt werden.
  • In einer Ausführungsform der vorliegenden Technologie kann das Halten der Temperatur des Sn-basierten Lötmaterials unter einer Bedingung durchgeführt werden, sodass die Konzentration von Cu im Sn-basierten Lötmaterial 3,0 Massen-% oder mehr erreicht. Gemäß einer solchen Konfiguration wird dem Sn-basierten Lötmaterial eine große Menge Cu beim Halten der Temperatur des Sn-basierten Lötmaterials zugeführt, so dass die Konzentration von Cu im Sn-basierten Lötmaterial auf etwa 0,7 Massen-% oder mehr gehalten werden kann, bis das anschließende Verbinden des ersten Elements und des zweiten Elements abgeschlossen ist. Daher kann die Interdiffusion von Ni-Atomen im Ni-basierten Metall und Sn-Atomen im Sn-basierten Lötmaterial (d.h. die Erzeugung einer intermetallischen Verbindung aus Ni und Sn) nahezu während des gesamten Verbindens des ersten Elements und des zweiten Elements weiter unterdrückt werden.
  • In einer Ausführungsform der vorliegenden Technologie kann das erste Element das Halbleiterelement sein, das eine Elektrode beinhaltet, und die eine Oberfläche des ersten Elements kann eine Oberfläche der Elektrode des Halbleiterelements sein.
  • Repräsentative, nicht einschränkende Beispiele der vorliegenden Offenbarung werden nun unter Bezugnahme auf die beigefügten Zeichnungen detaillierter beschrieben. Diese detaillierte Beschreibung soll einem Fachmann lediglich weitere Details zur Ausübung bevorzugter Aspekte der vorliegenden Lehre vermitteln und soll den Umfang der vorliegenden Offenbarung nicht einschränken. Darüber hinaus kann jedes der nachstehend offenbarten zusätzlichen Merkmale und Lehren einzeln oder in Verbindung mit anderen Merkmalen und Lehren verwendet werden, um verbesserte Halbleitervorrichtungen sowie Verfahren zur Verwendung und Herstellung derselben bereitzustellen.
  • Darüber hinaus sind Kombinationen von Merkmalen und Schritten, die in der folgenden detaillierten Beschreibung offenbart werden, möglicherweise nicht notwendig, um die vorliegende Offenbarung im weitesten Sinne zu praktizieren, sondern werden lediglich gelehrt, um repräsentative Beispiele der vorliegenden Offenbarung besonders zu beschreiben. Darüber hinaus können verschiedene Merkmale der oben beschriebenen und unten beschriebenen repräsentativen Beispiele sowie der verschiedenen unabhängigen und abhängigen Ansprüche auf nicht spezifisch und explizit aufgezählte Weise kombiniert werden, um zusätzliche nützliche Ausführungsformen der vorliegenden Lehren zu liefern.
  • Alle in der Beschreibung und/oder den Ansprüchen offenbarten Merkmale sollen getrennt und unabhängig voneinander zum Zwecke der ursprünglichen schriftlichen Offenbarung sowie zur Einschränkung des beanspruchten Gegenstands offenbart werden, unabhängig von der Zusammensetzung der Merkmale in den Ausführungsformen und/oder den Ansprüchen. Darüber hinaus sollen alle Wertebereiche oder Angaben von Gruppen von Dingen jeden möglichen Zwischenwert oder jedes Zwischending zum Zwecke der ursprünglichen schriftlichen Offenlegung sowie zur Einschränkung des beanspruchten Gegenstands offenbaren.
  • Ausführungsform
  • Anhand der Zeichnungen wird eine Halbleitervorrichtung 10 einer Ausführungsform beschrieben. Wie in 1 dargestellt, beinhaltet die Halbleitervorrichtung 10 ein Halbleiterelement 12, einen Leiterabstandshalter 20, einen oberen Leadframe 22, einen unteren Leadframe 24 und ein Isolierharz 26.
  • Das Halbleiterelement 12 beinhaltet ein Halbleitersubstrat 14, eine obere Elektrode 16 und eine untere Elektrode 18. In der vorliegenden Ausführungsform ist das Halbleiterelement 12 ein Reverse Conducting-Insulated Gate Bipolar Transistor (RC-IGBT). Das Halbleiterelement 12 ist jedoch nicht auf einen RC-IGBT beschränkt, und es kann ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), eine Diode oder dergleichen sein. Das Halbleitersubstrat 14 kann aus einem beliebigen Halbleitermaterial, wie etwa Silicium (Si), Siliciumkarbid (SiC) oder Galliumnitrid (GaN), gebildet sein.
  • Die obere Elektrode 16 ist auf einer oberen Oberfläche 14a des Halbleitersubstrats 14 bereitgestellt. Die untere Elektrode 18 ist auf einer unteren Oberfläche 14b des Halbleitersubstrats 14 bereitgestellt. Die obere Elektrode 16 und die untere Elektrode 18 sind aus einem Nickel-basierten (Ni-basierten) Metall gebildet. Hierbei versteht man unter dem Ni-basierten Metall jedes Metall, das hauptsächlich aus Ni gebildet ist, und es kann z.B. Ni-P stromlos-plattiert oder Ni elektro-plattiert sein. Die obere Elektrode 16 muss lediglich in einem Bereich davon, der an deren oberen Oberfläche exponiert ist, aus dem Ni-basierten Metall gebildet sein, und die untere Elektrode 18 muss lediglich in einem Bereich davon, der an deren unteren Oberfläche exponiert ist, aus dem Ni-basierten Metall gebildet sein. Das heißt, jede aus der oberen Elektrode 16 und der unteren Elektrode 18 kann eine laminierte Struktur beinhalten, die aus einer Ni-basierten Metallschicht und einer weiteren Metallschicht, wie etwa eine Aluminium (AI)- oder Aluminium-Silicium (AlSi)-Schicht, gebildet ist.
  • Der Leiterabstandhalter 20 ist über dem Halbleiterelement 12 angeordnet. Der Leiterabstandhalter 20 ist mit seiner unteren Oberfläche über eine Lötschicht 28 mit einer oberen Oberfläche des Halbleiterelements 12 (insbesondere der oberen Oberfläche der oberen Elektrode 16) verbunden. Der Leiterabstandhalter 20 ist aus Kupfer (Cu) gebildet. Der Leiterabstandhalter 20 muss lediglich zumindest an seiner unteren Oberfläche aus Cu gebildet sein.
  • Der obere Leadframe 22 ist über dem Leiterabstandhalter 20 angeordnet. Der obere Leadframe 22 ist mit seiner unteren Oberfläche über eine Lötschicht 30 mit einer oberen Oberfläche des Leiterabstandhalters 20 verbunden. Der obere Leadframe 22 ist aus Cu gebildet. Der obere Leadframe 22 muss lediglich zumindest an seiner unteren Oberfläche aus Cu gebildet sein.
  • Der untere Leadframe 24 ist unterhalb des Halbleiterelements 12 angeordnet. Der untere Leadframe 24 ist mit seiner oberen Oberfläche über eine Lötschicht 32 mit einer unteren Oberfläche des Halbleiterelements 12 (insbesondere der unteren Oberfläche der unteren Elektrode 18) verbunden. Der untere Leadframe 24 ist aus Cu gebildet. Der untere Leadframe 24 muss lediglich zumindest an seiner oberen Oberfläche aus Cu gebildet sein.
  • Die Lötschichten 28, 30, 32 sind aus einem Sn-Cu-basierten Metall gebildet, bei dem Cu dem Zinn (Sn) zugesetzt wurde. Eine Konzentration von Cu in jeder der Lötschichten 28, 30, 32 beträgt beispielsweise 0,7 Massen-% oder mehr, ist aber nicht besonders darauf beschränkt. Alternativ kann die Konzentration von Cu beispielsweise 1,0 Massen-% oder mehr, 1,5 Massen-% oder mehr, 2,0 Massen-% oder mehr, 2,5 Massen-% oder mehr, oder 3,0 Massen-% oder mehr betragen.
  • 2 ist eine vergrößerte Ansicht, die schematisch eine Konfiguration eines gestrichelten rechteckigen Bereichs II in 1 darstellt. Wie in 2 dargestellt, ist zwischen der oberen Elektrode 16 und der Lötschicht 28 eine erste Verbindungsschicht 40 bereitgestellt. Mit anderen Worten, die erste Verbindungsschicht 40 ist auf dem Ni-basierten Metall bereitgestellt, das die obere Oberfläche der oberen Elektrode 16 bildet. Die erste Verbindungsschicht 40 ist aus (Cu,Ni)6Sn5 gebildet. Darüber hinaus sind zwischen dem Leiterabstandshalter 20 und der Lötschicht 28 eine zweite Verbindungsschicht 42 und eine dritte Verbindungsschicht 44 bereitgestellt. Die zweite Verbindungsschicht 42 ist auf der unteren Oberfläche des Leiterabstandshalters 20 bereitgestellt und die dritte Verbindungsschicht 44 ist auf einer unteren Oberfläche der zweiten Verbindungsschicht 42 bereitgestellt. Die zweite Verbindungsschicht 42 ist aus Cu3Sn gebildet. Die dritte Verbindungsschicht 44 ist aus (Cu,Ni)6Sn5 gebildet.
  • Zwischen der unteren Elektrode 18 und der Lötschicht 32 ist eine vierte Verbindungsschicht 46 bereitgestellt. Mit anderen Worten, die vierte Verbindungsschicht 46 ist auf dem Ni-basierten Metall bereitgestellt, das die untere Oberfläche der unteren Elektrode 18 bildet. Die vierte Verbindungsschicht 46 ist aus (Cu,Ni)6Sn5 gebildet. Darüber hinaus sind zwischen dem unteren Leadframe 24 und der Lötschicht 32 eine fünfte Verbindungsschicht 48 und eine sechste Verbindungsschicht 50 bereitgestellt. Die fünfte Verbindungsschicht 48 ist auf der oberen Oberfläche des unteren Leadframes 24 bereitgestellt und die sechste Verbindungsschicht 50 ist auf einer oberen Oberfläche der fünften Verbindungsschicht 48 bereitgestellt. Die fünfte Verbindungsschicht 48 ist aus Cu3Sn gebildet. Die sechste Verbindungsschicht 50 ist aus (Cu,Ni)6Sn5 gebildet.
  • Wie in 1 dargestellt, ist ein Laminat, das aus dem oberen Leadframe 22, dem Leiterabstandshalter 20, dem Halbleiterelement 12 und dem unteren Leadframe 24 konfiguriert ist, mit dem Isolierharz 26 bedeckt. Eine gesamte Oberfläche des Laminats, mit Ausnahme einer oberen Oberfläche des oberen Leadframes 22 und einer unteren Oberfläche des unteren Leadframes 24, ist mit dem Isolierharz 26 bedeckt. Das Isolierharz 26 ist aus einem wärmehärtenden Harz gebildet, wie etwa einem Epoxidharz. Die obere Oberfläche des oberen Leadframes 22 und die untere Oberfläche des unteren Leadframes 24 sind mit einem Kühler verbunden (nicht dargestellt). Das heißt, die Halbleitervorrichtung 10 der vorliegenden Ausführungsform beinhaltet eine sogenannte doppelseitige Kühlstruktur, die eine Kühlung von oberen und unteren Oberflächen des Isolierharzes 26 ermöglicht. Die Halbleitervorrichtung 10 kann eine einseitige Kühlstruktur beinhalten, bei der entweder die obere Oberfläche des oberen Leadframes 22 oder die untere Oberfläche des unteren Leadframes 24 vom Isolierharz 26 exponiert ist.
  • Anschließend wird unter Bezugnahme auf die 3 bis 6 ein Verfahren zur Herstellung der Halbleitervorrichtung 10 beschrieben. Insbesondere ein Verfahren zum Verbinden des Halbleiterelements 12 und des Leiterabstandshalters 20 mit Lötmittel wird im Folgenden beschrieben. Ein Verfahren zum Verbinden des Halbleiterelements 12 und des unteren Leadframes 24 in 1 ist ähnlich dem Verfahren zum Verbinden des Halbleiterelements 12 und des Leiterabstandshalters 20, so dass die Beschreibung entfällt. Darüber hinaus können der Leiterabstandhalter 20 und der obere Leadframe 22 nach dem nachfolgend beschriebenen Verfahren oder nach einem konventionell bekannten Verfahren verbunden werden.
  • Zunächst werden, wie in 3 dargestellt, das Halbleiterelement 12 und der Leiterabstandhalter 20 einander gegenüberliegend angeordnet, wobei ein Sn-basiertes Lötmaterial 52 dazwischen angeordnet wird. Insbesondere sind das Halbleiterelement 12 und der Leiterabstandhalter 20 angeordnet, wobei eine obere Oberfläche (Ni-basiertes Metall) 16a der oberen Elektrode 16 des Halbleiterelements 12 einer unteren Oberfläche 20a des Leiterabstandhalters 20a gegenüberliegt und das Sn-basierte Lötmaterial 52 dazwischen angeordnet ist. Der Begriff „Sn-basiertes Lötmaterial“ bezeichnet hierbei ein Lötmaterial, das hauptsächlich aus Sn gebildet ist und beispielsweise ein Lötmaterial ist, bei dem eine bestimmte Menge an Cu zu Sn hinzugefügt wurde. Eine Konzentration von Cu im Sn-basierten Lötmaterial 52 kann niedriger sein als eine Konzentration von Cu in einem herkömmlichen Lötmaterial, was später ausführlich beschrieben wird. Darüber hinaus kann das Sn-basierte Lötmaterial 52 gegebenenfalls kein Cu enthalten. Die obere Oberfläche 16a der oberen Elektrode 16 kann mit einer anderen Metallschicht, wie etwa einer Gold (Au)- oder Silber (Ag)-Schicht, bedeckt sein, um eine Korrosion des Ni-basierten Metalls zu verhindern. In einem nachfolgenden Verbindungsschritt diffundiert eine solche Metallschicht in das Sn-basierte Lötmaterial 52, während das Sn-basierte Lötmaterial 52 geschmolzen wird.
  • Anschließend wird der Verbindungsschritt auf einem Laminat 100 durchgeführt, das aus dem Halbleiterelement 12, dem Sn-basierten Lötmaterial 52 und dem Leiterabstandshalter 20 gebildet ist. Im Verbindungsschritt wird das Laminat 100 zunächst erwärmt, wie in 4 dargestellt. Das Laminat 100 wird auf eine bestimmte Temperatur erwärmt, so dass das Sn-basierte Lötmaterial 52 geschmolzen wird. Das heißt, das Sn-basierte Lötmaterial 52 wird auf seine Schmelztemperatur (Flüssigphasenpunkt) oder höher erwärmt. Vor dem Erwärmen auf die Schmelztemperatur oder höher kann das Laminat 100 für eine bestimmte Zeitspanne auf eine Temperatur erwärmt werden, die etwas niedriger als die Schmelztemperatur ist. Das heißt, es kann ein Vorverbindungsschritt, bei dem das Laminat 100 erwärmt wird, bis das gesamte Laminat 100 eine annähernd gleichmäßige Temperatur aufweist, durchgeführt werden. Durch die Durchführung des Vorverbindungsschrittes ist es unwahrscheinlicher, dass das Sn-basierte Lötmaterial 52 eine Temperaturdifferenz aufweist, wenn es auf seine Schmelztemperatur oder höher erwärmt wird, und kann bei einer annähernd gleichmäßigen Temperatur geschmolzen werden.
  • Wenn das Sn-basierte Lötmaterial 52 geschmolzen wird, beginnt sich Cu von der unteren Oberfläche 20a des Leiterabstandshalters 20a in das Sn-basierte Lötmaterial 52 aufzulösen, wie die Pfeile 102 in 4 zeigen. Außerdem beginnt sich beim Schmelzen des Sn-basierten Lötmaterials 52 das Ni-basierte Metall von der oberen Oberfläche 16a der oberen Elektrode 16 des Halbleiterelements 12 in das Sn-basierte Lötmaterial 52 aufzulösen, wie die Pfeile 104 in 4 zeigen. Die Schmelzpunkte von Cu und dem Ni-basierten Metall sind höher als die Schmelztemperatur des Sn-basierten Lötmaterials 52. Wenn jedoch das Sn-basierte Lötmaterial 52 geschmolzen wird, beginnen sich Cu und das Ni-basierte Metall, die mit dem Sn-basierten Lötmaterial 52 in Kontakt stehen, in dem Sn-basierten Lötmaterial 52 aufzulösen. Insbesondere, wenn das Sn-basierte Lötmaterial 52 bei einer bestimmten Temperatur geschmolzen wird, lösen sich Cu und das Ni-basierte Metall weiterhin in dem Sn-basierten Lötmaterial 52 auf, bis sie das Sn-basierte Lötmaterial 52 bei der bestimmten Temperatur sättigen. Hierbei wird eine Temperatur, bei der sich das Sn-basierte Lötmaterial 52 in geschmolzenem Zustand befindet (hiernach Erwärmungstemperatur genannt), gehalten, bis eine Auflösungsmenge von Cu in das Sn-basierte Lötmaterial 52 einen bestimmten Wert erreicht. So wird beispielsweise die Erwärmungstemperatur gehalten, bis die Konzentration von Cu im Sn-basierten Lötmaterial 52 3,0 Massen-% erreicht. Alternativ kann die Erwärmungstemperatur gehalten werden, bis die Konzentration von Cu beispielsweise 3,5 Massen-%, 4,0 Massen-%, 4,5 Massen-% oder 5,0 Massen-% erreicht.
  • 5 zeigt die Auflösungsgeschwindigkeiten von Cu und Ni in das Sn-basierte Lötmaterial 52 bei jeder Temperatur T. Wie in 5 dargestellt, ist die Auflösungsgeschwindigkeit von Cu etwa 40-mal so hoch wie die Auflösungsgeschwindigkeit von Ni. Da die Auflösungsgeschwindigkeit von Cu höher ist als die Auflösungsgeschwindigkeit des Ni-basierten Metalls, wird die Auflösungsmenge von Cu in das Sn-basierte Lötmaterial 52 aus dem Leiterabstandhalter 20 größer als die Auflösungsmenge des Ni-basierten Metalls in das Sn-basierte Lötmaterial 52 aus der oberen Elektrode 16. Daher ist die Auflösungsmenge des Ni-basierten Metalls in das Sn-basierte Lötmaterial 52 relativ gering. Wie in 5 dargestellt, beträgt die Auflösungsgeschwindigkeit von Cu beispielsweise in einem Fall, in dem das Sn-basierte Lötmaterial 52 bei etwa 230°C geschmolzen wird, etwa 0,1 µm/sec. Daher ermöglicht es das Halten der Temperatur bei etwa 230°C für etwa 40 Sekunden im Falle der vorliegenden Ausführungsform, dass die Auflösungsmenge von Cu in das Sn-basierte Lötmaterial 52 etwa 3,0 Massen-% beträgt. Darüber hinaus beträgt die Auflösungsgeschwindigkeit von Cu beispielsweise in einem Fall, in dem das Sn-basierte Lötmaterial 52 bei etwa 300°C geschmolzen wird, etwa 0,4 µm/sec. Daher ermöglicht es das Halten der Temperatur bei etwa 300°C für etwa 10 Sekunden im Falle der vorliegenden Ausführungsform, dass die Auflösungsmenge von Cu in das Sn-basierte Lötmaterial 52 etwa 3,0 Massen-% beträgt. Somit können die Erwärmungstemperatur und die Zeitspanne zum Halten der Erwärmungstemperatur so eingestellt werden, dass die Konzentration von Cu im Sn-basierten Lötmaterial 52 einen Sollwert erreicht.
  • Anschließend wird dem Laminat 100 die Wärme entzogen, um das im geschmolzenen Zustand befindliche Sn-basierte Lötmaterial 52 zu verfestigen. Cu, das sich im Schritt des Schmelzens des Sn-basierten Lötmaterials 52 in dem Sn-basierten Lötmaterial 52 aus dem Leiterabstandshalter 20 gelöst hat, bewegt sich zur oberen Oberfläche 16a der oberen Elektrode 16 des Halbleiterelements 12. Dann wird, wie in 6 dargestellt, während sich das Sn-basierte Lötmaterial 52 verfestigt, (Cu,Ni)6Sn5 (Bezugszeichen 40) auf der oberen Oberfläche 16a der oberen Elektrode 16 erzeugt. Dabei werden das Halbleiterelement 12 und die Lötschicht 28 (d.h. das verfestigte Sn-basierte Lötmaterial 52) fest miteinander verbunden. Dieses (Cu,Ni)6Sn5 bedeckt die obere Oberfläche 16a (das Ni-basierte Metall) der oberen Elektrode 16, um dadurch als Barriereschicht zu fungieren, die die Interdiffusion von Ni in der oberen Elektrode 16 und Sn in der Lötschicht 28 (d.h. die Erzeugung von Ni3Sn4) unterdrückt.
  • Darüber hinaus bewegt sich Ni, das sich im Schritt des Schmelzens des Sn-basierten Lötmaterials 52 in dem Sn-basierten Lötmaterial 52 von der oberen Elektrode 16 gelöst hat, zur unteren Oberfläche 20a des Leiterabstandshalters 20. Dann werden, wie in 6 dargestellt, während sich das Sn-basierte Lötmaterial 52 verfestigt, Cu3Sn (Bezugszeichen 42) und (Cu,Ni)6Sn5 (Bezugszeichen 44) auf der unteren Oberfläche 20a des Leiterabstandshalters 20 erzeugt. Dabei werden der Leiterabstandhalter 20 und die Lötschicht 28 (d.h. das verfestigte Sn-basierte Lötmaterial 52) fest miteinander verbunden. Diese (Cu,Ni)6Sn5 bedeckt die untere Oberfläche 20a des Leiterabstandshalters 20, um dadurch als Barriereschicht zu wirken, die das Wachstum von Cu3Sn unterdrückt.
  • Wie vorstehend beschrieben, kann durch die oben beschriebenen Schritte die laminierte Struktur des Halbleiterelements 12 und des Leiterabstandshalters 20 mit der dazwischenliegenden Lötschicht 28, wie in den 1 und 2 dargestellt, erreicht werden. Wie bereits erwähnt, können das Halbleiterelement 12 und der untere Leadframe 24 über die Lötschicht 32 verbunden werden, indem Schritte ähnlich den oben beschriebenen Schritten durchgeführt werden. Das heißt, durch die Schritte, die den vorstehend beschriebenen Schritten ähnlich sind, kann eine in 2 dargestellte Schichtstruktur erhalten werden, bei der (Cu,Ni)6Sn5 (Bezugszeichen 46) auf einer unteren Oberfläche 18a der unteren Elektrode 18 des Halbleiterelements 12 erzeugt wird und Cu3Sn (Bezugszeichen 48) und (Cu,Ni)6Sn5 (Bezugszeichen 50) auf einer oberen Oberfläche 24a des unteren Leadframes 24 erzeugt werden.
  • Wie vorstehend beschrieben, liefert im Herstellungsverfahren der vorliegenden Erfindung die untere Oberfläche 20a des Leiterabstandshalters 20, der eines der zu verbindenden Elemente ist, Cu zum Erzeugen von (Cu,Ni)6Sn5 auf der oberen Oberfläche 16a der oberen Elektrode 16, die aus dem Ni-basierten Metall gebildet ist. Dadurch entfällt die herkömmliche Notwendigkeit, eine Cu-Schicht, die als Cu-Quelle dient, separat bereitzustellen. Dementsprechend kann (Cu,Ni)6Sn5 leichter auf der oberen Oberfläche 16a der oberen Elektrode 16 erzeugt werden. Da (Cu,Ni)6Sn5 als Barriere für die obere Oberfläche 16a der oberen Elektrode 16 dient, kann die Diffusion von Ni-Atomen von der oberen Oberfläche 16a der oberen Elektrode 16 unterdrückt werden.
  • Darüber hinaus wird im Herstellungsverfahren der vorliegenden Ausführungsform Cu vom Leiterabstandshalter 20 geliefert, während das Sn-basierte Lötmaterial 52 geschmolzen wird. Die Konzentration von Cu im Sn-basierten Lötmaterial 52 steigt somit an, während das Sn-basierte Lötmaterial 52 geschmolzen wird. Selbst wenn die Konzentration von Cu im Sn-basierten Lötmaterial 52 vor dem Verbindungsschritt relativ niedrig ist, kann daher eine gewünschte Menge von (Cu,Ni)6Sn5 auf der oberen Oberfläche 16a der oberen Elektrode 16 erzeugt werden. Sn-basiertes Lötmittel mit einer höheren Konzentration von Cu weist eine höhere Schmelztemperatur auf. Im Herstellungsverfahren der vorliegenden Ausführungsform kann die Konzentration von Cu im Sn-basierten Lötmaterial 52 vor dem Verbindungsschritt niedrig eingestellt werden, wodurch die Schmelztemperatur des Sn-basierten Lötmaterials 52 niedrig sein kann. Dadurch kann der Energieverbrauch, der für den Verbindungsschritt benötigt wird, reduziert werden. Darüber hinaus kann ein Einfluss auf verschiedene Elemente, die zusammen mit dem Sn-basierten Lötmaterial 52 erwärmt werden, gemildert werden.
  • Darüber hinaus hängt eine gesättigte Löslichkeit im Sn-basierten Lötmaterial 52 von einer Temperatur ab, bei der das Sn-basierte Lötmaterial 52 geschmolzen wird. Durch Einstellen der Temperatur, bei der das Sn-basierte Lötmaterial 52 geschmolzen wird, kann daher die vom Leiterabstandshalter 20 zugeführte Auflösungsmenge von Cu eingestellt werden. Dies kann den übermäßigen Verbrauch von Cu des Leiterabstandhalters 20 unterdrücken.
  • Als nächstes wird die Konzentration von Cu in der Lötschicht nach dem Verbindungsschritt diskutiert. Die 7A bis 7E zeigen Ergebnisse von Experimenten, die vom Erfinder der vorliegenden Offenbarung durchgeführt wurden. 7A zeigt einen Zusammenhang zwischen den Konzentrationen von Cu in Lötmittel 72, das aus einem Sn-Cu-basierten Metall (im Folgenden Sn-Cu-Lötmittel 72 genannt) gebildet ist, vor und nach dem Verbinden einer Ni-Schicht 70 und des Sn-Cu-Lötmittels 72 (d.h. vor dem Schmelzen des Sn-Cu-Lötmittels 72 und nach dessen Verfestigung (nach dem Verbinden)). Darüber hinaus zeigen die 7B bis 7E Elektronenmikroskopaufnahmen einer Grenzfläche zwischen der Ni-Schicht 70 und dem Sn-Cu-Lötmittel 72 nach deren Verbindung bzw. für Konzentrationen von Cu an den Punkten (i) bis (iv) in 7A. Diese Experimente wurden mit einer Ni-P stromlosen Plattierungsschicht als Ni-Schicht 70 durchgeführt.
  • Wie in den 7B bis 7D dargestellt, wurde bestätigt, dass, wenn eine Konzentration von Cu im Sn-Cu-Lötmittel 72 nach dem Verbinden von weniger als 0,7 Massen-% betrug, nicht nur (Cu,Ni)6Sn5, sondern auch (Ni,Cu)3Sn4 an der Verbindungsgrenzfläche erzeugt wurde. Andererseits wurde, wie in 7E dargestellt, bestätigt, dass, wenn die Konzentration von Cu im Sn-Cu-Lötmittel 72 nach dem Verbinden 0,7 Massen-% oder mehr betrug, kein (Ni,Cu)3Sn4 an der Verbindungsgrenzfläche erzeugt wurde und dort nur (Cu,Ni)6Sn5 erzeugt wurde.
  • Die Versuchsergebnisse bestätigten, dass selbst wenn die Konzentration von Cu im Sn-Cu-Lötmittel 72 nach dem Verbinden weniger als 0,7 Massen-% beträgt, (Cu,Ni)6Sn5, das als Barriereschicht fungiert, erzeugt wird. Anschließend wird ein Einfluss von (Ni,Cu)3Sn4, das erzeugt wird, wenn die Konzentration von Cu im Sn-Cu-Lötmittel 72 nach dem Verbinden weniger als 0,7 Massen-% beträgt, auf die Verbindungsgrenzfläche weiter diskutiert.
  • Die 8A bis 8C zeigen die Ergebnisse der vom Erfinder durchgeführten Experimente. Für diese Experimente wurden eine Probe a und eine Probe b hergestellt. In der Probe a wurde (Ni,Cu)3Sn4 an einer Verbindungsgrenzfläche zwischen dem Sn-Cu-Lötmittel 72 und einem Cu-Element 68 erzeugt, dessen Oberfläche mit der Ni-Schicht 70 bereitgestellt ist. In der Probe b wurde (Cu,Ni)6Sn5 an einer Verbindungsgrenzfläche zwischen dem Sn-Cu-Lötmittel 72 und dem Cu-Element 68 erzeugt, dessen Oberfläche mit der Ni-Schicht 70 bereitgestellt ist. Diese Proben wurden dann einem Hochtemperatur-Dauertest unterzogen, bei dem die Proben 1000 Stunden lang unter einer Hochtemperaturatmosphäre von 175°C gelagert wurden. Darüber hinaus wurde die Probe b zusätzlich zum oben beschriebenen Test einem weiteren Hochtemperatur-Dauertest unterzogen, bei dem die Probe für 1000 Stunden unter Hochtemperaturatmosphäre von 200°C platziert wurde. Die 8A bis 8C zeigen Elektronenmikroskopaufnahmen der Verbindungsgrenzflächen in den Proben nach den Hochtemperatur-Dauertests an den Proben.
  • In der Probe a, wie aus 8A zu erkennen ist, verschwand die Ni-Schicht 70 nach dem Hochtemperatur-Dauertest bei 175°C für 1000 Stunden fast vollständig. Darüber hinaus wurde bestätigt, dass eine Ni3SnP-Schicht erzeugt wurde und eine P-reiche Schicht (Ni3P-Schicht) deutlich wuchs. Hierbei wurde eine Dicke der P-reichen Schicht mit einer Menge an Ni korreliert, die aus der Ni-Schicht 70 verbraucht wurde, und eine größere Dicke der P-reichen Schicht zeigt an, dass eine größere Menge an Ni aus der Ni-Schicht 70 verbraucht wurde. Im Gegensatz dazu wurde in der Probe b, wie aus den 8B und 8C zu erkennen ist, bestätigt, dass der Ni-Schicht 70 erhalten blieb und das Wachstum der P-reichen Schicht auch nach den Hochtemperatur-Dauertests bei 175°C für 1000 Stunden und bei 200°C für 1000 Stunden unterdrückt wurde. Diese Ergebnisse führen zu dem Schluss, dass in einer Halbleitervorrichtung, die eine Verbindungsgrenzfläche beinhaltet, bei der nur (Cu,Ni)6Sn5 zwischen der Ni-Schicht 70 und dem Sn-Cu-Lötmittel 72 bereitgestellt ist, das Verschwinden der Ni-Schicht 70 unterdrückt werden kann und somit die Halbleitervorrichtung eine wiederholte Wärmeentwicklung, die durch einen Betrieb der Halbleitervorrichtung bedingt ist, geeignet überstehen kann.
  • Wie vorstehend beschrieben, kann durch Einstellen der Konzentration von Cu in der Lötschicht 28 (dem Sn-basierten Lötmaterial 52 nach der Verfestigung) auf 0,7 Massen-% oder mehr eine geeignete Sperrschicht erzeugt werden. Die Konzentration von Cu in der Lötschicht 28 kann durch Einstellen einer Auflösungsmenge von Cu in das Sn-basierte Lötmaterial 52 im Verbindungsschritt eingestellt werden. Wie in 7A dargestellt, kann Cu, wenn das Lötmaterial vor dem Schmelzen eine Konzentration von Cu von etwa 3,2 Massen-% oder mehr aufweist, in der Konzentration von 0,7 Massen-% oder mehr verbleiben. Hierbei löst sich Cu im Verbindungsschritt, während das Sn-basierte Lötmaterial 52 geschmolzen wird, vom Leiterabstandshalter 20 in das Sn-basierte Lötmaterial 52 und (Cu,Ni)6Sn5 beginnt sich auf der oberen Oberfläche 16a der oberen Elektrode 16 zu erzeugen. Das heißt, während das Sn-basierte Lötmaterial 52 geschmolzen wird, kann das Liefern von Cu aus dem Leiterabstandhalter 20 und der Verbrauch von Cu durch die Erzeugung von (Cu,Ni)6Sn5 gleichzeitig erfolgen. Daher kann durch Erhöhen der Konzentration von Cu auf etwa 3,0 Massen-% oder mehr, während das Sn-basierte Lötmaterial 52 im Verbindungsschritt geschmolzen wird, die Lötschicht 28 mit der Konzentration von Cu von 0,7 Massen-% oder mehr erreicht werden.
  • Als nächstes wird eine intermetallische Verbindung diskutiert, die an einer Verbindungsgrenzfläche zwischen dem Leiterabstandshalter 20 und der Lötschicht 28 erzeugt wird. Die 9A und 9B zeigen jeweils eine Elektronenmikroskopaufnahme einer Verbindungsgrenzfläche zwischen einem Cu-Element 80 und dem Lötmittel 82, das aus einem Sn-Ag-basierten Metall (im Folgenden Sn-Ag-Lötmittel 82 genannt) gebildet ist (zitiert aus C. E. Ho, S. C. Yang und C. R. Kao: J. Mater. Sci.: Mater. Electron. 18 (2007) 155-174). Für das Sn-Ag-Lötmittel 82 in 9A wird als Lötmaterial ein Sn-3,5Ag verwendet, in dem 3,5 Massen-% Ag zu dem Sn zugegeben wurden. Unterdessen wird für das Lötmittel 82 in 9B Sn-3,5Ag-0,1Ni, in dem 3,5 Massen-% Ag und 0,1 Massen-% Ni zu dem Sn zugegeben wurden, als Lötmaterial verwendet.
  • Wie in 9A dargestellt, werden bei Verwendung des Sn-Ag-Lötmittels 82, das kein Ni enthält, in dieser Reihenfolge Cu3Sn und Cu6Sn5 auf einer oberen Oberfläche des Cu-Elements 80 erzeugt. Andererseits, wie in 9B dargestellt, wird bei Verwendung des Sn-Ag-Lötmittels 82, dem Ni zugegeben wird, (Cu,Ni)6Sn5 anstelle von Cu6Sn5 in 9A erzeugt. Das heißt, eine Schicht, in der Ni-Atome einen Teil der Cu-Atome in Cu6Sn5 substituiert haben. Darüber hinaus, wenn man sich auf die Cu3Sn Schichten fokussiert, ist eine Dicke von Cu3Sn in 9A größer als eine Dicke von Cu3Sn in 9B. Als solches kann verstanden werden, dass die Zugabe von Ni zu dem Lötmaterial die Erzeugung von (Cu,Ni)6Sn5 und das Vorhandensein von (Cu,Ni)6Sn5 das Wachstum von Cu3Sn unterdrückt.
  • Es ist bekannt, dass an einer Verbindungsgrenzfläche zwischen einem Element, das aus Cu gebildet ist, und einem Element, das aus Sn gebildet ist, eine Diffusionsgeschwindigkeit von Cu in Sn viel höher ist als eine Diffusionsgeschwindigkeit von Sn in Cu. Aus diesem Grund wird zwischen dem Cu-Element und dem Sn-Element eine intermetallische Verbindung mit der oben beschriebenen Zusammensetzung von Cu3Sn erzeugt. Zu diesem Zeitpunkt werden aufgrund der unausgewogenen Interdiffusion von Cu und Sn durch die Verbindungsgrenzfläche atomare Vakanzen im Cu-Element an einer Grenzfläche zwischen dem Cu-Element und Cu3Sn erzeugt. Wenn sich diese atomaren Leerstellen akkumulieren, ohne zu verschwinden, entsteht dadurch eine sogenannte Kirkendall-Leerstelle. Die Bildung einer Kirkendall-Leerstelle führt zu einer Abnahme der Bindungsfestigkeit. Daher sollte das Wachstum von Cu3Sn unterdrückt werden.
  • Wie vorstehend beschrieben, wenn eine Schicht, die aus (Cu,Ni)6Sn5 gebildet ist, auf einer Oberfläche von Cu3Sn bereitgestellt wird, fungiert dieses (Cu,Ni)6Sn5 als Sperrschicht und das Wachstum von Cu3Sn wird dadurch unterdrückt. Bei dem Herstellungsverfahren der vorliegenden Ausführungsform liefert die obere Oberfläche 16a der oberen Elektrode 16 des Halbleiterelements 12, das eines der zu verbindenden Elemente ist, Ni zum Erzeugen von (Cu,Ni)6Sn5 auf der unteren Oberfläche 20a des aus Cu gebildeten Leiterabstandshalters 20. Durch das Auflösen von Ni in das Sn-basierte Lötmaterial 52 werden Cu3Sn und (Cu,Ni)6Sn5 in dieser Reihenfolge auf der unteren Oberfläche 20a des Leiterabstandshalters 20 erzeugt. Da (Cu,Ni)6Sn5 auf einer Oberfläche von Cu3Sn erzeugt wird, wird das Wachstum von Cu3Sn unterdrückt. Infolgedessen wird im Herstellungsverfahren der vorliegenden Ausführungsform die Kirkendall-Leerstelle weniger wahrscheinlich erzeugt und es kann eine geeignete Bindungsfestigkeit zwischen dem Leiterabstandshalter 20 und der Lötschicht 28 erreicht werden. Cu3Sn kann auch durch wiederholte Wärmeentwicklung aufgrund eines Betriebs der Halbleitervorrichtung wachsen. Da jedoch (Cu,Ni)6Sn5 in der Halbleitervorrichtung 10 der vorliegenden Ausführungsform erzeugt wird, wird die Interdiffusion von Cu und Sn unterdrückt und das Wachstum von Cu3Sn unterdrückt.
  • In der vorstehend beschriebenen Ausführungsform wird für das Halbleiterelement 12 ein RC-IGBT verwendet. Im Allgemeinen ist es ein bekanntes Problem, dass in einer Halbleitervorrichtung die oben beschriebene atomare Diffusion durch Elektromigration (nachfolgend EM genannt) oder Thermomigration (nachfolgend TM genannt) verursacht wird und eine Elektrode davon dadurch beschädigt wird. EM wird durch einen Elektronenfluss in der Elektrode verursacht, und das EM-Niveau steigt entsprechend einer Temperatur und einer Stromdichte. TM wird durch einen Temperaturgradienten über die Elektrode und eine daran angrenzende Komponente (z.B. Lötschicht) verursacht, und das Niveau von TM steigt entsprechend einer Temperatur und dem Temperaturgradienten.
  • Wie in 10 dargestellt, fällt im Halbleiterelement 12, das wie in der vorliegenden Ausführungsform einen IGBT-Bereich 90 und einen Diodenbereich 92 beinhaltet, wenn es als IGBT fungiert, eine Richtung, in der Elektronen fließen, mit einer Richtung des Temperaturgradienten auf einer unteren Elektrodenseite 18 (einer Abnehmerelektrodenseite) zusammen, wie in einem Bereich 94 mit gestrichelter Linie dargestellt. Dementsprechend ist es wahrscheinlich, dass sowohl EM als auch TM eine Schädigung der unteren Elektrode 18 verursachen. Wenn das Halbleiterelement 12 als Diode fungiert, fällt eine Richtung, in der Elektronen fließen, mit einer Richtung des Temperaturgradienten auf einer oberen Elektrodenseite 16 (d.h. einer Anodenelektrodenseite) zusammen, wie in einem gestrichelten Linienbereich 96 dargestellt. Dementsprechend ist es wahrscheinlich, dass sowohl EM als auch TM eine Schädigung der oberen Elektrode 16 verursachen. Daher ist die hierin offenbarte Technologie besonders nützlich, wenn sie auf eine Halbleitervorrichtung angewendet wird, die einen Bereich beinhaltet, in dem Atome aufgrund von EM und TM diffundieren können.
  • (Korrespondenzbeziehungen)
  • Das Halbleiterelement 12 ist ein Beispiel für ein „erstes Element“. Der Leiterabstandhalter 20 und der untere Leadframe 24 sind Beispiele für ein „zweites Element“. Die obere Oberfläche 16a der oberen Elektrode 16 und die untere Oberfläche 18a der unteren Elektrode 18 sind Beispiele für „eine Fläche eines ersten Elements“. Die untere Oberfläche 20a des Leiterabstandshalters 20 und die obere Oberfläche 24a des unteren Leadframes 24 sind Beispiele für „eine Oberfläche eines zweiten Elements“.
  • Während konkrete Beispiele für die vorliegende Offenbarung vorstehend detailliert beschrieben wurden, sind diese Beispiele lediglich veranschaulichend und schränken den Umfang der Patentansprüche nicht ein. Die in den Patentansprüchen beschriebene Technologie umfasst auch verschiedene Veränderungen und Modifikationen an den oben beschriebenen spezifischen Beispielen. Die in der vorliegenden Beschreibung oder den Zeichnungen erläuterten technischen Elemente bieten einen technischen Nutzen, entweder unabhängig oder durch verschiedene Kombinationen. Die vorliegende Offenbarung ist nicht auf die zum Zeitpunkt der Einreichung der Ansprüche beschriebenen Kombinationen beschränkt. Darüber hinaus ist der Zweck der durch die vorliegende Beschreibung oder die vorliegenden Zeichnungen veranschaulichten Beispiele, mehrere Ziele gleichzeitig zu erfüllen, und die Erfüllung eines dieser Ziele gibt der vorliegenden Offenbarung einen technischen Nutzen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2019003744 [0001]
    • JP 2016092064 A [0004, 0006, 0009]

Claims (10)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung (10), die eine Mehrzahl von Elementen umfasst, die ein Halbleiterelement (12) beinhalten, wobei das Verfahren umfasst: Anordnen einer Oberfläche (16a, 18a) eines ersten Elements (12), das eines aus der Mehrzahl von Elementen ist, und einer Oberfläche (20a, 24a) eines zweiten Elements (20, 24), das ein anderes aus der Mehrzahl von Elementen ist, sodass sie sich mit einem dazwischen angeordneten Zinn-basierten (Sn-basierten) Lötmaterial (52) einander gegenüberliegen; und Verbinden des ersten Elements (12) und des zweiten Elements (20, 24) durch Schmelzen und Verfestigen des Sn-basierten Lötmaterials (52), wobei zumindest die eine Oberfläche (16, 18) des ersten Elements (12) aus einem Nickel-basierten (Ni-basierten) Metall gebildet ist, und zumindest die eine Oberfläche (20a, 24a) des zweiten Elements (20, 24) aus Kupfer (Cu) gebildet ist.
  2. Verfahren nach Anspruch 1, wobei beim Verbinden des ersten Elements (12) und des zweiten Elements (20, 24), (Cu,Ni)6Sn5 auf der einen Oberfläche (16a, 18a) des ersten Elements (12) erzeugt wird, während sich das Sn-basierte Lötmaterial (52) verfestigt.
  3. Verfahren nach Anspruch 1 oder 2, wobei beim Verbinden des ersten Elements (12) und des zweiten Elements (20, 24), Cu3Sn und (Cu,Ni)6Sn5 in dieser Reihenfolge auf der einen Oberfläche (20a, 24a) des zweiten Elements (20, 24) erzeugt werden, während sich das Sn-basierte Lötmaterial (52) verfestigt.
  4. Verfahren nach Anspruch 2 oder 3, wobei Verbinden des ersten Elements (12) und des zweiten Elements (20, 24) das Halten einer Temperatur des Sn-basierten Lötmaterials für eine bestimmte Zeitspanne innerhalb eines Temperaturbereichs umfasst, der höher ist als eine Schmelztemperatur des Sn-basierten Lötmaterials (52).
  5. Verfahren nach Anspruch 4, wobei beim Halten der Temperatur des Sn-basierten Lötmaterials (52) eine Konzentration von Cu in dem Sn-basierten Lötmaterial (52) erhöht wird, indem Kupfer von der einen Oberfläche (20a, 24a) des zweiten Elements (20, 24) in geschmolzenes Sn-basiertes Lötmaterial (52) gelöst wird.
  6. Verfahren nach Anspruch 5, wobei das Halten der Temperatur des Sn-basierten Lötmaterials (52) unter der Bedingung durchgeführt wird, dass die Konzentration von Cu in dem Sn-basierten Lötmaterial 0,7 Massen-% oder mehr erreicht.
  7. Verfahren nach Anspruch 5, wobei das Halten der Temperatur des Sn-basierten Lötmaterials (52) unter der Bedingung durchgeführt wird, dass die Konzentration von Cu in dem Sn-basierten Lötmaterial 3,0 Massen-% oder mehr erreicht.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das erste Element das Halbleiterelement (12) ist, das eine Elektrode (16, 18) beinhaltet, und die eine Oberfläche des ersten Elements eine Oberfläche (16a, 18a) der Elektrode (16, 18) des Halbleiterelements (12) ist.
  9. Halbleitervorrichtung (10), die umfasst: ein erstes Element (12), das eine Oberfläche (16a, 18a) beinhaltet, die aus einem Nickel-basierten (Ni-basierten) Metall gebildet ist; ein zweites Element (20, 24), das eine Oberfläche (20a, 24a) beinhaltet, die aus Kupfer (Cu) gebildet ist; und eine Zinn-basierte (Sn-basierte) Lötschicht (28, 32), die die eine Oberfläche (16a, 18a) des ersten Elements (12) und die eine Oberfläche (20a, 24a) des zweiten Elements (20, 24) verbindet, wobei eine Schicht (40, 46), die aus (Cu,Ni)6Sn5 gebildet ist, zwischen der einen Oberfläche (16a, 18a) des ersten Elements (12) und der Sn-basierten Lötschicht (28, 32) bereitgestellt ist, und eine Konzentration von Cu in der Sn-basierten Lötschicht (28, 32) 0,7 Massen-% oder mehr beträgt.
  10. Halbleitervorrichtung (10), die umfasst: ein erstes Element (12), das eine Oberfläche (16a, 18a) beinhaltet, die aus einem Nickel-basierten (Ni-basierten) Metall gebildet ist; ein zweites Element (20, 24), das eine Oberfläche (20a, 24a) beinhaltet, die aus Kupfer (Cu) gebildet ist; und eine Zinn-basierte (Sn-basierte) Lötschicht (28, 32), die die eine Oberfläche (16a, 18a) des ersten Elements (12) und die eine Oberfläche (20a, 24a) des zweiten Elements (20, 24) verbindet, wobei eine Schicht (42, 48), die aus Cu3Sn gebildet ist, und eine Schicht (44, 50), die aus (Cu,Ni)6Sn5 gebildet ist, in dieser Reihenfolge von einer Seite des zweiten Elements zwischen der einen Oberfläche (20a, 24a) des zweiten Elements (20, 24) und der Sn-basierten Lötschicht (28, 32) bereitgestellt sind.
DE102019135860.4A 2019-01-11 2019-12-30 Halbleitervorrichtung und Herstellungsverfahren dafür Granted DE102019135860A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-003744 2019-01-11
JP2019003744A JP7180392B2 (ja) 2019-01-11 2019-01-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE102019135860A1 true DE102019135860A1 (de) 2020-07-16

Family

ID=71132178

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019135860.4A Granted DE102019135860A1 (de) 2019-01-11 2019-12-30 Halbleitervorrichtung und Herstellungsverfahren dafür

Country Status (4)

Country Link
US (1) US11195815B2 (de)
JP (1) JP7180392B2 (de)
CN (1) CN111435646B (de)
DE (1) DE102019135860A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7235541B2 (ja) * 2019-03-11 2023-03-08 株式会社東芝 半導体装置およびその製造方法
KR20210120355A (ko) * 2020-03-26 2021-10-07 엘지마그나 이파워트레인 주식회사 양면 냉각형 파워 모듈
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092064A (ja) 2014-10-30 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP2019003744A (ja) 2017-06-12 2019-01-10 矢崎総業株式会社 コネクタ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19734434C1 (de) * 1997-08-08 1998-12-10 Siemens Ag Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
JP4073876B2 (ja) * 2004-01-14 2008-04-09 三菱電機株式会社 半導体装置
US7319048B2 (en) * 2004-09-03 2008-01-15 Intel Corporation Electronic assemblies having a low processing temperature
JP4569423B2 (ja) 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
JP5331322B2 (ja) 2007-09-20 2013-10-30 株式会社日立製作所 半導体装置
JP5517694B2 (ja) 2010-03-29 2014-06-11 株式会社 日立パワーデバイス 半導体装置
JP5677346B2 (ja) 2012-03-22 2015-02-25 株式会社日立製作所 半導体素子、半導体装置、半導体装置の製造方法及び接続材料
US9953944B2 (en) 2013-03-29 2018-04-24 Mitsubishi Materials Corporation Power module
WO2016027593A1 (ja) * 2014-08-22 2016-02-25 株式会社 豊田自動織機 接合構造、接合材、及び接合方法
JP6287759B2 (ja) * 2014-10-30 2018-03-07 トヨタ自動車株式会社 半導体装置とその製造方法
US9691729B2 (en) * 2015-07-08 2017-06-27 Tpyota Motor Engineering & Manufacturing North America, Inc. Systems of bonded substrates and methods for bonding substrates with bonding layers
JP6330786B2 (ja) * 2015-11-16 2018-05-30 トヨタ自動車株式会社 半導体装置の製造方法
JP6477517B2 (ja) 2016-01-20 2019-03-06 トヨタ自動車株式会社 半導体装置の製造方法
JP6642865B2 (ja) 2016-06-16 2020-02-12 富士電機株式会社 はんだ接合部
DE112017003925B4 (de) * 2016-08-05 2022-12-22 Mitsubishi Electric Corporation Leistungs-Halbleiterelement
JP6638626B2 (ja) 2016-11-21 2020-01-29 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092064A (ja) 2014-10-30 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP2019003744A (ja) 2017-06-12 2019-01-10 矢崎総業株式会社 コネクタ

Also Published As

Publication number Publication date
JP7180392B2 (ja) 2022-11-30
US11195815B2 (en) 2021-12-07
CN111435646B (zh) 2023-09-08
US20200227380A1 (en) 2020-07-16
JP2020113651A (ja) 2020-07-27
CN111435646A (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
DE112011101556B4 (de) Gemischtlegierungslötmittelpaste
DE112009002570B4 (de) Lötmetalllegierung und Halbleiterbauteil
DE112014002345B4 (de) Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung
DE69032879T2 (de) Verbindungsverfahren für Halbleiterpackung und Verbindungsdrähte für Halbleiterpackung
DE102019135860A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112017000184T5 (de) Lotverbindung
EP2760613B1 (de) Schichtverbund aus einem elektronischen substrat und einer schichtanordnung umfassend ein reaktionslot
DE112015003845T5 (de) Bondaufbau, Bondmaterieal und Bondverfahren
DE102012204085B4 (de) Halbleitervorrichtung mit Wärmeverteiler und Lotlage und Verfahren zum Herstellen einer solchen
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE102006047764A1 (de) Bleifreies Weichlot mit verbesserten Eigenschaften bei Temperaturen >150°C
EP2003699A2 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Metall-Halbleiter-Kontakts
DE112011102163B4 (de) Pb-freie Lotlegierung
DE112014003203B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102008046724B4 (de) Halbleitervorrichtung
DE102019217858A1 (de) Abstandshalterstruktur für doppelseitig gekühltes leistungsmodul und verfahren zu dessen herstellung
DE112020000056B4 (de) Lötverbindung
DE102005058654A1 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
DE112011102028B4 (de) Bi-Al-Zn-basierte Pb-freie Lotlegierung
DE102008011265B4 (de) Verfahren zum Herstellen eines Substrats zum Bonden von Vorrichtungen mit einer Lötschicht
DE102018119772A1 (de) Transiente Flüssigphasen-Bindungszusammensetzungen und Leistungselektronikbauteile, welche dieselben beinhalten
DE102019120872A1 (de) Löten eines Leiters an eine Aluminiumschicht
DE102012216546A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORP., KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI, JP

R082 Change of representative

Representative=s name: TBK, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102019009483

Country of ref document: DE