CN111435646A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111435646A
CN111435646A CN202010027816.9A CN202010027816A CN111435646A CN 111435646 A CN111435646 A CN 111435646A CN 202010027816 A CN202010027816 A CN 202010027816A CN 111435646 A CN111435646 A CN 111435646A
Authority
CN
China
Prior art keywords
based solder
solder
layer
manufacturing
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010027816.9A
Other languages
English (en)
Other versions
CN111435646B (zh
Inventor
门口卓矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN111435646A publication Critical patent/CN111435646A/zh
Application granted granted Critical
Publication of CN111435646B publication Critical patent/CN111435646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种能够抑制用于半导体装置的部件表面的金属的扩散的技术。公开一种具有包含半导体元件在内的多个部件的半导体装置的制造方法。制造方法包括下述工序：配置工序，将多个部件的其中一个即第一部件的一个表面、和多个部件中的另一个即第二部件的一个表面，隔着锡(Sn)类焊料相对配置；以及热处理工序，通过使Sn类焊料熔融及凝固，而将第一部件和第二部件接合。第一部件的至少一个表面由镍(Ni)类金属构成，第二部件的至少一个表面由铜(Cu)构成。

Description

半导体装置及其制造方法
技术领域
本说明书所公开的技术涉及一种半导体装置及其制造方法。
背景技术
在半导体装置中，例如半导体元件与引线框架之间等、两个以上的部件通过焊料接合。在将两个部件通过焊料接合的情况下，例如以提高可焊性为目的，在被接合部件的表面通过镀镍(Ni)等设置Ni层。但是，在半导体装置的使用过程中，该Ni膜有时会由于例如长时间暴露在高温下而与焊料之间生成金属间化合物(例如Ni3Sn4)，从而逐渐消失。在此情况下，被接合部件与焊料之间的接合强度降低。
专利文献1中公开了一种半导体装置，其在半导体元件与被接合部件之间通过以锡(Sn)为主要成分的焊料接合。在该半导体装置的制造方法中，准备在一个表面设置有Ni层并且在该Ni层的表面设置有铜(Cu)层的被接合部件、以及半导体元件，在Cu层与半导体元件之间配置焊料。然后，通过使焊料熔融及凝固而将半导体元件与被接合部件接合。
在上述制造方法中，当熔融的焊料凝固时，由Cu层的Cu及焊料中的Sn在Ni层的表面生成Cu6Sn5。通过在Ni层的表面生成Cu6Sn5，抑制Ni层的Ni原子与焊料的Sn原子之间的相互扩散。从而，能够抑制Ni层转化为金属间化合物。
专利文献1：日本特开2016-92064号公报
发明内容
在专利文献1的制造方法中，通过由设置在Ni层表面的Cu层供给Cu，而在Ni层的表面生成Cu6Sn5。因此，根据焊料的熔融温度及熔融时间等条件，会出现Cu层的Cu未完全耗尽而残存Cu层的情况。本说明书中提供一种与专利文献1不同的半导体装置的制造方法，利用该方法，能够抑制用于半导体装置的部件表面的金属的扩散。另外，本说明书还公开了半导体装置本身。
本说明书公开一种半导体装置的制造方法，所述半导体装置具有包含半导体元件在内的多个部件。所述制造方法具有配置工序和热处理工序。在所述配置工序中，将所述多个部件的其中一个即第一部件的一个表面、和所述多个部件中的另一个即第二部件的一个表面，隔着锡(Sn)类焊料相对配置。在所述热处理工序中，通过使所述Sn类焊料熔融及凝固，而将所述第一部件和所述第二部件接合。所述第一部件的至少所述一个表面由镍(Ni)类金属构成，所述第二部件的至少所述一个表面由铜(Cu)构成。
在上述制造方法中，将由Ni类金属构成的第一部件的一个表面、和由Cu构成的第二部件的一个表面，隔着Sn类焊料相对配置。然后，通过使Sn类焊料熔融及凝固，而将第一部件和第二部件接合。在该制造方法中，当在热处理工序中使Sn类焊料熔融时，从由Cu构成的第二部件的一个表面Cu溶解于Sn类焊料中。通过Cu溶解于Sn类焊料中，从而当Sn类焊料凝固时，在由Ni类金属构成的第一部件的一个表面形成含有Cu及Sn的金属间化合物。另外，当Sn类焊料凝固时，在第二部件的一个表面也形成含有Cu及Sn的金属间化合物。
这样一来，在上述制造方法中，从作为被接合部件的第二部件的一个表面供给Cu。由此，在由Ni类金属构成的第一部件的一个表面上形成含有Cu及Sn的金属间化合物。另外，在由Cu构成的第二部件的一个表面上也形成含有Cu及Sn的金属间化合物。因此，在上述制造方法中，无需如专利文献1的技术那样另外设置作为Cu的供给源的Cu层。因此，能够更容易地在各部件的表面形成含有Cu及Sn的金属间化合物。从而，能够通过该金属间化合物抑制金属原子从各部件的表面扩散的情况。
本说明书公开的半导体装置具有：第一部件，其具有由镍(Ni)类金属构成的一个表面；第二部件，其具有由铜(Cu)构成的一个表面；以及锡(Sn)类焊料层，其将所述第一部件的所述一个表面和所述第二部件的所述一个表面接合。在所述第一部件的所述一个表面与所述Sn类焊料层之间，设置有由(Cu,Ni)6Sn5构成的层。所述Sn类焊料层的Cu浓度为0.7质量％以上。
本说明书公开的另一种半导体装置具有：第一部件，其具有由镍(Ni)类金属构成的一个表面；第二部件，其具有由铜(Cu)构成的一个表面；以及锡(Sn)类焊料层，其将所述第一部件的所述一个表面和所述第二部件的所述一个表面接合。在所述第二部件的所述一个表面与所述Sn类焊料层之间，从所述第二部件侧起顺次设置有由Cu3Sn构成的层以及由(Cu,Ni)6Sn5构成的层。
此外，本说明书中所述的“焊料”是指为了将两个部件接合而被熔融的材料，表示熔融之前的材料。与此相对地，本说明书中所述的“焊料层”是指将两个部件接合的接合层，表示将两个部件接合后(即焊料凝固后)的材料。
附图说明
图1是实施例所涉及的半导体装置10的剖视图。
图2是示意性地示出图1的虚线矩形区域II的结构的放大图。
图3是用于说明将半导体元件12和导体衬垫20接合的工序的图。
图4是用于说明将半导体元件12和导体衬垫20接合的工序的图。
图5是示出Cu及Ni向Sn类焊料中的溶解速度的曲线图。
图6是用于说明将半导体元件12和导体衬垫20接合的工序的图。
图7A是示出在Ni膜70和Sn-Cu焊料72接合时、接合前后的Sn-Cu焊料72的Cu浓度的关系的曲线图。
图7B是对Ni膜70和Sn-Cu焊料72接合后的界面进行拍摄而得到的电子显微镜照片(对应于图7A的(i))。
图7C是对Ni膜70和Sn-Cu焊料72接合后的界面进行拍摄而得到的电子显微镜照片(对应于图7A的(ii))。
图7D是对Ni膜70和Sn-Cu焊料72接合后的界面进行拍摄而得到的电子显微镜照片(对应于图7A的(iii))。
图7E是对Ni膜70和Sn-Cu焊料72接合后的界面进行拍摄而得到的电子显微镜照片(对应于图7A的(iv))。
图8A是对样品a进行高温耐久试验(175℃，1000h)后的接合界面进行拍摄而得到的电子显微镜照片。
图8B是对样品b进行高温耐久试验(175℃，1000h)后的接合界面进行拍摄而得到的电子显微镜照片。
图8C是对样品b进行高温耐久试验(200℃，1000h)后的接合界面进行拍摄而得到的电子显微镜照片。
图9A是对Cu部件80和Sn-Ag焊料82(Sn-3.5Ag)接合后的界面进行拍摄而得到的电子显微镜照片。
图9B是对Cu部件80和Sn-Ag焊料82(Sn-3.5Ag-0.1Ni)接合后的界面进行拍摄而得到的电子显微镜照片。
图10是示出半导体元件12的电子的流动及温度梯度的方向的图。
具体实施方式
在本技术的一个实施方式中，也可以在所述热处理工序中，当所述Sn类焊料凝固时，在所述第一部件的所述一个表面上生成(Cu,Ni)6Sn5。当在热处理工序中使Sn类焊料熔融时，从由Ni类金属构成的第一部件的一个表面，Ni溶解于Sn类焊料中。通过Ni溶解于Sn类焊料中，从而当Sn类焊料凝固时，在第一部件的一个表面上形成的含有Cu及Sn的金属间化合物中，一部分Cu原子被置换为Ni原子。即，在第一部件的一个表面上生成(Cu,Ni)6Sn5。由此，能够适当地抑制构成第一部件的一个表面的Ni原子、和构成Sn类焊料的Sn原子之间的相互扩散。
在本技术的一个实施方式中，也可以在所述热处理工序中，当所述Sn类焊料凝固时，在所述第二部件的所述一个表面上顺次生成Cu3Sn及(Cu,Ni)6Sn5。当在热处理工序中使Sn类焊料熔融时，从由Ni类金属构成的第一部件的一个表面，Ni溶解于Sn类焊料中。通过Ni溶解于Sn类焊料中，从而当Sn类焊料凝固时，在第二部件的一个表面上形成的含有Cu及Sn的金属间化合物中，一部分Cu原子被置换为Ni原子。即，在第二部件的一个表面上生成Cu3Sn及(Cu,Ni)6Sn5。(Cu,Ni)6Sn5通过覆盖Cu3Sn而抑制Cu3Sn的成长。由此，能够适当地抑制构成第二部件的一个表面的Cu原子扩散。
在本技术的一个实施方式中，所述热处理工序还可以具有温度保持工序，在所述温度保持工序中，将所述Sn类焊料的温度在与所述Sn类焊料的熔融温度相比更高的温度范围内保持规定时间。在热处理工序中，在Sn类焊料熔融的期间，从第二部件的一个表面，Cu溶解于Sn类焊料中。因此，通过具有上述温度保持工序，能够适当地使Cu溶解于Sn类焊料中。
在本技术的一个实施方式中，也可以在所述温度保持工序中，通过从所述第二部件的所述一个表面使铜溶解于已熔融的所述Sn类焊料，从而增加所述Sn类焊料的Cu浓度。Sn类焊料的Cu浓度越高，则当Sn类焊料凝固时生成的(Cu,Ni)6Sn5的生成量就越多。因此，能够通过在上述温度保持工序中使溶解于Sn类焊料中的Cu的量增加，从而适当地生成(Cu,Ni)6Sn5。
在本技术的一个实施方式中，所述温度保持工序也可以以所述Sn类焊料的Cu浓度达到0.7质量％以上的条件实施。如果Sn类焊料的Cu浓度为0.7质量％以上，则能够在Ni类金属与Sn类焊料之间充分地生成由(Cu,Ni)6Sn5构成的层。即，能够抑制在热处理工序中Ni类金属的Ni原子和Sn类焊料的Sn原子的相互扩散(即生成Ni和Sn的金属间化合物)。
在本技术的一个实施方式中，所述温度保持工序也可以以所述Sn类焊料的Cu浓度达到3.0质量％以上的条件实施。根据上述构成，通过在温度保持工序中更多的Cu被向Sn类焊料中供给，从而能够直至其后续的热处理工序结束的时刻为止将Sn类焊料的Cu浓度维持在约0.7质量％以上。由此，能够在大致整个热处理工序中进一步抑制Ni类金属的Ni原子和Sn类焊料的Sn原子的相互扩散(即生成Ni和Sn的金属间化合物)。
在本技术的一个实施方式中，所述第一部件也可以为具有电极的半导体元件，所述第一部件的一个表面为所述半导体元件的所述电极的表面。
以下，参照附图详细说明本发明的代表性且非限定性的具体例。该详细说明仅意在向本领域技术人员示出用于实施本发明的优选例的细节，并非意图限定本发明的范围。此外，下面公开的附加特征及发明可以单独使用或与其他特征及发明组合使用，以提供进一步被改善的半导体装置、及其使用方法和制造方法。
另外，在以下详细说明中公开的特征或工序的组合，并非是最大范围角度下实施本发明时所必需的，其仅仅是为了特别说明本发明的代表性具体例所记载的内容。另外，上述及下述代表性具体例的各种特征，以及独立权利要求及从属权利要求中记载的各种特征，都无需按照提供本发明的附加性的实用实施方式时所记载的具体例、或所列举的顺序进行组合。
记载在本说明书和/或权利要求书的范围内的所有特征的目的在于，在实施例和/或权利要求中记载的特征的构成之外，还作为对本发明的原始公开的内容以及要求保护的特定内容的限定而单独且彼此独立地公开的特征。此外，所有数值范围、以及涉及组或群的记载的目的在于，都是作为对本发明的原始公开及要求保护的特定内容的限定而公开了其中的构成。
【实施例】
参照附图，对实施例的半导体装置10进行说明。如图1所示，半导体装置10具有半导体元件12、导体衬垫20、上部引线框架22、下部引线框架24、以及绝缘树脂26。
半导体元件12具有半导体基板14、上部电极16、以及下部电极18。在本实施方式中，半导体元件12为RC-IGBT(Reverse Conducting-Insulated Gate BipolarTransistor，逆导绝缘栅双极晶体管)。但是，半导体元件12不限于RC-IGBT，也可以为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)或二极管等。半导体基板14可以由例如硅(Si)、碳化硅(SiC)、或者氮化镓(GaN)等各种半导体材料构成。
上部电极16设置于半导体基板14的上表面14a。下部电极18设置于半导体基板14的下表面14b。上部电极16及下部电极18由镍(Ni)类金属构成。在这里，Ni类金属是指以Ni为主要成分的金属，例如可以为无电解镀Ni-P或电镀Ni。此外，在上部电极16中，只要上部电极16的上表面露出的范围由Ni类金属构成即可，在下部电极18中，只要下部电极18的下表面露出的范围由Ni类金属构成即可。即，上部电极16及下部电极18例如也可以具有铝(Al)或铝硅合金(AlSi)等其他金属层和Ni类金属层形成的层叠结构。
导体衬垫20配置于半导体元件12的上方。导体衬垫20的下表面经由焊料层28与半导体元件12的上表面(详细来说为上部电极16的上表面)连接。导体衬垫20由铜(Cu)构成。此外，导体衬垫20只要至少其下表面由Cu构成即可。
上部引线框架22配置于导体衬垫20的上方。上部引线框架22的下表面经由焊料层30与导体衬垫20的上表面连接。上部引线框架22由Cu构成。此外，上部引线框架22只要至少其下表面由Cu构成即可。
下部引线框架24配置于半导体元件12的下方。下部引线框架24的上表面通过焊料层32与半导体元件12的下表面(详细来说为下部电极18的下表面)连接。下部引线框架24由Cu构成。此外，下部引线框架24只要至少其上表面由Cu构成即可。
焊料层28、30、32分别由在锡(Sn)中添加Cu而得到的Sn-Cu类金属构成。各焊料层28、30、32的Cu浓度并不特别限定，例如为0.7质量％以上。该Cu浓度又例如为1.0质量％以上、又例如为1.5质量％以上、又例如为2.0质量％以上、又例如为2.5质量％以上、又例如为3.0质量％以上。
图2是示意性地示出图1的虚线矩形区域II的结构的放大图。如图2所示，在上部电极16与焊料层28之间，设置有第一化合物层40。换句话说，在构成上部电极16的上表面的Ni类金属上形成有第一化合物层40。第一化合物层40由(Cu,Ni)6Sn5构成。另外，在导体衬垫20与焊料层28之间，设置有第二化合物层42及第三化合物层44。第二化合物层42设置在导体衬垫20的下表面，第三化合物层44设置在第二化合物层42的下表面。第二化合物层42由Cu3Sn构成。第三化合物层44由(Cu,Ni)6Sn5构成。
在下部电极18与焊料层32之间，设置有第四化合物层46。换句话说，在构成下部电极18的下表面的Ni类金属上形成有第四化合物层46。第四化合物层46由(Cu,Ni)6Sn5构成。另外，在下部引线框架24与焊料层32之间，设置有第五化合物层48及第六化合物层50。第五化合物层48设置在下部引线框架24的上表面，第六化合物层50设置在第五化合物层48的上表面。第五化合物层48由Cu3Sn构成。第六化合物层50由(Cu,Ni)6Sn5构成。
如图1所示，上部引线框架22、导体衬垫20、半导体元件12及下部引线框架24的层叠体由绝缘树脂26包覆。除了上部引线框架22的上表面和下部引线框架24的下表面之外的层叠体的整个表面由绝缘树脂26包覆。绝缘树脂26例如由环氧树脂等热固性树脂构成。上部引线框架22的上表面和下部引线框架24的下表面与未图示的冷却器连接。即，本实施方式的半导体装置10具有能够从绝缘树脂26的上表面及下表面进行冷却的、所谓的双面冷却构造。此外，半导体装置10也可以是上部引线框架22的上表面及下部引线框架24的下表面的其中一个表面露出于绝缘树脂26的单面冷却构造。
接下来，参照图3至图6，对半导体装置10的制造方法进行说明。以下，特别对于将半导体元件12和导体衬垫20通过焊料接合的方法进行说明。对于图1中的半导体元件12与下部引线框架24之间的接合方法，由于和半导体元件12与导体衬垫20之间的接合方法相同，因此省略其说明。另外，导体衬垫20与上部引线框架22的接合方法可以使用以下说明的方法，也可以使用目前公知的方法。
首先，如图3所示，将半导体元件12和导体衬垫20隔着Sn类焊料52相对配置。详细来说，以使得半导体元件12的上部电极16的上表面(Ni类金属)16a和导体衬垫20的下表面20a隔着Sn类焊料52相对的方式，配置半导体元件12和导体衬垫20。在这里，“Sn类焊料”是指以Sn为主要成分的焊料，例如为在Sn中添加有规定量的Cu而得到的焊料。此外，Sn类焊料52的Cu浓度可以低于现有的焊料中的Cu浓度，在后文将详细描述。另外，Sn类焊料52也可以不含有Cu。为了防止Ni类金属的腐蚀，上部电极16的上表面16a也可以由金(Au)或银(Ag)等其他金属膜覆盖。上述金属膜会在之后的热处理工序中，在Sn类焊料52熔融的期间扩散至该Sn类焊料52中。
接下来，对于由半导体元件12、Sn类焊料52及导体衬垫20组成的层叠体100实施热处理工序。在热处理工序中，首先，如图4所示地加热层叠体100。通过将层叠体100加热至规定的温度，使Sn类焊料52熔融。即，将Sn类焊料52加热至其熔融温度(液相点)以上。此外，也可以在将层叠体100加热至熔融温度以上之前，以稍低于该熔融温度的温度加热一定时间。即，也可以实施将层叠体100整体的温度加热至成为大致均一的温度为止的热处理预备工序。通过实施热处理预备工序，当加热至熔融温度以上时，在Sn类焊料52内不易产生温度差，能够使Sn类焊料52以大致均一的温度熔融。
如果Sn类焊料52熔融，则如图4的箭头102所示，从导体衬垫20的下表面20a，Cu开始向Sn类焊料52中溶解。另外，如果Sn类焊料52熔融，则如图4的箭头104所示，从半导体元件12的上部电极16的上表面16a，Ni类金属开始向Sn类焊料52中溶解。Cu及Ni类金属的熔点高于Sn类焊料52的熔融温度。但是，如果Sn类焊料52熔融，则与其相接的Cu及Ni类金属开始向Sn类焊料52中溶解。具体地，当使Sn类焊料52以规定的温度熔融的情况下，Cu及Ni类金属持续向Sn类焊料52中溶解，直至达到Sn类焊料52在该温度下的饱和溶解浓度。在这里，直至向Sn类焊料52中溶解的Cu的溶解量成为规定的值为止，保持使Sn类焊料52处于熔融状态的温度(以下称作加热温度)。例如，保持加热温度直至Sn类焊料52的Cu浓度达到3.0质量％为止。又例如，保持加热温度直至该Cu浓度达到3.5质量％为止，又例如直至达到4.0质量％为止，又例如直至达到4.5质量％为止，又例如直至达到5.0质量％为止。
图5示出了在各温度T下Cu及Ni向Sn类焊料52中溶解的溶解速度。如图5所示，Cu的溶解速度是Ni的溶解速度的约40倍。由于Cu的溶解速度比Ni类金属的溶解速度更快，因此，从导体衬垫20向Sn类焊料52中溶解的Cu的溶解量与从上部电极16向Sn类焊料52中溶解的Ni类金属的溶解量相比更多。因此，向Sn类焊料52中溶解的Ni类金属的溶解量相对较少。此外，如图5所示，例如，当使Sn类焊料52以约230℃熔融的情况下的Cu的溶解速度为约0.1μm/sec。因此，在本实施例的情况下，通过保持40秒左右的约230℃，能够使Cu向Sn类焊料52中的溶解量为约3.0质量％。又例如，当使Sn类焊料52以约300℃熔融的情况下的Cu的溶解速度为约0.4μm/sec。因此，在本实施例的情况下，通过保持10秒左右的约300℃，能够使Cu向Sn类焊料52中的溶解量为约3.0质量％。这样一来，在这里，能够以使得Sn类焊料52的Cu浓度达到期望值的方式适当地设定加热温度及其保持时间。
接下来，通过从层叠体100中吸收热量，使熔融状态的Sn类焊料52凝固。在使Sn类焊料52熔融的工序中，从导体衬垫20溶解到Sn类焊料52中的Cu移动至半导体元件12的上部电极16的上表面16a。然后，在Sn类焊料52凝固的过程中，如图6所示，在上部电极16的上表面16a生成(Cu,Ni)6Sn5(标号40)。由此，半导体元件12和焊料层28(即凝固后的Sn类焊料52)被牢固地连接。(Cu,Ni)6Sn5通过覆盖上部电极16的上表面16a(Ni类金属)，而作为抑制上部电极16的Ni和焊料层28的Sn相互扩散(即生成Ni3Sn4)的阻挡层起作用。
另外，在使Sn类焊料52熔融的工序中，从上部电极16溶解到Sn类焊料52中的Ni移动至导体衬垫20的下表面20a。然后，在Sn类焊料52凝固的过程中，如图6所示，在导体衬垫20的下表面20a生成Cu3Sn(标号42)及(Cu,Ni)6Sn5(标号44)。由此，导体衬垫20和焊料层28(即凝固后的Sn类焊料52)被牢固地连接。(Cu,Ni)6Sn5通过覆盖导体衬垫20的下表面20a而作为抑制Cu3Sn的成长的阻挡层起作用。
如以上说明所示，经由上述工序，能够得到图1及图2所示的半导体元件12和导体衬垫20之间隔着焊料层28的层叠构造。此外，如上所述，半导体元件12和下部引线框架24经由焊料层32的接合可以通过实施与上述相同的工序而进行。即，经由与上述相同的工序，能够如图2所示，得到在半导体元件12的下部电极18的下表面18a生成(Cu,Ni)6Sn5(标号46)、在下部引线框架24的上表面24a生成Cu3Sn(标号48)及(Cu,Ni)6Sn5(标号50)的层叠构造。
如上所述，在本实施例的制造方法中，用于在由Ni类金属构成的上部电极16的上表面16a生成(Cu,Ni)6Sn5的Cu是由作为被接合部件之一的导体衬垫20的下表面20a供给的。因此，无需如现有技术那样另外设置作为Cu的供给源的Cu层。因此，能够更容易地在上部电极16的上表面16a生成(Cu,Ni)6Sn5。由于上部电极16的上表面16a被(Cu,Ni)6Sn5阻隔，因此能够抑制从上部电极16的上表面16a的Ni原子扩散的情况。
另外，在本实施例的制造方法中，在Sn类焊料52熔融的期间，从导体衬垫20供给Cu。因此，Sn类焊料52中的Cu浓度在Sn类焊料52熔融的期间增大。因此，即使在实施热处理工序之前的Sn类焊料52的Cu浓度比较低的情况下，也能够在上部电极16的上表面16a生成期望量的(Cu,Ni)6Sn5。Sn类焊料的Cu浓度越高则熔融温度就越高。在本实施例的制造方法中，由于能够将实施热处理工序之前的Sn类焊料52的Cu浓度设定得较低，因此能够降低Sn类焊料52的熔融温度。由此，能够抑制热处理工序中所需的能耗。另外，能够减少对于与Sn类焊料52一起被加热的各种部件的影响。
另外，Sn类焊料52的饱和溶解浓度与使Sn类焊料52熔融的温度相关。因此，能够通过调整使Sn类焊料52熔融的温度，而调整由导体衬垫20供给的Cu的溶解量。因此，能够抑制导体衬垫20的Cu过度消耗的情况。
接下来，对实施热处理工序后的焊料层28的Cu浓度进行研究。图7A～图7E示出了由本发明人实施的实验的结果。图7A示出了在Ni膜70和由Sn-Cu类金属构成的焊料72(以下称作Sn-Cu焊料72)接合时，接合前后(即熔融前及凝固后(接合后))的Sn-Cu焊料72的Cu浓度的关系。另外，图7B～图7E是对于在Sn-Cu焊料72具有图7A中的各点(i)～(iv)处的Cu浓度的情况下的、Ni膜70和Sn-Cu焊料72接合后的界面进行拍摄而得到的电子显微镜照片。此外，这一实验是以Ni膜70为无电解镀Ni-P层而进行的。
如图7B～图7D所示，在接合后的Sn-Cu焊料72的Cu浓度低于0.7质量％的情况下，确认到在接合界面生成(Cu,Ni)6Sn5以及(Ni,Cu)3Sn4。另一方面，如图7E所示，如果接合后的Sn-Cu焊料72的Cu浓度为0.7质量％以上，则结果为，在接合界面没有确认到(Ni,Cu)3Sn4生成，仅确认到生成(Cu,Ni)6Sn5。
从上述实验结果中确认到，即使接合后的Sn-Cu焊料72的Cu浓度低于0.7质量％，也会生成作为阻挡层起作用的(Cu,Ni)6Sn5。因此，以下进一步对于在接合后的Sn-Cu焊料72的Cu浓度低于0.7质量％的情况下生成的(Ni,Cu)3Sn4给接合界面带来的影响进行研究。
图8A～图8C示出了由本发明人实施的实验的结果。在该实验中，准备了在表面设置有Ni膜70的Cu部件68与Sn-Cu焊料72之间的接合界面生成有(Ni,Cu)3Sn4的样品a、以及生成有(Cu,Ni)6Sn5的样品b。然后，对各样品进行了在175℃的高温气氛下放置1000小时的高温耐久试验。另外，对于样品b，还在上述试验之外进行了在200℃的高温气氛下放置1000小时的高温耐久试验。图8A～图8C是对各样品进行高温耐久试验后的接合界面进行拍摄而得到的电子显微镜照片。
如从图8A确认到的，在样品a中，通过175℃下的1000小时的高温耐久试验，Ni膜70几乎完全消失。另外，确认到生成了Ni3SnP层，并且富P层(Ni3P层)显著成长。在这里，富P层的厚度与从Ni膜70消耗的Ni的量相关，富P层的厚度越大，则表示从Ni膜70消耗了越多的Ni。与此相对地，如从图8B及图8C确认到的，在样品b中，即使通过175℃及200℃下的1000小时的高温耐久试验，也确认到残存Ni膜70，富P层的成长被抑制。根据上述结果能够判断出，在Ni膜与Sn-Cu焊料72之间具有仅生成有(Cu,Ni)6Sn5的接合界面的半导体装置中，能够抑制Ni膜70消失，也优异地承受由半导体装置的动作引起的反复发热。
至此，能够通过使焊料层28(凝固后的Sn类焊料52)的Cu浓度为0.7质量％以上，而生成适当的阻挡层。此外，焊料层28的Cu浓度的调整能够通过对热处理工序中向Sn类焊料52中溶解的Cu的溶解量进行调整而进行。如图7A所示，如果熔融前的焊料的Cu浓度为约3.2质量％以上，就能够使0.7质量％以上的Cu残留。在这里，在热处理工序中，在Sn类焊料52熔融的过程中，从导体衬垫20中Cu溶解于Sn类焊料52中，同时在上部电极16的上表面16a开始生成(Cu,Ni)6Sn5。即，在Sn类焊料52的熔融过程中，从导体衬垫20的供给Cu和由于生成(Cu,Ni)6Sn5导致的消耗Cu可同时进行。因此，在热处理工序中，能够通过在Sn类焊料52熔融期间使Cu浓度增大至约3.0质量％以上，而实现具有0.7质量％以上的Cu浓度的焊料层28。
接下来，对于在导体衬垫20与焊料层28的接合界面生成的金属间化合物进行研究。图9A及图9B示出了对于Cu部件80和由Sn-Ag类金属构成的焊料82(以下称作Sn-Ag焊料82)的接合界面进行拍摄而得到的电子显微镜照片(引用于C.E.Ho,S.C.Yang andC.R.Kao:J.Mater.Sci.:Mater.Electron.18(2007)155–174.)。在图9A的Sn-Ag焊料82中，使用在Sn中添加3.5质量％的Ag而得到的Sn-3.5Ag作为焊料。另一方面，在图9B的焊料82中，使用在Sn中添加3.5质量％的Ag及0.1质量％的Ni而得到的Sn-3.5Ag-0.1Ni作为焊料。
如图9A所示，在使用不含有Ni的Sn-Ag焊料82的情况下，在Cu部件80的上表面顺次生成Cu3Sn及Cu6Sn5。另一方面，如图9B所示，在使用添加了Ni的Sn-Ag焊料82的情况下，取代图9A的Cu6Sn5而生成了(Cu,Ni)6Sn5。即，生成了Cu6Sn5中的一部分Cu原子置换为Ni原子的层。另外，如果着眼于Cu3Sn的层，则图9A中的Cu3Sn的厚度大于图9B中的Cu3Sn的厚度。这样一来可知，通过向焊料中添加Ni而生成(Cu,Ni)6Sn5，从而由于存在(Cu,Ni)6Sn5而抑制了Cu3Sn的成长。
已知在由Cu构成的部件与由Sn构成的部件之间的接合界面中，Cu在Sn中扩散的速度远大于Sn在Cu中扩散的速度。因此，在Cu部件与Sn部件之间，生成上述具有Cu3Sn的组分的金属间化合物。此时，由于经由接合界面Cu和Sn不均衡地相互扩散，在Cu部件与Cu3Sn之间的界面中，在Cu部件处生成原子空洞。通过这些原子空洞不消失地累积，生成所谓的柯肯达尔空洞(Kirkendall void)。柯肯达尔空洞的生成导致接合强度的降低。因此，期望抑制Cu3Sn的成长。
如上所述，通过在Cu3Sn的表面形成由(Cu,Ni)6Sn5构成的层，(Cu,Ni)6Sn5作为阻挡层起作用，抑制Cu3Sn的成长。在本实施例的制造方法中，用于在由Cu构成的导体衬垫20的下表面20a生成(Cu,Ni)6Sn5的Ni由作为被接合部件之一的半导体元件12的上部电极16的上表面16a供给。通过Ni溶解于Sn类焊料52中，在导体衬垫20的下表面20a顺次生成Cu3Sn及(Cu,Ni)6Sn5。由于(Cu,Ni)6Sn5生成于Cu3Sn的表面，因此Cu3Sn的成长被抑制。其结果是，在本实施例的制造方法中难以生成柯肯达尔空洞，能够得到导体衬垫20与焊料层28之间的优异的接合强度。此外，Cu3Sn也能够通过由半导体装置的动作引起的反复发热而成长。但是，在本实施例的半导体装置10中，由于形成有(Cu,Ni)6Sn5，因此Cu和Sn的相互扩散被抑制，从而Cu3Sn的成长被抑制。
在上述实施例中，作为半导体元件12而采用RC-IGBT。通常，已知在半导体装置中，存在由于电迁移(Electromigration，以下称作EM)和热迁移(Thermomigration，以下称作TM)发生上述的原子扩散而导致电极受损的问题。EM是由于流过电极的电子的流动而产生的，与温度及电流密度相应，温度越高或电流密度越大则其程度越大。TM是由于电极及其相邻的构成要素(例如焊料层)的温度梯度而产生的，与温度及温度梯度相应，温度越高或温度梯度越大则其程度越大。
如本实施例所示，在具有IGBT区域90和二极管区域92的半导体元件12中，如图10所示，当作为IGBT起作用时，如虚线区域94所示，在下部电极18侧(集电极侧)，电子流动的方向和温度梯度的方向是一致的。因此，由于EM和TM这两者而下部电极18易于不断受损。另外，当作为二极管起作用时，如虚线区域96示，在上部电极16侧(即阳极侧)，电子流动的方向和温度梯度的方向是一致的。因此，由于EM和TM这两者而上部电极16易于不断受损。这样一来，本说明书所公开的技术在应用于具有由于EM和TM这两者而能够产生原子扩散的范围的半导体装置的情况下特别有用。
(对应关系)
半导体元件12是“第一部件”的一个例子。导体衬垫20及下部引线框架24是“第二部件”的一个例子。上部电极16的上表面16a及下部电极18的下表面18a是“第一部件的一个表面”的一个例子。导体衬垫20的下表面20a及下部引线框架24的上表面24a是“第二部件的一个表面”的一个例子。
以上，详细说明了本发明的具体例，但其仅为例示，并不限定权利要求保护的范围。权利要求书所记载的技术包括将以上所例示的具体例子进行各种变形、变更后的内容。本说明书或说明书附图中所说明的技术要素能够单独或者通过各种组合而发挥其技术效用，并不限定于申请时权利要求记载的组合。另外，本说明书或说明书附图所例示的技术是能够同时实现多个目的技术，但实现其中一个目的这一点也具有技术效用。
标号的说明
10：半导体装置，12：半导体元件，14：半导体基板，16：上部电极，16a：上表面，18：下部电极，18a：下表面，20：导体衬垫，20a：下表面，22：上部引线框架，24：下部引线框架，24a：上表面，26：绝缘树脂，28，30，32：焊料层，40：第一化合物层，42：第二化合物层，44：第三化合物层，46：第四化合物层，48：第五化合物层，50：第六化合物层，52：Sn类焊料。

Claims (10)

1.一种制造方法，作为具有包含半导体元件在内的多个部件的半导体装置的制造方法，具有下述工序：
配置工序，将所述多个部件的其中一个即第一部件的一个表面、和所述多个部件中的另一个即第二部件的一个表面，隔着锡(Sn)类焊料相对配置；以及
热处理工序，通过使所述Sn类焊料熔融及凝固，而将所述第一部件和所述第二部件接合，
所述第一部件的至少所述一个表面由镍(Ni)类金属构成，
所述第二部件的至少所述一个表面由铜(Cu)构成。
2.根据权利要求1所述的制造方法，其中，
在所述热处理工序中，当所述Sn类焊料凝固时，在所述第一部件的所述一个表面上生成(Cu,Ni)6Sn5。
3.根据权利要求1或2所述的制造方法，其中，在所述热处理工序中，当所述Sn类焊料凝固时，在所述第二部件的所述一个表面上顺次生成Cu3Sn及(Cu,Ni)6Sn5。
4.根据权利要求2或3所述的制造方法，其中，
所述热处理工序具有温度保持工序，在所述温度保持工序中，将所述Sn类焊料的温度在与所述Sn类焊料的熔融温度相比更高的温度范围内保持规定时间。
5.根据权利要求4所述的制造方法，其中，
在所述温度保持工序中，通过从所述第二部件的所述一个表面使铜溶解于已熔融的所述Sn类焊料，从而增加所述Sn类焊料的Cu浓度。
6.根据权利要求5所述的制造方法，其中，
所述温度保持工序以所述Sn类焊料的Cu浓度达到0.7质量％以上的条件实施。
7.根据权利要求5所述的制造方法，其中，
所述温度保持工序以所述Sn类焊料的Cu浓度达到3.0质量％以上的条件实施。
8.根据权利要求1至7中任意一项所述的制造方法，其中，
所述第一部件为具有电极的半导体元件，
所述第一部件的所述一个表面为所述半导体元件的所述电极的表面。
9.一种半导体装置，其具有：第一部件，其具有由镍(Ni)类金属构成的一个表面；
第二部件，其具有由铜(Cu)构成的一个表面；以及
锡(Sn)类焊料层，其将所述第一部件的所述一个表面和所述第二部件的所述一个表面接合，
在所述第一部件的所述一个表面与所述Sn类焊料层之间，设置有由(Cu,Ni)6Sn5构成的层，
所述Sn类焊料层的Cu浓度为0.7质量％以上。
10.一种半导体装置，具有：第一部件，其具有由镍(Ni)类金属构成的一个表面；
第二部件，其具有由铜(Cu)构成的一个表面；以及
锡(Sn)类焊料层，其将所述第一部件的所述一个表面和所述第二部件的所述一个表面接合，
在所述第二部件的所述一个表面与所述Sn类焊料层之间，从所述第二部件侧起顺次设置有由Cu3Sn构成的层以及由(Cu,Ni)6Sn5构成的层。
CN202010027816.9A 2019-01-11 2020-01-10 半导体装置及其制造方法 Active CN111435646B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-003744 2019-01-11
JP2019003744A JP7180392B2 (ja) 2019-01-11 2019-01-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN111435646A true CN111435646A (zh) 2020-07-21
CN111435646B CN111435646B (zh) 2023-09-08

Family

ID=71132178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010027816.9A Active CN111435646B (zh) 2019-01-11 2020-01-10 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US11195815B2 (zh)
JP (1) JP7180392B2 (zh)
CN (1) CN111435646B (zh)
DE (1) DE102019135860A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7235541B2 (ja) * 2019-03-11 2023-03-08 株式会社東芝 半導体装置およびその製造方法
KR20210120355A (ko) * 2020-03-26 2021-10-07 엘지마그나 이파워트레인 주식회사 양면 냉각형 파워 모듈
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104995731A (zh) * 2013-03-29 2015-10-21 三菱综合材料株式会社 功率模块
CN105575830A (zh) * 2014-10-30 2016-05-11 丰田自动车株式会社 半导体装置和制造半导体装置的方法
CN105575928A (zh) * 2014-10-30 2016-05-11 丰田自动车株式会社 半导体装置和制造半导体装置的方法
CN107104056A (zh) * 2015-11-16 2017-08-29 丰田自动车株式会社 半导体装置的制造方法
JP2018085360A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19734434C1 (de) * 1997-08-08 1998-12-10 Siemens Ag Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
JP4073876B2 (ja) * 2004-01-14 2008-04-09 三菱電機株式会社 半導体装置
US7319048B2 (en) * 2004-09-03 2008-01-15 Intel Corporation Electronic assemblies having a low processing temperature
JP4569423B2 (ja) 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
JP5331322B2 (ja) 2007-09-20 2013-10-30 株式会社日立製作所 半導体装置
JP5517694B2 (ja) 2010-03-29 2014-06-11 株式会社 日立パワーデバイス 半導体装置
JP5677346B2 (ja) * 2012-03-22 2015-02-25 株式会社日立製作所 半導体素子、半導体装置、半導体装置の製造方法及び接続材料
JP6380539B2 (ja) * 2014-08-22 2018-08-29 株式会社豊田自動織機 接合構造、接合材、及び接合方法
US9691729B2 (en) * 2015-07-08 2017-06-27 Tpyota Motor Engineering & Manufacturing North America, Inc. Systems of bonded substrates and methods for bonding substrates with bonding layers
JP6477517B2 (ja) * 2016-01-20 2019-03-06 トヨタ自動車株式会社 半導体装置の製造方法
JP6642865B2 (ja) * 2016-06-16 2020-02-12 富士電機株式会社 はんだ接合部
JP6765426B2 (ja) * 2016-08-05 2020-10-07 三菱電機株式会社 パワー半導体装置
JP6534421B2 (ja) 2017-06-12 2019-06-26 矢崎総業株式会社 コネクタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104995731A (zh) * 2013-03-29 2015-10-21 三菱综合材料株式会社 功率模块
CN105575830A (zh) * 2014-10-30 2016-05-11 丰田自动车株式会社 半导体装置和制造半导体装置的方法
CN105575928A (zh) * 2014-10-30 2016-05-11 丰田自动车株式会社 半导体装置和制造半导体装置的方法
US9659892B2 (en) * 2014-10-30 2017-05-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
CN107104056A (zh) * 2015-11-16 2017-08-29 丰田自动车株式会社 半导体装置的制造方法
JP2018085360A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2020113651A (ja) 2020-07-27
CN111435646B (zh) 2023-09-08
JP7180392B2 (ja) 2022-11-30
US20200227380A1 (en) 2020-07-16
DE102019135860A1 (de) 2020-07-16
US11195815B2 (en) 2021-12-07

Similar Documents

Publication Publication Date Title
CN111435646B (zh) 半导体装置及其制造方法
CN108290250B (zh) 软钎焊接合部
JP5186719B2 (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP4479577B2 (ja) 半導体装置
US10157877B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5677346B2 (ja) 半導体素子、半導体装置、半導体装置の製造方法及び接続材料
JP2011124585A (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP6281916B2 (ja) はんだ材料および接合構造体
JP2016092064A (ja) 半導体装置とその製造方法
CN109641323B (zh) 软钎焊材料
JP2010016349A (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2013033891A (ja) 半導体装置及びその製造方法
TWI703645B (zh) 焊接接頭、及焊接接頭的形成方法
JP5212573B2 (ja) Ｂｉ−Ａｌ−Ｚｎ系Ｐｂフリーはんだ合金
JP5227427B2 (ja) 接合構造体、及び接合材料
JP6176854B2 (ja) 活性金属ろう材層を備える複合材料
JP7168008B2 (ja) はんだ接合部
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
TW201308543A (zh) 接合構造體
JP6069135B2 (ja) 電力用半導体装置及びその製造方法、並びに、そのための半田
JP6116857B2 (ja) Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法
JP2017130547A (ja) 半導体装置の製造方法
JP2010126766A (ja) Ｓｎめっき層を有するめっき基材およびその製造方法
WO2023139976A1 (ja) はんだおよび半導体装置
JP2020043096A (ja) 半導体装置、接合シートおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201012

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

GR01 Patent grant
GR01 Patent grant