JP2020043096A - 半導体装置、接合シートおよびその製造方法 - Google Patents
半導体装置、接合シートおよびその製造方法 Download PDFInfo
- Publication number
- JP2020043096A JP2020043096A JP2018166659A JP2018166659A JP2020043096A JP 2020043096 A JP2020043096 A JP 2020043096A JP 2018166659 A JP2018166659 A JP 2018166659A JP 2018166659 A JP2018166659 A JP 2018166659A JP 2020043096 A JP2020043096 A JP 2020043096A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- bonding
- semiconductor device
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
- Die Bonding (AREA)
Abstract
【課題】耐熱性や信頼性等に加えて、電気抵抗の増大を抑制できる半導体装置を提供する。【解決手段】本発明の半導体装置(M)は、半導体素子(1)と、半導体素子が搭載される配線体(2)と、半導体素子と配線体を接合する接合部(3)とを備える。接合部は、AlまたはAl合金からなる金属体(30)と、金属体と半導体素子および金属体と記配線体をそれぞれ接合する接合層とを有する。この接合層は、第1金属(Sn)と第1金属よりも高融点な第2金属(Ni)との金属間化合物(NiSn)からなる化合物層(314、324)である。そして金属体の接合層側の両表面上には、第2金属よりも高融点な第3金属(Ti)からなる被覆層が設けられている。被覆層は、酸化膜が除去された金属体の表面に直接形成されていると好ましい。【選択図】図1
Description
本発明は、半導体装置等に関する。
スイッチング素子として用いられる電力用半導体素子(パワーデバイス)を搭載した半導体装置(パワーモジュール)は、現在、電動機の制御等に不可欠な状況である。このような半導体装置は大電流を制御するため、半導体素子には大きな発熱が生じ、半導体素子およびその接合部(周辺)は高温となる。その結果、半導体装置の各部には、熱膨張係数(CTE:coefficient of thermal expansion)差(CTE不整合)に起因した熱応力が生じる。半導体装置の信頼性を高めるため、各部(特に接合部)に生じる熱応力を緩和することが求められる。
また、半導体装置には、冷熱サイクルに伴い熱応力が繰り返し作用する。このような熱応力に対する高い耐久性(耐熱疲労性)も求められる。このような事情の下、熱応力緩和性と耐熱疲労性に優れる半導体装置が、下記の特許文献で提案されている。
特許文献1では、先ず、半導体素子と金属配線(配線体)を、固液相互拡散接合(単に「SLID(Solid Liquid InterDiffusion)接合」という。)している。これにより半導体素子と配線体は、低融点金属(Sn等)と高融点金属(Ni等)が反応してできた金属間化合物(IMC:intermetallic compound/NiSn等)により接合される。金属間化合物は接合時に溶融する低融点金属よりも高融点なため、金属間化合物からなる接合部は耐熱性に優れる。
さらに特許文献1では、その接合部に高延性(または低ヤング率)な金属(Al等)からなる補強層を介在させている。この補強層により、接合部に生じる熱応力が緩和され、また接合部に生じたクラックの進展も抑止される。こうして特許文献1の半導体装置は、耐熱性に優れると共に、熱応力緩和性および耐熱疲労性にも優れる。
ところで、本発明者がさらに研究したところ、特許文献1のような接合構造を有する半導体装置は、通電時の電気抵抗が大きくなるという、予期せぬ新たな課題を生じた。特に、その傾向は、パワーモジュールのように大電流が通電される場合に顕著であった。このような電気抵抗の増大は、半導体装置における損失(発熱)の増大や通電特性の低下を招くため好ましくない。
本発明は、そのような事情に鑑みて為されたものであり、信頼性等の確保と併せて、損失の増加または通電特性の劣化を抑制できる半導体装置等を提供することを目的とする。
本発明者はこの課題を解決すべく鋭意研究した結果、接合部に介在させるAl箔(金属体)の表面にできている(自然)酸化膜を除去することにより、電気抵抗の増加が抑制されることに新たに見出した。さらに、その酸化膜を除去した表面(酸化膜除去面)を高融点金属で被覆することにより、その電気抵抗をさらに低減することに成功した。これらの成果を発展させることにより、以降に述べる本発明を完成するに至った。
《半導体装置1》
(1)本発明は、半導体素子と、AlまたはAl合金からなり、該半導体素子に接合される金属体と、該半導体素子と該金属体を接合する接合層とを備え、前記接合層は、第1金属と該第1金属よりも高融点な第2金属との金属間化合物からなる化合物層を有し、さらに、該第2金属よりも高融点な第3金属からなり、前記金属体の該接合層側の表面を覆う被覆層を備える半導体装置である。
(1)本発明は、半導体素子と、AlまたはAl合金からなり、該半導体素子に接合される金属体と、該半導体素子と該金属体を接合する接合層とを備え、前記接合層は、第1金属と該第1金属よりも高融点な第2金属との金属間化合物からなる化合物層を有し、さらに、該第2金属よりも高融点な第3金属からなり、前記金属体の該接合層側の表面を覆う被覆層を備える半導体装置である。
(2)本発明の半導体装置は、先ず、半導体素子が高融点な金属間化合物からなる化合物層により接合されているため耐熱性に優れる。また、AlまたはAl合金(「Al(合金)」または単に「Al」ともいう。)からなる高延性(低ヤング率)な金属体を備えるため、熱応力緩和性、耐熱疲労性または放熱性等にも優れる。
ところで、本発明の半導体装置は、その金属体の表面上(直上)に高融点な第3金属からなる被覆層をさらに備える。この被覆層により、金属体と半導体素子との間の電気抵抗の増大が抑制され、それに起因した通電特性の劣化や損失(発熱)の増大も抑制される。
被覆層がそのような優れた効果が発揮する理由は必ずしも定かではないが、被覆層により、金属体と接合層(または後述の中間残存層)との密着性が向上したことが考えられる。被覆層による密着性の向上は、金属体の表面近傍(接合層の界面)における剥離の抑制にも寄与する。こうして本発明の半導体装置では、被覆層の存在により、電気抵抗の増大が抑止されると共に、接合部における耐剥離性の向上(さらなる信頼性の向上)も図られ得る。
《半導体装置2》
金属体は、半導体素子が接合される放熱部材(ヒートシンク)や外部回路に連結される実装用電極等でもよいが、その代表例は、接合部に介装されるAl(合金)の箔体(または補強層)である。
金属体は、半導体素子が接合される放熱部材(ヒートシンク)や外部回路に連結される実装用電極等でもよいが、その代表例は、接合部に介装されるAl(合金)の箔体(または補強層)である。
そこで本発明は、半導体素子と、該半導体素子が搭載される配線体と、該半導体素子と該配線体を接合する接合部と、を備える半導体装置であって、前記接合部は、AlまたはAl合金からなる金属体と、該金属体と前記半導体素子および該金属体と前記配線体をそれぞれ接合する接合層とを有し、該接合層は、第1金属と該第1金属よりも高融点な第2金属との金属間化合物からなる化合物層を有し、さらに、前記金属体の該接合層側の両表面上に該第2金属よりも高融点な第3金属からなる被覆層を備える半導体装置としても把握される。
《接合シート》
本発明は、半導体素子と配線体の接合に用いる接合シートとしても把握できる。本発明は、例えば、半導体素子と配線体とを接合するために用いる接合シートであって、AlまたはAl合金からなる金属体と、該金属体の少なくとも一方の表面を覆う被覆層と、該被覆層上にある中間層と、該中間層上にある最表層とを備え、前記最表層は第1金属からなり、前記中間層は該第1金属よりも高融点な第2金属からなり、前記被覆層は該第2金属よりも高融点な第3金属からなる接合シートでもよい。
本発明は、半導体素子と配線体の接合に用いる接合シートとしても把握できる。本発明は、例えば、半導体素子と配線体とを接合するために用いる接合シートであって、AlまたはAl合金からなる金属体と、該金属体の少なくとも一方の表面を覆う被覆層と、該被覆層上にある中間層と、該中間層上にある最表層とを備え、前記最表層は第1金属からなり、前記中間層は該第1金属よりも高融点な第2金属からなり、前記被覆層は該第2金属よりも高融点な第3金属からなる接合シートでもよい。
《接合シートの製造方法》
本発明は、その接合シートの製造方法としても把握できる。例えば、本発明は、AlまたはAl合金からなる金属体の表面にある酸化膜を除去する工程と、該金属体の酸化膜が除去された表面に被覆層を形成する工程と、該被覆層上に中間層を形成する工程と、該中間層上に最表層を形成する工程とを備え、最表層は第1金属からなり、中間層は該第1金属よりも高融点な第2金属からなり、被覆層は該第2金属よりも高融点な第3金属からなる接合シートの製造方法でもよい。
本発明は、その接合シートの製造方法としても把握できる。例えば、本発明は、AlまたはAl合金からなる金属体の表面にある酸化膜を除去する工程と、該金属体の酸化膜が除去された表面に被覆層を形成する工程と、該被覆層上に中間層を形成する工程と、該中間層上に最表層を形成する工程とを備え、最表層は第1金属からなり、中間層は該第1金属よりも高融点な第2金属からなり、被覆層は該第2金属よりも高融点な第3金属からなる接合シートの製造方法でもよい。
《その他》
(1)本発明は、AlまたはAl合金からなる金属体と、その少なくとも一方の表面に直接形成された高融点金属からなる被覆層とを備える金属部材、またはそのような金属部材を備えた半導体装置にまで拡張して考えることもできる。
(1)本発明は、AlまたはAl合金からなる金属体と、その少なくとも一方の表面に直接形成された高融点金属からなる被覆層とを備える金属部材、またはそのような金属部材を備えた半導体装置にまで拡張して考えることもできる。
金属部材は、接合部に用いられる箔体等の他、例えば、半導体素子に接合される熱伝導部材(例えばヒートシンク等の放熱部材)、外部回路に連なるリードやワイヤが接合される実装用の電極等となる。
(2)被覆層は、少なくとも、半導体素子を流れる電流の電気抵抗の増大を抑制できればよい。被覆層は、半導体素子(電極面)に対面する金属体の表面上(少なくとも一方の表面上)にあればよい。つまり、被覆層は必ずしも金属体の両表面上になくてもよい。但し、金属体の両面を貫通して半導体素子へ通電されるときは、金属体の両表面上に被覆層があるとよい。
(3)接合層は、金属間化合物の他、はんだや金属焼結体からなってもよい。金属焼結体からなる接合層(「焼結体層」という。)は、例えば、被接合面間に塗布した金属ナノ粒子(Agナノ粒子、Cuナノ粒子等)のペースを加熱することにより形成され得る。焼結体層も、金属間化合物からなる接合層(化合物層)と同様に耐熱性に優れる。
(4)金属体を構成するAl(合金)の電気抵抗率は、通常、半導体(SiC、GaN、Si等)、第1金属、第2金属(但し、Cu(合金)はAl(合金)よりも電気抵抗率が小さい)および第3金属のいずれよりも小さい。Al(合金)の融点は、通常、第2金属および第3金属よりも低いが、第1金属よりも高い。さらにAl(合金)は、通常、第2金属や第3金属よりも高延性(低ヤング率)である。なお、各材料の電気的特性や機械的特性は日本工業規格(JIS)に準拠して決定される。
(5)特に断らない限り本明細書でいう「x〜y」は下限値xおよび上限値yを含む。本明細書に記載した種々の数値または数値範囲に含まれる任意の数値を新たな下限値または上限値として「a〜b」のような範囲を新設し得る。
本発明の構成要素に、本明細書中から任意に選択した一以上の構成要素を付加し得る。本明細書で説明する内容は、半導体装置、接合シート、それらの製造方法の他、上述した金属部材(被覆層を有する金属体)にも該当し得る。「方法」に関する構成要素は「物」に関する構成要素ともなり得る。
《第1金属と第2金属》
金属間化合物を生成する第1金属と第2金属の組合わせは、接合工程中の加熱温度(第1金属の融点)、接合層(化合物層)の耐熱温度等を考慮して選択される。第1金属として、Sn、In、Ga、Pb、Bi、Zn等やそれらの合金がある。第2金属として、Ni、Cu,Ti、Mo、W、Si、Cr、Mn、Co、Zr、Nb、Ta、Ag、Au、Pt、等やそれらの合金がある。第1金属/第2金属の組合わせとして、Sn/Ni、Sn/Cu、Sn/Ag、Sn/Pt、Sn/Au等が好例である。
金属間化合物を生成する第1金属と第2金属の組合わせは、接合工程中の加熱温度(第1金属の融点)、接合層(化合物層)の耐熱温度等を考慮して選択される。第1金属として、Sn、In、Ga、Pb、Bi、Zn等やそれらの合金がある。第2金属として、Ni、Cu,Ti、Mo、W、Si、Cr、Mn、Co、Zr、Nb、Ta、Ag、Au、Pt、等やそれらの合金がある。第1金属/第2金属の組合わせとして、Sn/Ni、Sn/Cu、Sn/Ag、Sn/Pt、Sn/Au等が好例である。
例えば、第1金属層(最表層)をSn層、第2金属層(中間層)をNi層とした場合、両者を接触させつつ、約350℃で5分間程度加熱すると、Snが溶融してNiSn(IMC)からなる接合層(化合物層)が得られる。ちなみに、Snの融点は約230℃、Niの融点は約1450℃、NiSnの融点は約795℃である。またAlの融点は約660℃である。従って、第1金属の融点(Tm1)<Al(合金)の融点(Tma)<金属間化合物の融点(Tmi)<第2金属の融点(Tm2)(<第3金属の融点(Tm3))となっている。
Sn/Niの組み合わせは、SiC等からなる半導体素子を用いたパワーモジュール(半導体装置)のように、200℃以上さらには250℃以上の耐熱性が必要とされる一方で、接合時の加熱温度を400℃以下さらには350℃以下とする場合に特に有効である。
《第3金属》
第3金属は、第1金属や第2金属よりも高融点な金属である。このような高融点金属からなる被覆層は高温域でも安定した状態(組織)を維持する。従って、半導体装置の作動に伴って金属体の表面近傍が高温になっても、第3金属からなる被覆層は、電気抵抗の増大や界面剥離を安定的に抑止し得る。第3金属として、例えば、Ti、Mo、Ta、W等やそれらの合金を用いることができる。
第3金属は、第1金属や第2金属よりも高融点な金属である。このような高融点金属からなる被覆層は高温域でも安定した状態(組織)を維持する。従って、半導体装置の作動に伴って金属体の表面近傍が高温になっても、第3金属からなる被覆層は、電気抵抗の増大や界面剥離を安定的に抑止し得る。第3金属として、例えば、Ti、Mo、Ta、W等やそれらの合金を用いることができる。
《Al(合金)》
AlまたはAl合金は、高延性・低ヤング率であると共に、熱伝導性や電導性に優れる。このためAl(合金)は金属体(金属部材)に好適である。Alは、低純度でも高純度でもよく、例えば、Al(2N)〜Al(5N)さらにはAl(3N)〜Al(4N)のいずれかを用いるとよい。
AlまたはAl合金は、高延性・低ヤング率であると共に、熱伝導性や電導性に優れる。このためAl(合金)は金属体(金属部材)に好適である。Alは、低純度でも高純度でもよく、例えば、Al(2N)〜Al(5N)さらにはAl(3N)〜Al(4N)のいずれかを用いるとよい。
Al合金は、その組成を問わないが、金属体の高延性(低強度)を確保するため、合金元素(不純物元素含む)の合計量が3質量%以下さらには2質量%以下であると好ましい。例えば、Al合金として、合金元素量が比較的少ない3000番系Al合金(例えばA3003)や5000番系Al合金(例えばA5052)等を用いるとよい。なお、本明細書では、Al以外の元素(不純物元素と合金元素の両方)の合計量が1質量%以上のものを「Al合金」という。なお、金属体の金属組成は、領域により変化したもの(例えば傾斜組成を有するもの)でもよい。
《被覆層等》
被覆層(第3金属層)は、金属体の表面にある酸化膜(アルマイト皮膜等)を除去した表面(酸化膜除去面)に対して直接形成されていると好ましい。酸化膜の除去工程は、例えば、金属体を収容した処理室(チャンバー)内を非酸化雰囲気にして、金属体の表面に(逆)スパッタリング等することにより行える。被覆層の形成工程は、例えば、その非酸化雰囲気を維持したまま、スパッタリング等により第3金属(Ti等)を酸化膜除去面に蒸着(メタライズ)させてなされる。
被覆層(第3金属層)は、金属体の表面にある酸化膜(アルマイト皮膜等)を除去した表面(酸化膜除去面)に対して直接形成されていると好ましい。酸化膜の除去工程は、例えば、金属体を収容した処理室(チャンバー)内を非酸化雰囲気にして、金属体の表面に(逆)スパッタリング等することにより行える。被覆層の形成工程は、例えば、その非酸化雰囲気を維持したまま、スパッタリング等により第3金属(Ti等)を酸化膜除去面に蒸着(メタライズ)させてなされる。
なお、中間層の形成工程は、例えば、被覆層の形成工程に続けて、被覆層上に第2金属(Ni等)をスパッタリング等して蒸着させることによりなされる。また、最表層の形成工程は、例えば、その中間層の形成工程に続けて、中間層上に第3金属(Sn等)をスパッタリング等して蒸着させることによりなされる。このように、酸化膜の除去工程、被覆層の形成工程、中間層の形成工程および最表層の形成工程が順次なされることにより、金属体の直上に被覆層、中間層および最表層が積層された接合シートが得られる。
本明細書において、被覆層が金属体の「直上」またはその表面に「直接」形成されるとは、酸化膜を除去したAl(合金)の表面に第3金属層が形成されることを意味する。また「酸化膜の除去」は、高密着性の被覆層が形成される程度で十分であり、Al(合金)の表面にある酸化物が完全に除去されなくてもよい。つまり、「酸化膜の除去」は、酸化膜の厚さが低減される場合、酸化物が部分的に除去される場合(逆にいえば、酸化物が点在(残存)している場合)でもよい。
Al(合金)の酸化膜を完全に除去することは容易ではない。また、酸化物が多少残存していても、密着性に優れ、電気抵抗の増大要因となる酸化膜の再形成を抑制できる第3金属層(被覆層)が金属体の最表面に形成されれば十分である。
Al(合金)の酸化膜を完全に除去することは容易ではない。また、酸化物が多少残存していても、密着性に優れ、電気抵抗の増大要因となる酸化膜の再形成を抑制できる第3金属層(被覆層)が金属体の最表面に形成されれば十分である。
そのような被覆層の厚さは、例えば、0.01〜1μmさらには0.05〜0.5μmとするとよい。その厚さが過小では、金属体の最表面の被覆が不十分となり得る。厚さが過大な被覆層の形成は非効率であり、また電気抵抗の増加を招く。
SLID接合前の第1金属層(最表層)の厚さは3〜10μmさらには4〜7μm程度でよい。SLID接合前の第2金属層(中間層)の厚さは1〜5μmさらには2〜4μm程度でよい。なお、SLID接合時、最表層の第1金属は全体が溶融して、その下層側にある中間層の第2金属と反応し、金属間化合物(化合物層)が形成される。このため、SLID接合後、最表層(第1金属層)は残存しないが、中間層(第2金属層)はその厚さに応じて残存し得る。本明細書では、その残存した中間層を中間残存層という。第2金属からなる中間残存層は、化合物層の両面側にあっても一面側にあってもよい。
《金属体》
Al(合金)からなる金属体は、層状、箔状、シート状、ブロック状等のいずれでもよい。金属体の表面には、酸化膜がないほど好ましいが、Al(合金)のバルク体を金属体として用いると、通常、その表面に酸化膜が存在している。このような場合、上述したように、酸化膜を除去した金属体の表面(酸化膜除去面)に、非酸化雰囲気中で被覆層を形成すると好ましい。
Al(合金)からなる金属体は、層状、箔状、シート状、ブロック状等のいずれでもよい。金属体の表面には、酸化膜がないほど好ましいが、Al(合金)のバルク体を金属体として用いると、通常、その表面に酸化膜が存在している。このような場合、上述したように、酸化膜を除去した金属体の表面(酸化膜除去面)に、非酸化雰囲気中で被覆層を形成すると好ましい。
半導体装置の接合部または接合シートに介在させる金属体として、例えば、厚さが50〜500μmさらには75〜350μmの箔体(バルク体)を用いるとよい。
ちなみに、本明細書でいう各層や金属体の厚さは、断面を電子顕微鏡で測定して得られた観察像に基づいて特定される。厚さが均一でないときは、最小厚さを各層または金属体の厚さとする。
《配線体》
半導体素子が接合部により接合される配線体は、配線基板(特にその配線層)、実装用電極等である。配線基板は、例えば、AlN等のセラミックス層上に、Cu層やAl層(配線層)が直接積層されたDBC(Direct Brazed Copper)基板やDBA(Direct Brazed Aluminum)基板等である。実装用電極は、熱伝導部材(ヒートシンク、ヒートスプレッタ等)を兼ねていてもよい。
半導体素子が接合部により接合される配線体は、配線基板(特にその配線層)、実装用電極等である。配線基板は、例えば、AlN等のセラミックス層上に、Cu層やAl層(配線層)が直接積層されたDBC(Direct Brazed Copper)基板やDBA(Direct Brazed Aluminum)基板等である。実装用電極は、熱伝導部材(ヒートシンク、ヒートスプレッタ等)を兼ねていてもよい。
《半導体素子》
半導体素子は、半導体(SiC、GaN、Si等)からなるトランジスタやダイオードである。本発明は、大電流の制御を行う電力用半導体素子(パワーデバイス)を備える半導体装置に好適である。パワートランジスタとして、例えば、MOSFET(金属酸化膜半導体電界効果トランジスタ)、IGBT(絶縁ゲートバイポーラトランジスタ)等がある。パワーダイオードとして、例えば、SBD(ショットキーバリアダイオード)、FRD(ファストリカバリーダイオード)等がある。
半導体素子は、半導体(SiC、GaN、Si等)からなるトランジスタやダイオードである。本発明は、大電流の制御を行う電力用半導体素子(パワーデバイス)を備える半導体装置に好適である。パワートランジスタとして、例えば、MOSFET(金属酸化膜半導体電界効果トランジスタ)、IGBT(絶縁ゲートバイポーラトランジスタ)等がある。パワーダイオードとして、例えば、SBD(ショットキーバリアダイオード)、FRD(ファストリカバリーダイオード)等がある。
《構成》
(1)半導体装置
本発明の半導体装置の一例であるパワーモジュールMの模式的な断面図を図1に示した。パワーモジュールMは、パワーデバイス(トランジスタまたはダイオード)であるチップ1(半導体素子)と、それを実装する配線基板2(配線体)と、両者を接合する接合部3とを備える。
(1)半導体装置
本発明の半導体装置の一例であるパワーモジュールMの模式的な断面図を図1に示した。パワーモジュールMは、パワーデバイス(トランジスタまたはダイオード)であるチップ1(半導体素子)と、それを実装する配線基板2(配線体)と、両者を接合する接合部3とを備える。
チップ1は、半導体基板10の裏面側にある電極面上にメタライズ(蒸着形成)されたNi層12(第2金属層)を有する。配線基板2も表面側にある配線層上にメタライズされたNi層22(第2金属層)を有する。配線基板2は、例えば、DBC(Direct Brazed Copper)基板である。この場合、Ni層22はCu配線層上に形成される。
接合部3は、純Al(2N)からなるAl箔体30(金属体)と、その両面上を直接被覆するTi層313、323(被覆層/第3金属層)と、Ti層313、323上にそれぞれあるNi層312、322(中間残存層/第2金属層)と、Ni層312、322上にそれぞれあるNiSn層314、324(化合物層)とからなる。
ちなみに、図1に示したNi層12、22とNi層312、322は、SLID接合後にも残存しているNi層(残存層)である。本発明でいう「接合層」は主にNiSn層314、324により構成される。但し、NiSn層314、324とその形成に寄与した残存層(Ni層312、322さらにはNi層12、22)との積層体を、本発明の「接合層」と考えてもよい。
(2)接合シート
このような接合部3は、図2(右側)に示す接合シートSを、チップ1と配線基板2の間に介装させた状態で、加圧しつつ加熱するSLID接合により形成される。なお、図1に示したパワーモジュールMに関して既述した構成については、図2にも同符号を付すことにより、それらに関する詳細な説明を省略した。
このような接合部3は、図2(右側)に示す接合シートSを、チップ1と配線基板2の間に介装させた状態で、加圧しつつ加熱するSLID接合により形成される。なお、図1に示したパワーモジュールMに関して既述した構成については、図2にも同符号を付すことにより、それらに関する詳細な説明を省略した。
接合シートSは、Al箔体30と、その両面を被覆するTi層313、323(被覆層/第3金属層)と、Ti層313、323上にそれぞれあるNi層3120、3220(中間層/第2金属層)と、Ni層3120、3220上にそれぞれあるSn層311、321(最表層/第1金属層)とが積層されてなる。
接合シートSは、例えば、次のようにして製造される。Al箔の原材(バルク材)から所望サイズに切り出したAl箔体300をPVD(Physical Vapor Deposition)装置のチャンバー内に導入する。チャンバー内を真空状態(略10-4Pa以下)にする。そこへArガスを流入させ(流量:数十sccm)、チャンバー内を数Pa程度にする。そしてAl箔体300の両面にAr+イオンによる逆スパッタ処理(200W×10分間)を行う。こうしてAl箔体300の表面に存在していた自然酸化膜を除去する(酸化膜除去工程)。この処理後のAl箔体300をAl箔体30といい、その処理面(表面)を酸化膜除去面という。
次に、同チャンバー内(非酸化雰囲気内)で、純Tiターゲットに対してAr+イオンスパッタを行い、Al箔体30の酸化膜除去面にTiを蒸着させる(被覆層形成工程)。こうして厚さ0.1μmのTi層313、323をAl箔体30の直上に形成した。
続いて、純Niターゲットに対してAr+イオンスパッタを行い、Ti層313、323の直上にNiを蒸着させて、厚さ3μmのNi層3120、3220を形成した(中間層形成工程)。
続いて、純Snターゲットに対してAr+イオンスパッタを行い、Ni層3120、3220の直上にSnを蒸着させて、厚さ5μmのSn層311、321を形成した(最表層形成工程)。
なお、酸化膜除去工程の前後におけるAl箔体300の表面を、非酸化雰囲気中で、XPS(X-ray Photoelectron Spectroscopy)装置により分析した。その結果、酸化膜除去工程により、Al箔体300の表面に存在していた酸化物が大幅に低減されることが確認された。
(3)SLID接合
チップ1と配線基板2は次のようにしてSLID接合した。チップ1と配線基板2の間に介装した接合シートSを0.5MPaで挟圧する。この状態の積層体を、バッチ式のリフロー炉で250〜350℃で加熱する。この際、Sn層311、321が溶融し、それらの両側にそれぞれあるNi層(Ni層3120、3220等)と反応する。こうして化合物層314、324が生成される。SLID接合後、化合物層314、324の生成に寄与しなかったNi層が、Ni層12、312とNi層22、322として残存する。
チップ1と配線基板2は次のようにしてSLID接合した。チップ1と配線基板2の間に介装した接合シートSを0.5MPaで挟圧する。この状態の積層体を、バッチ式のリフロー炉で250〜350℃で加熱する。この際、Sn層311、321が溶融し、それらの両側にそれぞれあるNi層(Ni層3120、3220等)と反応する。こうして化合物層314、324が生成される。SLID接合後、化合物層314、324の生成に寄与しなかったNi層が、Ni層12、312とNi層22、322として残存する。
《通電試験》
約9mm角のSiダイオード素子を搭載した各種のモジュールを用いて、通電時の電圧(V)−電流(I)を半導体カーブトレーサーにより計測した。こうして得られた電気特性を図3に示した。
約9mm角のSiダイオード素子を搭載した各種のモジュールを用いて、通電時の電圧(V)−電流(I)を半導体カーブトレーサーにより計測した。こうして得られた電気特性を図3に示した。
図3に示した試料1は、上述した接合シートSを用いた場合である。試料C1は、酸化膜除去工程のみ行い、被覆層形成工程を省略した(酸化膜除去面上にNi層、Sn層を形成した)接合シートS1を用いた場合である。試料C2は、酸化膜除去工程および被覆層形成工程を省略した(Al箔体300上にそのままNi層、Sn層を形成した)接合シートS2(従来の接合シート)を用いた場合である。試料C0は、SLID接合ではなく、はんだ(Pb―10wt%Sn)で接合した場合である。
《評価》
図3から明らかなように、従来の接合シートS2を用いてSLID接合した試料C2では、電気抵抗が増加しており、印加電圧(V)に対して電流値が低下していることがわかる。一方、Al箔体300の表面にある酸化膜を除去した接合シートS1を用いてSLID接合した試料C1では、試料C2よりも電気抵抗の増加が抑制された。さらに、その酸化膜除去後の表面に高融点金属(Ti)からなる被覆層を形成した接合シートSを用いてSLID接合した試料1では、電気抵抗の増加が大幅に抑制された。すなわち、試料1の電気抵抗は、はんだ接合した試料C0と同程度となった。
図3から明らかなように、従来の接合シートS2を用いてSLID接合した試料C2では、電気抵抗が増加しており、印加電圧(V)に対して電流値が低下していることがわかる。一方、Al箔体300の表面にある酸化膜を除去した接合シートS1を用いてSLID接合した試料C1では、試料C2よりも電気抵抗の増加が抑制された。さらに、その酸化膜除去後の表面に高融点金属(Ti)からなる被覆層を形成した接合シートSを用いてSLID接合した試料1では、電気抵抗の増加が大幅に抑制された。すなわち、試料1の電気抵抗は、はんだ接合した試料C0と同程度となった。
以上のように、本発明によれば、耐熱性や信頼性等に加えて、通電特性の劣化(電気抵抗の増大)を抑制できる半導体装置の提供が可能となることがわかった。
M パワーモジュール(半導体装置)
S 接合シート
1 チップ(半導体素子)
2 配線基板(配線体)
3 接合部
S 接合シート
1 チップ(半導体素子)
2 配線基板(配線体)
3 接合部
Claims (9)
- 半導体素子と、
AlまたはAl合金からなり、該半導体素子に接合される金属体と、
該半導体素子と該金属体を接合する接合層とを備え、
前記接合層は、第1金属と該第1金属よりも高融点な第2金属との金属間化合物からなる化合物層を有し、
さらに、該第2金属よりも高融点な第3金属からなり、前記金属体の該接合層側の表面を覆う被覆層を備える半導体装置。 - 前記接合層は、前記化合物層の少なくとも一面側に、前記第2金属からなる中間残存層をさらに有する請求項1に記載の半導体装置。
- 前記第1金属はSnであり、前記第2金属はNiである請求項1または2に記載の半導体装置。
- 前記第3金属は、Ti、Mo、TaまたはWである請求項1〜3のいずれかに記載の半導体装置。
- 前記被覆層は、前記金属体の酸化膜除去面に直接形成されている請求項1〜4のいずれかに記載の半導体装置。
- 前記被覆層は、厚さが0.01〜1μmである請求項1〜5のいずれかに記載の半導体装置。
- 半導体素子と、
該半導体素子が搭載される配線体と、
該半導体素子と該配線体を接合する接合部と、
を備える半導体装置であって、
前記接合部は、AlまたはAl合金からなる金属体と、該金属体と前記半導体素子および該金属体と前記配線体をそれぞれ接合する接合層とを有し、
該接合層は、第1金属と該第1金属よりも高融点な第2金属との金属間化合物からなる化合物層を有し、
さらに、前記金属体の該接合層側の両表面上に該第2金属よりも高融点な第3金属からなる被覆層を備える半導体装置。 - 半導体素子と配線体とを接合するために用いる接合シートであって、
AlまたはAl合金からなる金属体と、
該金属体の少なくとも一方の表面を覆う被覆層と、
該被覆層上にある中間層と、
該中間層上にある最表層とを備え、
前記最表層は第1金属からなり、
前記中間層は該第1金属よりも高融点な第2金属からなり、
前記被覆層は該第2金属よりも高融点な第3金属からなる接合シート。 - AlまたはAl合金からなる金属体の表面にある酸化膜を除去する工程と、
該金属体の酸化膜が除去された表面に被覆層を形成する工程と、
該被覆層上に中間層を形成する工程と、
該中間層上に最表層を形成する工程とを備え、
最表層は第1金属からなり、
中間層は該第1金属よりも高融点な第2金属からなり、
被覆層は該第2金属よりも高融点な第3金属からなる接合シートの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018166659A JP2020043096A (ja) | 2018-09-06 | 2018-09-06 | 半導体装置、接合シートおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018166659A JP2020043096A (ja) | 2018-09-06 | 2018-09-06 | 半導体装置、接合シートおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020043096A true JP2020043096A (ja) | 2020-03-19 |
Family
ID=69798763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018166659A Pending JP2020043096A (ja) | 2018-09-06 | 2018-09-06 | 半導体装置、接合シートおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020043096A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020006873T5 (de) | 2020-03-12 | 2023-01-19 | Panasonic intellectual property Management co., Ltd | Abschätzungsvorrichtung und Abschätzungsverfahren |
-
2018
- 2018-09-06 JP JP2018166659A patent/JP2020043096A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020006873T5 (de) | 2020-03-12 | 2023-01-19 | Panasonic intellectual property Management co., Ltd | Abschätzungsvorrichtung und Abschätzungsverfahren |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10818585B2 (en) | Copper/ceramic joined body, insulated circuit board, method for producing copper/ceramic joined body, and method for producing insulated circuit board | |
WO2018159590A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP5186719B2 (ja) | セラミックス配線基板、その製造方法及び半導体モジュール | |
US11094661B2 (en) | Bonded structure and method of manufacturing the same | |
JP4699822B2 (ja) | 半導体モジュ−ルの製造方法 | |
JP2011124585A (ja) | セラミックス配線基板、その製造方法及び半導体モジュール | |
JP2019127432A (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
WO2019088222A1 (ja) | 接合体、及び、絶縁回路基板 | |
JP6256176B2 (ja) | 接合体の製造方法、パワーモジュール用基板の製造方法 | |
CN111435646B (zh) | 半导体装置及其制造方法 | |
WO2021044844A1 (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
JP2019085327A (ja) | 接合体、及び、絶縁回路基板 | |
WO2021033622A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP2020043096A (ja) | 半導体装置、接合シートおよびその製造方法 | |
JP2018111111A (ja) | 金属接合体及び半導体装置の製造方法 | |
JP4592486B2 (ja) | 半導体モジュール | |
TW201308543A (zh) | 接合構造體 | |
JP6928297B2 (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
WO2021117327A1 (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
JP2019079957A (ja) | パワーモジュール | |
WO2005086218A1 (ja) | 半導体モジュールの製造方法 | |
JP2019079958A (ja) | パワーモジュール | |
JP7169187B2 (ja) | パワーモジュール | |
JP7512863B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP7424043B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200914 |