JPS6123342A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6123342A
JPS6123342A JP14238484A JP14238484A JPS6123342A JP S6123342 A JPS6123342 A JP S6123342A JP 14238484 A JP14238484 A JP 14238484A JP 14238484 A JP14238484 A JP 14238484A JP S6123342 A JPS6123342 A JP S6123342A
Authority
JP
Japan
Prior art keywords
film
conductive film
integrated circuit
melting point
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14238484A
Other languages
English (en)
Inventor
Tasuku Unno
海野 翼
Akihiro Tomosawa
友沢 明弘
Hideo Meguro
目黒 英男
Norio Suzuki
範夫 鈴木
Aimei Yoshiura
吉浦 愛明
Yukio Tanigaki
谷垣 幸男
Takashi Shibata
柴田 隆嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP14238484A priority Critical patent/JPS6123342A/ja
Publication of JPS6123342A publication Critical patent/JPS6123342A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は、半導体集積回路装置に適用して有効な技術に
関するものであり、特に、高融点金属膜又は高融点金属
とシリコンとの化合物であるシリサイド膜からなる導電
膜を備えた半導体集積回路装置に適用して有効な技術に
関するものである。
[背景技術] 半導体集積回路装置は、動作時間の高速化を図ることが
重要な技術的課題の一つとされている。
このために、種々の熱処理工程に耐え得る配線材料とし
て、多結晶シリコン膜に替えて、低抵抗値を有する高融
点金属膜又はシリサイド膜を採用する傾向にある。
一般的に、MISFETのゲート電極として用いる場合
には、高融点金属膜又はシリサイド膜の下部に、多結晶
シリコン膜を設けることが必要とされる。これは、特開
昭57−1.94567号公報に記載されているように
、MISF、ETのしきい値電圧に変動を生じさせない
ためである。
ところが、多結晶シリコン膜と高融点金属膜又はシリサ
イド膜とで形成される導電膜」二部に、フォスフオシリ
ケートガラス(以下、PSGという)膜を形成し、平担
化を促進するべく周知のグラスフローを施すと、以下に
述べる問題点が生じる。
PSG膜のグラスフローで生じる不要な応力により、多
結晶シリコン膜から高融点金属膜又はシリサイド膜が剥
離するので、半導体集積回路装置の電気的信頼性が低下
する。
そこで、導電膜を覆うように、剥離を防止する絶縁膜を
設ける技術手段が、先に本願出願人により出願されてい
る(特願昭58−216319号。
同58−21.6320号)。
しかしながら、かかる技術における実験ならびにその検
討の結果、本発明者は、以下に述べる原因により、新た
なる問題点を見い出した。
高融点金属膜又はシリサイド膜と剥離を防止する絶縁膜
、PSG膜との熱膨張率が1桁程度異なる。そして、高
融点金属膜又はシリサイド膜と剥離を防止する絶縁膜と
に比べ、剥離を防止する絶縁膜とPSG膜との接着力が
強い。このために、製造工程における種々の熱処理工程
で剥離を防止する絶縁膜に伸びを生じ、PSG膜にグラ
スフローを施すと、特に、導電膜の面積の大きい部分で
熱膨張率差による応力が大きいので、高融点金属膜又は
シリサイド膜と剥離を防止する絶縁膜との間で新たなる
剥離を生じる。この新たなる剥離は、接着力が低下する
接続孔を設けた部分に顕著に生じる。この結果、所望の
設計による電気的特性を得ることができないので、半導
体集積回路装置の電気的信頼性が低下してしまう。
また、本発明者の実験では、剥離を防止する絶縁膜を使
用しないで、直接PSG膜を設けた場合でも、それらの
間で同様に新たなる剥離を生じることが確認されている
[発明の目的] 3一 本発明の目的は、高融点金属膜又はシリサイド膜からな
る導電膜を備えた半導体集積回路装置において、その電
気的信頼性を向上することが可能な技術手段を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述盈び添付図面によって明らかになるであろ
う。      ・ [発明の・概要] 本願において開示される発明のうち、代表的なも、のの
”概要を簡単に説明すれば、下記のとおりである。
すなわち、高融点金属膜又はシリサイド膜からなる導電
膜を覆・うようにグラスフローを施したPSG膜を設け
てなる半導体集積回路装置において、前記導電膜の形状
を所定の一面積・になるように制御することにより、熱
膨張率差・による応力を小さくするに゛とができるので
、導電膜とPSG膜との間に生じる新たなる剥離を防止
することができる。
・この結果、半導体集積回路装置の電気的信頼性を向上
す・ることができ゛る・。  ・ ・以下、本発明の構
成について、本発明を、多結晶シリコン膜と□高融点金
属膜又はシリサイド膜とで形成した導電膜を備えた半導
体集積回路装置に適用した実施例とともに説明する。
[実施例I] 第1図は、本発明の実施例■を説明するための半導体集
積回路装置の要部平面図、第2図は、第1図の■−■切
断線における断面図、第3図は、本発明の実施例■を説
明するための新たなる剥離による不良発生率の導電膜の
面積依存性を示す図゛である。第1図及び後述する第4
図は、その図面を見易くするために、素子間分離用絶縁
膜以外の層間絶縁膜は図示しない。
なお、実施例の全回において、同一機能を有するものは
同一符号を付け、そあくり返しの説明は省略する。
第1図及び第2図において、iは単結晶シリコンからな
る半導体基板である。2は素子間分離用絶縁膜であり、
半導体素子(m示−していムい)間となる半導体基板l
の主面上部に設けられてい′る。
3は導電膜であり、素子間分離用絶縁膜2の所定上部に
設けられている。
この導電膜3は、配線として使用するものであり、半導
体集積回路装置の動作速度の高速化を図るために、多結
晶シリコン膜3Aと、モリブデンシリサイド膜3Bとを
順次積層して形成する。モリブデンシリサイド膜3Bは
、それ以外に、チタン、タングステン、タンタル等の高
融点金属膜又はそれらとシリコンとの化合物であるシリ
サイド膜でもよい。
この導電膜3は、その平面パターンが正方形に近い長方
形である場合に、辺Aと辺Bとの積、すなわち、その面
積が400[μm”lを越えないような形状で形成され
ている。これは、導電膜3とその上部に設けられる絶縁
膜との間で、熱膨張率差による応力を所定の値以下にし
、新たなる剥離を防止するためである。
4は絶縁膜であり、導電膜3を覆うようし;その上部に
設けられている。この絶縁膜4は、後述するPSG膜の
グラスフローで生じる応力により、多結晶シリコン膜3
Aからモリブデンシリサイド膜3Bが剥離するのを防止
するためのものである。
絶縁膜4としては、例えば、化学的気相析出技術又はプ
ラズマ技術による酸化シリコン膜、窒化シリコン膜等を
用いる。
5は絶縁膜であり、絶縁膜4の上部に設けられている。
この絶縁膜5は、グラスフローを施してその上面部を平
担化するために、6 [mo1%]程度以上のリン濃度
を有するPSG膜を用いる。
6は接続孔であり、導電膜3の所定部の絶縁膜4.5を
除去して設けられている。
7は導電膜であり、接続孔6を通して導電膜3と電気的
に接続するように絶縁膜5の上部に設けられている。こ
の導電膜7は、例えば、スパッタ技術によるアルミニウ
ム膜を用いる。
モリブデンシリサイド膜3Bと絶縁膜4,5とは、熱膨
張率が1桁程度異なる。そして、前記モリブデンシリサ
イド膜3Bと絶縁膜4とに比べ、絶縁膜4と絶縁膜5と
の接着力が強い。このために、種々の熱処理工程で絶縁
膜4に伸びを生じ、絶縁膜5のグラスフローにより、モ
リブデンシリサイド膜3Bと絶縁膜4との間で新たなる
剥離を生じ易すい。特に、第2図に示すように、点線で
区画した部分は、接続孔6が設けられており、接着面積
が小さく接着力が低下するので、新たなる剥離を生じ易
すい。
これは、第3図に示すように、横軸に導電膜3の面積、
縦軸に新たなる剥離による不良発生率をとると、一つの
実験結果では、前記辺Aと辺Bとの積が400[μm2
]以下であれば、熱膨張率差による応力が一定の値を越
えないので、新たなる剥離が生じていない。
従って、正方形に近い長方形で形成する場合には、前記
した熱膨張率差による応力が一定の値を越えない面積に
なるような形状で、導電膜3を形成する必要がある。
[実施例■] 次に、新たなる剥離を防止するために、前記高融点金属
膜又はシリサイド膜で形成した導電膜を他の形状で形成
した例について説明する。
第4図は、本発明の実施例■を説明するための半導体集
積回路装置の要部平面図である。
第4図において、3Cは前記実施例Iと同様な導電膜で
あり、素子間分離用絶縁膜2の所定」二部に設けられて
いる。
この導電膜3Cは、正方形に近い長方形で形成した場合
に、実質的な面積ができる限り小さくなるような形状で
形成したものである。さらに、導電膜3Cは、その一部
を細長い形状で一方向に延在するように形成している。
これは、接続孔6部分における延在方向と直交する方向
の導電膜3Cの面積を小さくすることにより、熱膨張率
差による応力を小さくし、絶縁膜5のグラスフローによ
って生じる、新たなる剥離を防止したものである。
導電膜3Cを細長く延在させた長方形で形成した場合に
は、その部分の面積が400[μm”lを越でも、新た
なる剥離を生じることはない。
[効果] 以上説明したように1本願において開示された新規な技
術手段によれば、以下に述べるような効果を得ることが
できる。
(1)高融点金属膜又はシリサイド膜からなる導電膜を
覆うようにグラスフローを施したPSG膜を設けてなる
半導体集積回路装置において、前記導電膜の形状を所定
の面積になるように制御することにより、導電膜とPS
G膜との間の熱膨張率差による応力を小さくすることが
できるので、それらの間に生じる新たなる剥離を防止す
ることができる。
(2)前記(1)により、新たなる剥離を防止すること
ができるので、半導体集積回路装置の電気的信頼性を向
上することができる。
以上、本発明者によってなされた発明を実施例にもとす
き具体的に説明したが11本発明は、前記実施例に限定
されるものではなく、その要旨を逸脱しない範囲におい
て、種々変形し得ることは勿論である。
例えば、前記実施例は、多結晶シリコン膜から高融点金
属膜又はシリサイド膜が剥離するのを防止するための絶
縁膜を用いた例について説明したが、該剥離を防止する
絶縁膜を使用しないで、直接PSG膜を設けてもよい。
また、前記実施例は、多結晶シリコン膜と高融点金属膜
又はシリサイド膜とで形成した導電膜を備えた半導体集
積回路装置について説明したが。
高融点金属膜又はシリサイド膜だけで形成した導電膜を
鍔えた半導体集積回路装置でもよい。
【図面の簡単な説明】
第1図は、本発明の実施例Iを説明するための半導体集
積回路装置の要部平面図、 第2図は、第1図のn−n切断線における断面図、 第3図は、本発明の実施例Iを説明するための新たなる
剥離による不良発生率の導電膜の面積依存性を示す図、 第4図は、本発明の実施例■を説明するための半導体集
積回路装置の要部平面図である。 図中、1・・・半導体基板、2・・・素子間分離用絶縁
膜、3.3G、7・・・導電膜、3A・・・多結晶シリ
コン膜、3B・・・モリブデンシリサイド膜、4,5・
・・絶縁膜、6・・・接続孔である。

Claims (1)

  1. 【特許請求の範囲】 1、電気的に分離されて半導体基板上部に、高融点金属
    膜又は高融点金属とシリコンとの化合物であるシリサイ
    ド膜からなる第1の導電膜を設け、該第1の導電膜を覆
    うようにグラスフローを施したフォスフオシリケートガ
    ラス膜からなる第1の絶縁膜を設けてなる半導体集積回
    路装置であって、前記第1の導電膜を、前記第1の絶縁
    膜との間で剥離が生じない所定の面積になるような形状
    にしたことを特徴とする半導体集積回路装置。 2、前記第1の導電膜は、高融点金属膜又はシリサイド
    膜と、その下部に設けられた多結晶シリコン膜とにより
    構成されていることを特徴とする特許請求の範囲第1項
    記載の半導体集積回路装置。 3、前記第1の導電膜と第1の絶縁膜とは、それらの間
    に、グラスフローにより、多結晶シリコン膜から高融点
    金属膜又はシリサイド膜が剥離する不要な応力を緩和す
    るための第2の絶縁膜が設けられ、前記第1の導電膜は
    、前記第2の絶縁膜との間で剥離が生じない所定の面積
    になるような形状にしたことを特徴とする特許請求の範
    囲第2項記載の半導体集積回路装置。
JP14238484A 1984-07-11 1984-07-11 半導体集積回路装置 Pending JPS6123342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14238484A JPS6123342A (ja) 1984-07-11 1984-07-11 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14238484A JPS6123342A (ja) 1984-07-11 1984-07-11 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS6123342A true JPS6123342A (ja) 1986-01-31

Family

ID=15314108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14238484A Pending JPS6123342A (ja) 1984-07-11 1984-07-11 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS6123342A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224030B2 (en) * 2000-04-27 2007-05-29 Infineon Technologies Ag Method and apparatus for producing rectangular contact holes utilizing side lobe formation
CN100422716C (zh) * 2000-03-03 2008-10-01 矿井安全装置公司 气体传感器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100422716C (zh) * 2000-03-03 2008-10-01 矿井安全装置公司 气体传感器
US7224030B2 (en) * 2000-04-27 2007-05-29 Infineon Technologies Ag Method and apparatus for producing rectangular contact holes utilizing side lobe formation

Similar Documents

Publication Publication Date Title
JPH0611076B2 (ja) 半導体装置の製造方法
JPS6123342A (ja) 半導体集積回路装置
JP4231580B2 (ja) 半導体装置
JPS609159A (ja) 半導体装置
JPS63133672A (ja) 半導体装置
JPS6292470A (ja) 半導体装置
JP4911918B2 (ja) 半導体装置の製造方法
JP2000252266A (ja) 半導体装置
JPS6020548A (ja) 集積回路における入力保護装置
JPS60109251A (ja) 半導体集積回路装置
JP2707017B2 (ja) 容量素子
JPS6223134A (ja) 半導体集積回路装置の製造方法
JP2001135639A (ja) 半導体装置およびその製造方法
JPH06168941A (ja) 半導体装置及びその製造方法
JP2753058B2 (ja) 半導体装置の製造方法
JPS6123343A (ja) 半導体集積回路装置の製造方法
JPH06151817A (ja) 半導体装置及びその製造方法
JPH06216233A (ja) 高耐圧半導体装置
JPH05267595A (ja) 半導体装置の製造方法
JPS6123341A (ja) 半導体集積回路装置の製造方法
JPS59224142A (ja) 多層配線の形成方法
JPH0569309B2 (ja)
JPS6267870A (ja) 半導体集積回路装置の製造方法
JPH08274265A (ja) 半導体装置
JP2005167109A (ja) 半導体装置及びその製造方法