JPS6123341A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、半導体集積回路装置に適用して有効な技術に
関するものであり、特に、高融点金属膜又は高融点金属
とシリコンとの化合物であるシリサイド膜からなる導電
膜を備えた半導体集積回路装置に適用して有効な技術に
関するものである。

［背景技術］ 半導体集積回路装置は、動作時間の高速化を図ることが
重要な技術的課題の一つとされている。

このために、種々の熱処理工程に耐え得る配線材料とし
て、多結晶シリコン膜に替えて、低抵抗値を有する高融
点金属膜又はシリサイド膜を採用する傾向にある。

一般的に、ＭＩＳＦＥＴのゲート電極として用いる場合
には、高融点金属膜又はシリサイド膜の下部に、多結晶
シリコン膜を設けることが必要とされる。これは、特開
昭５７−１９４５６７号公報に記載されているように、
ＭＩＳＦＥＴのしきい値電圧に変動を生じさせないため
である。

ところが、多結晶シリコン膜と高融点金属膜又はシリサ
イド膜とで形成される導電膜」一部に、フオスフォシリ
ケートガラス（以下、ＰＳＧという）膜を形成し、平担
化を促進するべく周知のグラスフローあるいは絶縁膜の
穴加工後のｎ拡散層の拡大用のリン雰囲気での熱処理（
以下、リン処理という）を施すと、以下に述べる問題点
が生じる。

ＰＳＧ膜のグラスフローあるいはリン処理で生じる不要
な応力により、多結晶シリコン膜から高融点金属膜又は
シリサイド膜が剥離するので、半導体集積回路装置の電
気的信頼性が低下する。

そこで、導電膜を覆うように、剥離を防止する絶縁膜を
設ける技術手段が、先に本願出願人により出願されてい
る（特願昭５８−２１６３１９号。

同５８−２１６３２０号）。

しかしながら、かかる技術における実験ならびにその検
討の結果、本発明者は、前記導電膜をマスクとして用い
、Ｍ　Ｉ　Ｓ　ＦＥＴのソース、ドレイン領域を形成す
る不純物を・導入した場合に、以下に述べる原因により
、新たなる問題点を見い出した。

露出された高融点金属膜又はシリサイド膜に不純物が導
入されると、その結晶に損傷を生じる。

この結晶の損傷が内部応力となり、その残存のままＰＳ
Ｇ膜を形成しグラスフローを施すと、高融点金属膜又は
シリサイド膜と剥離を防止する絶縁膜との間で、新たな
る剥離を生じる。このため、所望の設計による電気的特
性を得ることができないので、半導体集積回路装置の電
気的信頼性が低下してしまう。

また、本発明者の実験で４主、剥離を防止する絶縁膜、
を使用しないで１、直接Ｐ、ＳＧ膜を形成し、グラスフ
ローあるいはリン処理を施、シても、それらの間で、同
様に新たなる剥離を生じることが確認され、ている。　
　　　　　　・ ［発明の目的、］、。

本発明の目的、は１．高融点金属−又は、シリサイド呵
からなる導電膜を備えた半導体集積回路装置において、
その電気的信頼性１を向上することが可能な技術手段を
提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

［発明の概要］ 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記の−とおりである。

すなわち、不純物の導入により高融点金属膜又はシリサ
イド膜に生じる結晶の損傷による内部応力を、残存しな
いように熱処理によって除去するので、この後にＰＳＧ
膜を形成しグラスフローを施すことにより生じる、新た
なる剥離を防止することができる。

この結果、半導体集積回路装置の電気的信頼性を向上す
ることができる。

以下、本発明の構成について、本発明を、２重ドレイン
構造のＭＩＳＦＥＴを備えた半導体・集積回路装置に適
用した一実施例とともに説明する。

［実施例］　　′　　　　・　　　　　　　　゛　□第
１図乃至第７図は、本発明の一実施例の製造方法を説明
するための各製造工程における半導体集積回路装置の要
部断面図である。

なお、実施例の全回において、同一機能を有するものは
同一符号を付け、そのくり返しの説明は省略する。

まず、単結晶シリコンからなるＰ−型の半導体基板ｌを
用意する。そして、第１図に示すように、半導体素子間
となる半導体基板１の主面上部に、素子間分離用絶縁膜
２を形成し、半導体素子形成領域となる半導体基板ｌ主
面上部に、ゲート絶縁膜となる絶縁膜３を形成する。

第１図に示す工程の後に、第２図に示すように、絶縁膜
３の所定上部にゲート電極となる導電膜４を形成する。

この導電膜４は、半導体集積回路装置の動作速度の高速
化を図るために、多結晶シリコン膜４Ａと、モリブデン
シリサイド膜４Ｂとを順次積層して形成する。モリブデ
ンシリサイド膜４Ｂは、それ以外に、チタン、タングス
テン、タンタル等の高融点金属膜又はそれらとシリコン
との化合物であるシリサイド膜でもよい。

第２図に示す工程の後に、２重ドレイン構造を形成する
ために、導電膜４を不純物導入用マスクとして用い、絶
縁膜３を通して導電膜４両側部の半導体基板ｌの主面部
に不純物を導入する。この不純物は、Ｉ　ＸＩＯ”　　
［ａｔｍｓ／ｃａ＋”　１程度のリンイオンを用い、５
０［ＫｅＶ］程度のエネルギで導入する。

この後、第３図に示すように、導入された不純物に引き
伸し拡散を施し、ｎ−型の半導体領域５を形成する。こ
の工程と同時に、モリブデンシリサイド膜４Ｂを結晶化
させる。

前記不純物の導入は、後述するヒ素イオンに比べて小さ
な原子量を有するリンイオンを用い、比較的小さいエネ
ルギで導入しており、かつ、引き伸し拡散を施す熱処理
工程が組込まれているので、モリブデンシリサイド膜４
Ｂは結晶の損傷がほとんど生じない。

第３図に示す工程の後に、２重ドレイン構成を形成する
ために、導電膜４を不純物導入用マスクとして用い、絶
縁膜３を通して導電膜４両側部の半導体領域５の主面部
に不純物を導入する。この不純物は、Ｉ　ＸＩＯ”　　
［ａｔｍｓ／ｃｍ２］程度のヒ素イオンを用い、８０［
ＫｅＶ］程度のエネルギで導入する。

この不純物の導入は、原子量の大きなヒ素イオンを用い
、比較的大きなエネルギで導入されているので、モリブ
デンシリサイド膜４Ｂに結晶の損傷を生じ、その内部に
新たなる剥離を誘発する応力が発生する。

この後、第４図に示すように、導入された不純物に引き
伸し拡散を施してｎ＋型の半導体領域６を形成するとと
もに、不純物の導入によりモリブデンシリサイド膜４Ｂ
に発生した内部応力を除去する。

この引き伸し拡散、すなわち、熱処理工程は。

モリブデンシリサイド膜４Ｂに応力を残存させないよう
に、例えば、９５０　［’Ｃ］程度の熱処理温度で、１
０　［ｍｉｎ］程度の時間で処理する。そして、この熱
処理工程は、導電膜４を覆う絶縁膜形成前に施す方が好
ましい。

これまでの工程で、主として、半導体基板１゜絶縁膜３
．導電膜４．一対で２重構造の半導体領域５，６により
形成されるＭＩＳＦＥ’Ｔが略完成する。

第４図に示す工程の後に、少なくとも導電膜４を覆うよ
うに、ＰＳＧ膜のグラスフローによるモリブデンシリサ
イド膜４Ｂの剥離を防止するために、絶縁膜７を形成す
る。二の絶縁膜７は、例えば、プラズマ技術又は化学的
気相析出技術よ゛る酸化シリコン膜、窒化シリコン膜で
形成する。

そして、絶縁膜７上部に平担化を促進するための絶縁膜
８を形成する。この絶縁膜８は、ＰＳＧ膜を用い、グラ
スフローを施すことができるように、６　［ｍｏ１％］
程度以上のリン濃度を有するように形成する。

この後、半導体素子間を電気的に接続するために、導電
膜４の所定上部の絶縁膜７，８及び半導体領域６所定上
部の絶縁膜３，７．８を選択的に除去し、第５図に示す
ように、接続孔９Ａ、９Ｂを形成する。

第５図に示す工程の後に、第６図に示すように、絶縁膜
８にグラスフローを施し、その上部を平担化させた絶縁
膜８Ａを形成する。

このグラスフローは、モリブデンシリサイド膜４Ｂと絶
縁膜７との間で不要な新たなる剥離を生じ易させる（特
に、一点鎖線で区画されている部分）。これは、モリブ
デンシリサイド膜４Ｂに、不純物の導入による内部応力
が残存している場合に、著しく発生する。しかし、本実
施例では、熱処理を施すことにより、モリブデンシリサ
イド膜４Ｂに応力が残存しないようにしているので、グ
ラスフローを施しても、新たなる剥離を生じることがな
い。

第６図に示す工程の後に、第７図に示すように、接続孔
９Ａ、９Ｂを通して導電膜４及び半導体領域６と接続す
るように、絶縁膜８Ａ上部に導電膜１０を形成する。こ
の導電膜ｌＯは、例えば、スパッタ技術によるアルミニ
ウム膜を用いて形成する。

これら一連の製造方法によって、本実施例の半導体集積
回路装置は完成する。なお、この後に。

保護膜等の処理工程を施してもよい。

次に、各製造工程におけるモリブデンシリサイド膜の内
部の応力状態について説明する。

第８図乃至第１０図は、本発明の一実施例を説明するた
めの図であり、第８図は、各製造工程における半導体集
積回路装置を形成する半導体ウェーハのそり量を示す図
、第９図は、各製造工程におけるモリブデンシリサイド
膜の電気的特性を示す図、第１０図は、各製造工程にお
ける半導体つ工−ハの断面図である。

第８図において、横軸は製造工程を示す。Ｐ＋はモリブ
デンシリサイド膜４Ｂの形成工程である。

Ｐ２はモリブデンシリサイド膜４Ｂの結晶化のための熱
処理工程である。Ｐ３は半導体領域６を形成するための
不純物（ヒ素イオン）の導入工程である。Ｐ４は不純物
の導入によりモリブデンシリサイド膜４Ｂに生じる内部
応力を除去する工程で一１１＝ ある。

縦軸は半導体ウェーハのそり量［μｍ］、すなわち、モ
リブデンシリサイド膜４Ｂに生じる内部応力量を示す。

第９図において、横軸は前記第８図と同様に製造工程を
示す。縦軸はモリブデンシリサイド膜４Ｂの抵抗値［Ω
／口］を示す。

第８図及び第９図において、αはＩ　ＸＩＯ”［ａｔｍ
ｓ／ｃｕ＋”、　］程度のヒ素イオンが導入されるモリ
ブデンシリサイド膜４Ｂを有する半導体ウェーハであ、
る。βはＩ　ＸＩＯ”　　［ａｔｍｓ／ｃｕ＋”　］程
度のヒ素イオンが導入されるモリブデンシリサイド膜４
Ｂを有する半導体ウェーハである。γは５ｘ１０”　　
［ａｔｌＩｌｓ／ｃｍ２］程度のヒ素イオンが導入され
るモリブデンシリサイド膜４Ｂを有する半導体ウェーハ
である。

第１０図において、ａは第８図における半導体ウェーハ
Ａのそり量である。

第８図及び第９図から明らかなように、不純物の導入（
Ｐ２→Ｐ３）により、半導体ウェーハＡのそり量ａが著
しく変動するので、モリブデンシリサイド膜４Ｂは、結
晶が損傷された状態になり。

その内部に応力が発生している。この状態におけるモリ
ブデンシリサイド膜４Ｂの抵抗値は増加する。

この内部応力が残存しないように、モリブデンシリサイ
ド膜４Ｂに、１０　［ｍｉｎ］程度で９５０［℃］程度
の熱処理を施す（ｐａ→Ｐ４）。これにより、その内部
応力が略除去され、その抵抗も低減される。

［効果］ 以上説明したように、本願において開示された新規な技
術手段によれば、以下に述べるような効果を得ることが
できる。

（１）不純物の導入により高融点金属膜又はシリサイド
膜に生じる内部応力を、残存しないように熱処理によっ
て除去することができるので、この後にＰＳＧ膜を形成
しグラスフローあるいはリン処理を施すことにより生じ
る、新たなる剥離を防止することができる。

（２）前記（１）により、新たなる剥離の発生を防止す
ることができるので、半導体集積回路装置の電気的信頼
性を向上することができる。

以上１本発明者によってなされた発明を、実施例にもと
づき具体的に説明したが、本発明は、前記実施例に限定
されるものではなく、その要旨を逸脱しない範囲におい
て、種々変形し得ることは勿論である。

例えば、前記実施例は、不純物が導入されることで、高
融点金属膜又はシリサイド膜に内部応力が発生し、その
内部応力が残存しないように熱処理を施した例について
説明したが、前記不純物を導入する工程の前に、前記導
電膜を形成するためのエツチング用マスクを形成し、該
マスクを用いて導電膜を形成し、その後に、マスクを用
いて高融点金属膜又はシリサイド膜への不純物の導入を
防止し、その応力を残存させないようにしてもよし）。

また、前記実施例は、２重ドレイン構造のＭＩＳＦＥＴ
を備えた半導体集積回路装置を用いた例について説明し
たが、ダイナミック型ランダムアクセスメモリ、スタテ
ィック型ランダムアクセスメモリ、マスクＲＯＭ等、多
結晶シリコン膜と高融点金属膜又はシリサイド膜とで形
成される導電膜を有する半導体集積回路装置でもよい。

また、前記実施例は、多結晶シリコンと高融点金属膜又
はシリサイド膜とで形成される導電膜を備えた半導体集
積回路装置を用いて説明したが、高融点金属膜又はシリ
サイド膜で形成される導電膜であってもよい。

【図面の簡単な説明】

第１図乃至第７図は、本発明の一実施例の製造方法を説
明するための各製造工程における半導体集積回路装置の
要部断面図、 第８図乃至第１０図は、本発明の一実施例を説明するた
めの図であり、 第８図は、各製造工程における半導体集積回路装置を形
成する半導体ウェーハのそり量を示す図、第９図は、各
製造工程におけるモリブデンシリサイド膜の電気的特性
を示す図、 第１０図は、各製造工程における半導体ウェーハの断面
図である。 図中、ｌ・・・半導体基板、２・・・素子分離用絶縁膜
、３．７，８，８Ａ・・・絶縁膜、４，１０・・・導電
膜、４Ａ・・・多結晶シリコン膜、４Ｂ・・・モリブデ
ンシリサイド膜、５，６・・・半導体領域、９Ａ、９Ｂ
・・・接続孔である。 一１７−−２２１− 抛−＊露件−くらｙｅ、−、Ｈ ｇＧ・・ト首′請び

Claims (1)

1. 【特許請求の範囲】 １、電気的に分離されて半導体基板上部に、高融点金属
   膜又は高融点金属とシリコンとの化合物であるシリサイ
   ド膜からなる導電膜を形成する工程と、該導電膜を利用
   して半導体基板主面部に、半導体領域等を形成するため
   の不純物を導入する工程と、この後、前記導電膜を覆う
   ようにフオスフォシリケートガラス膜を形成する工程と
   、この膜の平担化のためのグラスフローを施すかあるい
   はこの膜の穴あけ加工後の不純物を導入する工程とを有
   する半導体集積回路装置の製造方法であって、前記不純
   物を導入する工程の前又は後に、前記導電膜に、不純物
   の導入による応力を残存させない工程を具備してなるこ
   とを特徴とする半導体集積回路装置の製造方法。 ２、前記応力を残存させない工程は、前記不純物を導入
   する工程の後に、不純物の導入で生じる前記導電膜の内
   部応力を、熱処理で除去して残存させないようにしたこ
   とを特徴とする特許請求の範囲第１項記載の半導体集積
   回路装置の製造方法。 ３、前記応力を残存させない工程は、前記不純物を導入
   する工程の前に、前記導電膜を形成するためのエッチン
   グ用マスクを形成し、該マスクを用いて導電膜への不純
   物の導入を防止し、その内部応力を残存させないように
   したことを特徴とする特許請求の範囲第１項記載の半導
   体集積回路装置の製造方法。 ４、前記導電膜を形成する工程は、多結晶シリコン膜を
   形成し、その上部に高融点金属膜又はシリサイド膜を形
   成する工程からなることを特徴とする特許請求の範囲第
   １項乃至第３項記載のそれぞれの半導体集積回路装置の
   製造方法。 ５、前記フォスフォシリケートガラス膜を形成する工程
   の前に、そのグラスフローにより、多結晶シリコン膜か
   ら高融点金属膜又はシリサイド膜が剥離する不要な応力
   を緩和するために、前記導電膜を覆う絶縁膜を形成する
   工程が設けられていることを特徴とする特許請求の範囲
   第４項記載の半導体集積回路装置の製造方法。