JPS6123343A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、半導体集積回路装置に適用して有効な技術に
関するものであ□す、特に、高融点金属膜又は高融点金
属とシリコンとの化合物であるシリサイド膜からなる導
電膜を備えた半導体集積回路装置に適用して有効な技術
に関するもので風る。

［背血技術］　′ 半導体集積回路装置は、動作時間の高速化を図ることが
重要な技術的課題の一つとされている。

３ｏた□。、種′ヶ。熱ｆｉオニ、。耐えゎ１晶、。

料として、門結晶シＩＪ　］ン膜に替えて、低抵抗値を
箸すｉ融点金属膜又はシリサイド膜を採用する傾向にあ
る。

一般的に、Ｍ　Ｉ　Ｓ　ＦＥＴのゲート電極として用い
る場合には、高融点金属膜又はシリサイド膜の下部に、
多結晶シリコン膜を設けることが必要とされる。これは
、特開昭５７−１９４５６７号公報に記載されているよ
うに、ＭＩＳＦＥＴのしきい値電圧に変動を生じさせな
いためである。

ところが、多結晶シリコン膜と高融点金属膜又はシリサ
イド膜とで形成される導電膜上部に、フォスフォシリケ
ートガラス（以下、ＰＳＧという）膜を形成し、平担化
を促進するべく周知のグラスフローあるいはＰＳＧ膜へ
のコンタクトホール形成後のリンの半導体基板への導入
のためのリン雰囲気での熱処理（以下、リン処理という
）を施す　□と、以下に述べる問題点が生じる。

ＰＳＧ膜のグラスフローで生じる不要な応力により、多
結晶シリコン膜から高融点金属膜又はシリサイド膜が剥
離するので、半導体集積回路装置の電気的信頼性が低下
する。

そこで、導電膜を覆うように、剥離を防止する絶縁膜を
設ける技術手段が、先に本願出願人により出願されてい
る（特願昭５８−２１６３１９号。

同５８−２１６３２０号）。

しかしながら、かかる技術における実験ならびにその検
討の結果、本発明者は、前記導電膜を覆うように剥離を
防止する絶縁膜とＰＳＧ膜とを形成し、グラスフローを
施す前に、導電膜とそれに接続される上部のアルミニウ
ム膜とを接続する接続孔を形成する場合に、以下に述べ
る原因により、新たなる問題点を見い出した。

高融点金属膜又はシリサイド膜と剥離を防止する絶縁膜
との熱膨張率が異なるために、それらにグラスフローに
よる応力を生じる。このため、接続孔を形成した部分に
おける接着力が低下するので、高融点金属膜又はシリサ
イド膜と剥離を防止する絶縁膜との間で、新たなる剥離
を生じる。この結果、所望の設計による電気的特性を得
ることができないので、半導体集積回路装置の電気的信
頼性が低下してしまう。

また、本発明者の実験では、剥離を防止する絶縁膜を使
用しないで、直接ＰＳＧ膜を形成し、グラスフローある
いはリン処理を施しても、それらの間で同様に新たなる
剥離を生じることが確認されている。

［発明の目的］ 本発明の目的は、高融点金属膜又はシリサイド膜からな
る導電膜を備えた半導体集積回路装置において、その電
気的信頼性を向上することが可能な技術手段を提供する
ことにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

［発明の概要］ 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、高融点金属膜又はシリサイド膜からなる導電
膜を覆うようにＰＳＧ膜を形成し、グラスフローを施し
た後に、接続孔を形成することにより、グラスフロ一時
に接続孔の形成による導電膜とＰＳＧ膜との接着力の低
下を生じることがないので、新たなる剥離を防止するこ
とができる。

この結果、半導体集積回路装置の電気的信頼性を向上す
ることができる。

以下、本発明の構成について、本発明を、２重ドレイン
構造のＭ　Ｉ　Ｓ　ＦＥＴを備えた半導体集積回路装置
に適用した一実施例とともに説明する。

［実施例］ 第１図乃至第７図は１本発明の一実施例の製造方法を説
明するための各製造工程における半導体集積回路装置の
要部断面図である。

なお、実施例の全図において、同一機能を有するものは
同一符号を付け、そのくり返しの説明は省略する。

まず、単結晶シリコンからなるＰ−型の半導体基板ｌを
用意する。そして、第１図に示すように、半導体素子間
となる半導体基板１の主面上部に、素子間分離用絶縁膜
２を形成し、半導体素子形成領域となる半導体基板ｌ主
面上部に、ゲート絶縁膜となる絶縁膜３を形成する。

第１図に示す工程の後に、第２図に示すように、絶縁膜
３の所定上部にゲート電極となる導電膜４を形成する。

この導電膜４は、半導体集積回路装置の動作速度の高速
化を図るために、多結晶シリコン膜４Ａと、モリブデン
シリサイド膜４Ｂとを順次積層して形成する。モリブデ
ンシリサイド膜４Ｂは、それ以外に、チタン、タングス
テン、タンタル等の高融点金属膜又はそれらとシリコン
との化合物であるシリサイド膜でもよい。

第２図に示す工程の後に、２重ドレイン構造を形成する
ために、導電膜４を不純物導入用マスクとして用い、絶
縁膜３を通して導電膜４両側部の半導体基板１の主面部
に不純物を導入する。この不純物は、ｌ×１０１４［ａ
ｔｌＩｌｓ／ｃＩ１１２］程度のリンイオンを用い、５
０［ＫｅＶ］程度のエネルギで導入する。

この後、第３図に示すように、導入された不純物に引き
伸し拡散を施し、ｎ−型の半導体領域５を形成する。こ
の工程と同時に、モリブデンシリサイド膜４Ｂを結晶化
させる。

第３図に示す工程の後に、２重ドレイン構造を形成する
ために、導電膜４を不純物導入用マスクとして用い、絶
縁膜３を通して導電膜４両側部の半導体領域５の主面部
に不純物を導入する。

この不純物は、Ｉ　ＸＩＯ”　　［ａｔｍｓ／ｃｍ２］
程度のヒ素イオンを用い、８０［ＫｅＶ］程度のエネル
ギで導入する。

この不純物の導入は、前記リンイオンに比べて原子量の
大きなヒ素イオンを用い、比較的大きなエネルギで導入
されているので、モリブデンシリサイド膜４Ｂに結晶の
損傷を生じ易く、その内部に新たなる剥離を誘発する応
力が発生する。

この後、第４図に示すように、導入された不純物に引き
伸し拡散を施してｎ＋型の半導体領域６を形成するとと
もに、不純物の導入によりモリブデンシリサイド膜４　
Ｂ、に発生した内部応力を除去する。

この引き伸し拡散、すなわち、熱処理工程は、モリブデ
ンシリサイド膜４Ｂに応力を残存させな一７＝ いように、例えば、９５０［”Ｃ］程度の熱処理温度で
、１０　［ｎ＋ｉｎ］程度の時間で処理する。

そして、この熱処理工程は、導電膜４を覆う絶縁膜形成
前に施す方が好ましい。

これまでの工程で、主として、半導体基板ｌ。

絶縁膜３．導電膜４．一対で２重構造の半導体領域５，
６により形成されるＭ　Ｉ　Ｓ　ＦＥＴが略完成する。

第４図に示す工程の後に、少なくとも導電膜４を覆うよ
うに、ＰＳＧ膜のグラスフローによってモリブデンシリ
サイド膜４Ｂが多結晶シリコン膜４Ａから剥離するのを
防止するために、絶縁膜７を形成する。この絶縁膜７は
、例えば、プラズマ技術又は化学的気相析出技術よる酸
化シリコン膜。

窒化シリコン膜で形成する。

そして、絶縁膜７上部に平担化を促進するための絶縁膜
を形成する。この絶縁膜は、ＰＳＧ膜を用い、グラスフ
ローを施すことができるように、６　［ｍｏ１％］程度
以上のリン濃度を有するように形成する。

この後、第５図に示すように、前記絶縁膜にグラスフロ
ーを施し、その上部を平担化させた絶縁膜８を形成する
。

このグラスフローは、モリブデンシリサイド膜４Ｂと＃
！ｉ縁膜７との間で不要な新たなる剥離を生じ易させる
。しかしながら、グラスフロ一時に、後述する接続孔を
形成していないために、モリブデンシリサイド膜４Ｂと
絶縁膜７との接着力が低下することなく極めて良好であ
るので、それらの間で新たなる剥離を生じることはない
。

第５図に示す工程の後に、第６図に示すように、半導体
素子間を電気的に接続するために、導電膜４の所定上部
の絶縁膜７，８及び半導体領域６所定上部の＃！縁膜３
，７．８を選択的に除去し、接続孔９Ａ、９Ｂを形成す
る。

この接続孔９Ａ、９Ｂの形成によって、特に、一点鎖線
で区画されている部分（第６図参照）のモリブデンシリ
サイド膜４Ｂと絶縁膜７との接着力が低下するが、前述
したように、グラスフローを施した後に、接続孔９Ａ、
９Ｂを形成しているので、新たなる剥離を生じることは
ない。

また、絶縁膜７を設けないで、直接ＰＳＧ膜８を形成し
ても同様に新たなる剥離を生じるが、前記と同様に、グ
ラスフローを施した後に、接続孔９Ａ、９Ｂを形成する
ことによって、新たなる剥離を防止することができる。

第６図に示す工程の後に、第７図に示すように、接続孔
９Ａ、９Ｂを通して導電膜４及び半導体領域６と接続す
るように、絶縁膜８上部に導電膜１０を形成する。この
導電膜１０は、例えば、スパッタ技術によるアルミニウ
ム膜を用いて形成する。

これら一連の製造方法によって、本実施例の半導体集積
回路装置は完成する。なお、この後に、保護膜等の処理
工程を施してもよい。

［効果］ 以上説明したように、本願において開示された新規な技
術手段によれば、以下に述べるような効果を得ることが
できる。

（１）高融点金属膜又はシリサイド膜からなる導電膜を
覆うようにＰＳＧ膜を形成し、グラスフローを施した後
に、接続孔を形成することにより、グラスフロ一時に接
続孔の形成による導電膜とＰＳＧ膜との接着力の低下を
生じることがないので、それらの間に生じる新たなる剥
離を防止することができる。

（２）前記（１）により、新たなる剥離の発生を防止す
ることができるので、半導体集積回路装置の電気的信頼
性を向上することができる。

以上、本発明者によってなされた発明を、実施例にもと
づき具体的に説明したが１本発明は、前記実施例に限定
されるものではなく、その要旨を逸脱しない範囲におい
て、種々変形し得ることは勿論である。

例えば、前記実施例は、２重ドレイン構造のＭＩＳＦＥ
Ｔを備えた半導体集積回路装置を用いた例について説明
したが、ダイナミック型ランダムアクセスメモリ、スタ
ティック型ランダムアクセスメモリ、マスクＲＯＭ等、
多結晶シリコン膜と高融点金属膜又はシリサイド膜とで
形成される導電膜を有する半導体集積回路装置でもよい
。

また、前記実施例は、多結晶シリコンと高融点金属膜又
はシリサイド膜とで形成される導電膜を備えた半導体集
積回路装置を用いて説明したが、高融点金属膜又はシリ
サイド膜で形成される導電膜であってもよい。

【図面の簡単な説明】

第１図乃至第７図は、本発明の一実施例の製造方法を説
明するための各製造工程における半導体集積回路装置の
要部断面図・である。 図中、ｌ・・・半導体基板、２・・・素子分離用絶縁膜
、３．７．８・・・絶縁膜、４．−１０・・・導電膜、
４Ａ・・・多結晶シリコン膜、４Ｂ・・・モリブデンシ
リサイド膜、５．・６・・・半導体領域、９Ａ、９Ｂ・
・・接続孔で＝１２−

Claims (1)

1. 【特許請求の範囲】 １、電気的に分離されて半導体基板上部に、高融点金属
   膜又は高融点金属とシリコンとの化合物であるシリサイ
   ド膜からなる第１の導電膜を形成する工程と、該第１の
   導電膜を覆うようにフォスフォシリケートガラス膜を形
   成する工程と、この膜にグラスフローを施すか又はこの
   膜の穴あけ後の不純物を導入する工程と、前記第１の導
   電膜上部のフオスフォシリケートガラス膜に接続孔を形
   成する工程と、該接続孔を通して第１の導電膜と接続す
   るようにフォスフォシリケートガラス膜上部に第２の導
   電膜を形成する工程とを具備してなることを特徴とする
   半導体集積回路装置の製造方法。 ２、前記第１の導電膜を形成する工程は、多結晶シリコ
   ン膜を形成し、その上部に高融点金属膜又はシリサイド
   膜を形成する工程からなることを特徴とする特許請求の
   範囲第１項記載の半導体集積回路装置の製造方法。 ３、前記フォスフォシリケートガラス膜を形成する工程
   は、それ以前に、その後のグラスフローにより、多結晶
   シリコン膜から高融点金属膜又はシリサイド膜が剥離す
   る不要な応力を緩和するために、前記導電膜を覆う絶縁
   膜を形成する工程が設けられていることを特徴とする特
   許請求の範囲第２項記載の半導体集積回路装置の製造方
   法。