JP2005167109A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005167109A
JP2005167109A JP2003406739A JP2003406739A JP2005167109A JP 2005167109 A JP2005167109 A JP 2005167109A JP 2003406739 A JP2003406739 A JP 2003406739A JP 2003406739 A JP2003406739 A JP 2003406739A JP 2005167109 A JP2005167109 A JP 2005167109A
Authority
JP
Japan
Prior art keywords
metal
film
semiconductor device
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003406739A
Other languages
English (en)
Inventor
Akihiro Nakahara
章浩 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003406739A priority Critical patent/JP2005167109A/ja
Publication of JP2005167109A publication Critical patent/JP2005167109A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 ショットキーバリアダイオードの金属と半導体との仕事関数差φＢを下げることで低容量を確保した上で順方向抵抗を低減させ、バリアメタルのコンタクト端にクラックが発生するのを防止する。
【解決手段】 半導体層に金属膜を接触させてある半導体装置において、前記半導体層と前記金属膜との間に、膜応力の大きな金属のシリサイド膜を形成し、前記金属膜には柱状構造をとらない金属を用い、前記シリサイド膜を介して前記金属膜が半導体層に接触する。また、その製造方法において、前記半導体層と膜応力の大きな金属とのシリサイド膜を形成する工程と、前記シリサイド膜に積層して、柱状構造をとらない金属を前記金属膜として形成する工程とを有し、前記シリサイド膜を介して前記金属膜が半導体層に接触する。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、半導体と金属との接合部分を有する半導体装置に適用して有効な技術に関するものである。
ショットキーバリアダイオードのショットキーバリア接合或いはバンプ電極のＵＢＭ（Under Bump Metal）では、仕事関数差φＢの調整或いはコンタクト抵抗の低減を目的として、半導体層と金属膜との間にシリサイド層を形成する場合がある。特に、ショットキーバリア接合の場合には、半導体基板シリコンの極表面での金属接触によって特性をだしており、通常はショットキーバリアメタルと半導体基板とを反応させてシリサイド層を形成、ショットキーバリアメタルの界面部分をシリサイド化しており、シリサイド層を形成した後にバリアメタルを形成する場合は少ない。
下記特許文献１には、シリサイド層をシリサイド層の厚さを変えることによってショットキ―バリアダイオードの順方向抵抗Ｖｆを変化させる例が開示されている。
特開平５−１２１７２８号公報
高周波検波用のショットキーバリアダイオードでは、順方向抵抗ＶＦ、直列抵抗Ｒｓ、容量Ｃｄの低減が求められているが、順方向抵抗Ｖｆと容量Ｃｄとは、トレードオフの関係にあるため、低容量を確保した上で順方向抵抗を低減するためには、金属と半導体との仕事関数差φＢを下げることで実現することができる。
このため、ｐ型半導体基板に対して仕事関数差が小さな金属としてはパラジウムがあるが、パラジウムのシリサイドを半導体基板とバリアメタルとの間に形成した場合に、パラジウムの膜応力が大きく、加えてパラジウムと酸化シリコンとの反応が少ないため、バリアメタルのコンタクト端にクラックを発生させることがある。バリアメタルにクラックが発生すると、バリアメタルにアルミニュウムが積層されている場合には、前記クラックからアルミニュウムが析出し、逆方向電流を増加させてしまう、更にはアルミニュウムが半導体基板に達して短絡を生じてしまうという問題がある。
本発明の課題は、これらの問題点を解決し、ショットキーバリアダイオードの金属と半導体との仕事関数差φＢを下げることで低容量を確保した上で順方向抵抗を低減させ、バリアメタルのコンタクト端にクラックが発生するのを防止することが可能となる技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体層に金属膜を接触させてある半導体装置において、前記半導体層と前記金属膜との間に、膜応力の大きな金属のシリサイド膜を形成し、前記金属膜には柱状構造をとらない金属を用い、前記シリサイド膜を介して前記金属膜が半導体層に接触する。
また、その製造方法において、前記半導体層と膜応力の大きな金属とのシリサイド膜を形成する工程と、前記シリサイド膜に積層して、柱状構造をとらない金属を前記金属膜として形成する工程とを有し、前記シリサイド膜を介して前記金属膜が半導体層に接触する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、パラジウムシリサイドを用いることにより仕事関数差φＢを下げることができるという効果がある。
（２）本発明によれば、上記効果（１）により、低容量を確保した上でショットキーバリアダイオードの順方向抵抗を低減させることができるという効果がある。
（３）本発明によれば、バリアメタルにチタンを用いることによりコンタクト端にクラックが発生するのを防止することができるという効果がある。
（４）本発明によれば、上記効果（３）により、逆方向電流の増加を防止する、或いはアルミニュウムが半導体基板に達して短絡を生じるといった特性不良の発生を防止することができるという効果がある。
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の一実施の形態である半導体装置に用いられるショットキーバリアダイオードの半導体チップを示す縦断面図である。
このショットキーバリアダイオード１は、高不純物濃度のｐ＋型単結晶シリコン等の半導体基体２に高不純物濃度のｐ型エピタキシャル層３を形成した半導体基板主面を保護絶縁膜４によって被覆し、保護絶縁膜４を部分的に除去して露出させた半導体基板主面中央部の接続領域に厚さ２０ｎｍ程度のパラジウムシリサイド膜５を形成し、シリサイド膜５上にチタンからなる厚さ３５０ｎｍ程度のバリアメタル６を積層し、バリアメタル６の上に例えばアルミニュウムを主成分とした厚さ２μｍ程度の表面電極７を形成し、シリサイド膜５、バリアメタル６及び表面電極７の金属積層膜と半導体基板主面とがショットキーバリア接合した構成となっており、半導体基板裏面の半導体基体２には、例えば金を主成分とした裏面電極８を接続してある。
本実施の形態のショットキーバリアダイオード１では、ｐ型エピタキシャル層３である半導体層と金属との接合面にパラジウムシリサイド膜５を用いることにより、仕事関数差φＢを下げて、低容量を確保した上でショットキーバリアダイオード１の順方向抵抗を低減させることができる。
本実施の形態のようにパラジウムシリサイド膜５を形成した場合には、パラジウムの膜応力が大きいために積層されるバリアメタル６に大きな力が加わってしまう。例えばタングステンのような通常の柱状構造をとる金属をバリアメタル６とした場合には、柱状の結晶が垂直方向に整列した状態となっているために、最も応力が強くなるコンタクト端では、膜応力により水平方向に力が加えられると、結晶の粒界に水平・垂直方向の力が加わることとなり粒界で割れてしまい、クラックが発生することがある。
このため、本実施の形態では、バリアメタル６に柱状構造をとらない金属であるチタンを用いることにより、膜応力を吸収することで結晶の粒界で割れてしまうのを防止し、バリアメタル６のコンタクト端にクラックが発生するのを防止することができる。なお、他に膜応力が大きい金属としては、タングステン、モリブデン等があり、他に柱状構造をとらない金属としては、チタンタングステン等がある。
図２に実装状態の縦断面図を示すように、このショットキーバリアダイオード１は、以降の実装工程によって、ショットキーバリアダイオード１の裏面電極８側が一方のリード９に接着導通され、また表面電極７と他方のリード１０とが金等のボンディングワイヤ１１により接続導通されており、ショットキーバリアダイオード１、ボンディングワイヤ１１及びリード９，１０の一部がレジン等の封止体１２によって樹脂封止され、封止体１２の側面からリード９，１０の端部が露出した半導体装置となる。この半導体装置を実装基板等に実装する際には、リード９，１０をハンダ等によって実装基板の配線に接続する。製品外形としては、例えば、通常１００６と呼称される１ｍｍ×０．６ｍｍのサイズとなっている。
続いて、この半導体装置の製造方法について、図３乃至図９を用いて工程毎に説明する。
先ず、高不純物濃度のｐ＋型半導体基体２に高不純物濃度のｐ型エピタキシャル層３を形成した半導体基板の主面に、図３に示すように、熱酸化等により酸化シリコン膜４ａを全面に形成し、この酸化シリコン膜４ａ上に、ＰＳＧ(Phospho Silicate Glass)膜４ｂを全面に形成し、このＰＳＧ膜４ｂ上に、バリアメタルの接続領域となる半導体基板主面の中央を開口したレジストマスク１３をホトリソグラフィにより形成する。なお、酸化シリコン膜４ａとＰＳＧ膜４ｂとによって、保護絶縁膜４が構成されている。続いて、このレジストマスク１３を用いたドライエッチングによって酸化シリコン膜４ａ及びＰＳＧ膜４ｂを選択的に除去し、半導体基板主面を露出させる。この状態を図４に示す。
次に、レジストマスク１３を除去した後に、図５に示すように、パラジウム５´を全面に堆積させる。この状態で熱処理を加えて、図６に示すように、パラジウム５´と半導体基板のエピタキシャル層３との界面に、厚さ２０ｎｍ程度のパラジウムシリサイド膜５を形成し、未反応のパラジウム５´を除去する。この状態を図７に示す。
次に、半導体基板主面の全面にスパッタ等によりバリアメタル６となるチタン膜を堆積させ、バリアメタル６の形成領域を覆うレジストマスク１４をホトリソグラフィにより形成し、このレジストマスク１４を用いたドライエッチングによって前記チタン膜を選択的に除去して、厚さ３５０ｎｍ程度のバリアメタル６を形成する。この状態を図８に示す。なお、バリアメタル６について、通常は２００ｎｍ程度の厚さに形成するが、パラジウムシリサイド膜５を形成した場合には、上層の表面電極８のアルミニュウムを引き寄せるため、本実施の形態ではバリアメタル６を３５０ｎｍ程度に厚くしてある。
次に、レジストマスク１４を除去した後に、半導体基板主面の全面にスパッタ等によりアルミニュウムを主とした金属膜を堆積させ、表面電極７の形成領域を覆うレジストマスク１５をホトリソグラフィにより形成し、このレジストマスク１５を用いたドライエッチングによって前記金属膜を選択的に除去して、厚さ２μｍ程度の表面電極７を形成する。この状態を図９に示す。
続いて、レジストマスク１５を除去した後に、半導体基板主面とは反対側の裏面の半導体基体２に蒸着等により、金を主とした金属膜を堆積させ、裏面電極８を形成すると、図１に示す状態となる。
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、前述した説明ではショットキーバリアダイオードにショットキーバリア接合を形成する場合について記述したが、半導体基板にシリサイド膜を介してバンプ電極のＵＢＭを形成する場合についても、同様に適用することができる。
また、前述した説明ではｐ型半導体基板にショットキーバリア接合を形成する場合について記述したが、ｎ型半導体基板に金属膜を形成する場合についても、同様に適用することができる。
本発明の一実施の形態である半導体装置に用いられるショットキーバリアダイオードの半導体チップを示す縦断面図である。 図１に示すショットキーバリアダイオードの半導体チップの実装状態を示す縦断面図である。 本発明の一実施の形態である半導体装置に用いられるショットキーバリアダイオードの半導体チップを工程毎に示す縦断面図である。 本発明の一実施の形態である半導体装置に用いられるショットキーバリアダイオードの半導体チップを工程毎に示す縦断面図である。 本発明の一実施の形態である半導体装置に用いられるショットキーバリアダイオードの半導体チップを工程毎に示す縦断面図である。 本発明の一実施の形態である半導体装置に用いられるショットキーバリアダイオードの半導体チップを工程毎に示す縦断面図である。 本発明の一実施の形態である半導体装置に用いられるショットキーバリアダイオードの半導体チップを工程毎に示す縦断面図である。 本発明の一実施の形態である半導体装置に用いられるショットキーバリアダイオードの半導体チップを工程毎に示す縦断面図である。 本発明の一実施の形態である半導体装置に用いられるショットキーバリアダイオードの半導体チップを工程毎に示す縦断面図である。
符号の説明
１…ショットキーバリアダイオード、２…半導体基体、３…エピタキシャル層、４…保護絶縁膜、４ａ…酸化シリコン膜、４ｂ…ＰＳＧ膜、５…シリサイド膜、５´…パラジウム、６…バリアメタル、７…表面電極、８…裏面電極、９，１０…リード、１１…ボンディングワイヤ、１２…封止体、１３，１４，１５…レジストマスク。

Claims (5)

  1. 半導体層に金属膜を接触させてある半導体装置において、
    前記半導体層と前記金属膜との間に、膜応力の大きな金属のシリサイド膜を形成し、前記金属膜には柱状構造をとらない金属を用い、前記シリサイド膜を介して前記金属膜が半導体層に接触することを特徴とする半導体装置。
  2. 前記膜応力の大きな金属が半導体に対して仕事関数差が小さな金属であり、具体的にはパラジウムであることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属膜がチタンを用いたバリアメタルであることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記半導体装置がショットキーバリアダイオードを有することを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体装置。
  5. 半導体層に金属膜を接触させてある半導体装置の製造方法において、
    前記半導体層と膜応力の大きな金属とのシリサイド膜を形成する工程と、
    前記シリサイド膜に積層して、柱状構造をとらない金属を前記金属膜として形成する工程とを有し、前記シリサイド膜を介して前記金属膜が半導体層に接触することを特徴とする半導体装置の製造方法。
JP2003406739A 2003-12-05 2003-12-05 半導体装置及びその製造方法 Pending JP2005167109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003406739A JP2005167109A (ja) 2003-12-05 2003-12-05 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003406739A JP2005167109A (ja) 2003-12-05 2003-12-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005167109A true JP2005167109A (ja) 2005-06-23

Family

ID=34729000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003406739A Pending JP2005167109A (ja) 2003-12-05 2003-12-05 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005167109A (ja)

Similar Documents

Publication Publication Date Title
JP4956928B2 (ja) 半導体装置
JP5004800B2 (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
JP4373866B2 (ja) 半導体装置の製造方法
JP2007142138A (ja) 半導体装置
JP2010171386A (ja) 半導体装置及びその製造方法
JP4411695B2 (ja) 窒化物半導体発光素子
US9768120B2 (en) Semiconductor device assembly including a chip carrier, semiconductor wafer and method of manufacturing a semiconductor device
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
JP2001168093A (ja) 半導体装置
JP2023054250A (ja) 半導体装置
US11417623B2 (en) Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer
JP7234432B2 (ja) 半導体装置
JP2007019215A (ja) 半導体装置及びその製法
JP2014022505A (ja) 半導体装置およびその製造方法
JP7280261B2 (ja) 半導体素子および半導体装置
US7045831B2 (en) Semiconductor device
US5659202A (en) Semiconductor device with a pair of dummy electrodes below an inner lead
JP2023174895A (ja) 半導体素子および半導体装置
JP6860334B2 (ja) 半導体装置
JP6210482B2 (ja) 半導体装置および半導体装置の製造方法
JPH06177200A (ja) 半導体集積回路装置の形成方法
JP2005167109A (ja) 半導体装置及びその製造方法
JP5899740B2 (ja) 半導体装置の製造方法
JP2007514312A (ja) 補強された内部接続メタライゼーションを有するワイヤボンディングされた半導体部品
JP2009038140A (ja) 半導体装置およびその製造方法