JP2007514312A - 補強された内部接続メタライゼーションを有するワイヤボンディングされた半導体部品 - Google Patents

補強された内部接続メタライゼーションを有するワイヤボンディングされた半導体部品 Download PDF

Info

Publication number
JP2007514312A
JP2007514312A JP2006543682A JP2006543682A JP2007514312A JP 2007514312 A JP2007514312 A JP 2007514312A JP 2006543682 A JP2006543682 A JP 2006543682A JP 2006543682 A JP2006543682 A JP 2006543682A JP 2007514312 A JP2007514312 A JP 2007514312A
Authority
JP
Japan
Prior art keywords
semiconductor
metallization
chip
contact
interconnect metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006543682A
Other languages
English (en)
Inventor
イェルク、ベーレンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2007514312A publication Critical patent/JP2007514312A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

ドープされたシリコン基板製の半導体チップ２を含む半導体部品であって、前記チップは、半導体デバイスの中へドープされて構造化され、そして、コンタクトウインドウ中に内部接続メタライゼーション７を含み、前記半導体チップの前記内部接続メタライゼーションは、ワイヤボンド接続９によって、各外部接続メタライゼーションと接続され、前記内部接続メタライゼーションは、前記ドープされたシリコン基板上に開放格子構造体を有する補強システム８を含むことを特徴とする半導体部品。

Description

本発明は、ドープされたシリコン基板製の半導体チップを含むワイヤボンディングされた半導体部品に関する。チップは、半導体デバイスの中にドープされて構造化され、そして、コンタクトウインドウ中に内部接続メタライゼーションを含み、そして、半導体チップの内部接続メタライゼーションは、ボンドワイヤループによって、半導体部品の各外部接続メタライゼーションと接続される。
ワイヤボンディングされた半導体チップは、ボンドワイヤを経由して外部と電気的に接続される。ボンドワイヤは、他の半導体チップの接続メタライゼーションとの接続と同様に、セラミック基板上、蜘蛛状（ｓｐｉｄｅｒ−ｌｉｋｅ）キャリア上、又はリードフレームの接続ピン上で、半導体チップと外部接続メタライゼーションの間に接続を形成する。半導体チップ上では、ボンドワイヤは、コンタクトウインドウ中のチップ表面上に設けられたメタライゼーションと共に、金属学的コンタクトを形成する電流接続部で終結する。
ボンドワイヤの電流接続部、メタライゼーション及びチップ表面の間は、電気的に高い導電性、機械的安定性及び信頼性のある金属学的コンタクトが作られていなければならない。
しかしながら、ワイヤボンディングに含まれるプロセスステップは非常に敏感である。経験は、通例用いられる冷間圧接プロセスが、チップ表面に十分な機械的負荷をかけることを示した。特に、超音波ワイヤボンディングの場合は、機械的負荷と超音波ストレスの両方がコンタクトにかかる。頻繁に被った損傷は、ワイヤボンディングしている間に直接現れることはないが、後続のパッケージ中のカプセル化、加速耐用寿命試験又は半導体デバイスの動作中の温度変化が半導体部品にさらなる熱負荷をかけた場合に、それ自体明らかになる。
損傷は、拡大し、致命的なひび割れへとつながる（クラッキング）微小なひびとして、又はメタライゼーションの中へ頻繁に広がる（クレータリング）もろくて機械的に脆弱な誘電体層中のクレータとして、又はメタライゼーション層の剥離物として現れる可能性がある。
集積回路の場合、メタライゼーションの最上部に配置された大きなボンドパッドの下に補強システムを設けることが知られている。
例えば、ＥＰ０８７５９３４号公報は、ボンドパッドの下の少なくとも１つの誘電層及びその誘電層内にパターニングされた補強システムを含むボンドパッドの補強システムについて開示している。
個別半導体デバイスと一体になった半導体チップの場合、コンタクトは、誘電層（中間酸化膜）の上に設けられたメタライゼーションレベルを経由して作られる必要はないが、代替的には、コンタクトに必要な空間量を制限し、パフォーマンスを向上させるために、絶縁コーティング中又は保護層中のコンタクトウインドウの金属学的コンタクトを経由してチップ表面上に直接作られても良い。
個別半導体デバイスでは、ボンドワイヤの電流接続部がチップ表面上のメタライゼーションと接続する際に経由するコンタクト表面は比較的小さいので、金属学的コンタクト中の接続強度は相応して非常に弱くなる。結果として、ボンディングワイヤがメタライゼーションを経由してチップ表面と接続されるような接続は、チップ表面へ拡大するひび又はクレータを伴うクラッキング又はクレータリングを、特に、発生させやすい。
上記の課題を解決するために、本発明の目的は、半導体チップ表面から分離してしまうというワイヤボンド接続の傾向を減らし、同時に、電気的特性を実質的に変化させないワイヤボンディングされた半導体部品を提供することにある。
発明が解決するための手段
本発明によれば、この目的は、ドープされたシリコン基板製の半導体チップ２を含むワイヤボンディングされた半導体部品によって達成される。チップは、半導体デバイスの中へドープされて構造化され、そして、コンタクトウインドウ中に内部接続メタライゼーション７を含み、そして、その半導体チップの内部接続メタライゼーションは、ワイヤボンド接続９によって、各外部接続メタライゼーションと接続され、そして、その内部接続メタライゼーションは、ドープされたシリコン基板上に開放格子構造体を有する補強システム８を含む。
本発明は、本発明に係る補強システムを有する内部接続メタライゼーションが、異なる物理的特性を持つ２つの材料層を圧縮することによってコンタクト領域の横力線を妨害させるという発明概念だけでなく、大面積の圧力結合コンタクトを獲得できるようにするという発明概念にも基づくものである。
補強システムは、熱機械的ストレスによって生じる問題の可能性を上述のように削減する。内部コンタクトメタライゼーションと半導体チップ表面の間で結合する力は連続的に分断される。発生するどのストレスも伝達されないので、危機的な大きさにまで膨らむ可能性はない。
補強システムは、接続メタライゼーションと半導体チップの間の熱膨張係数の差の最小化もするので、半導体部品の信頼性を改善する。
発明の好ましい実施例によれば、補強システムは、分離コーティングから形成された開放格子構造体である。
補強システムは、熱酸化膜から形成された開放格子構造であることが特に好ましい。熱酸化膜は、半導体表面の変化によって内部的に発生するので、特性層を形成する。
本発明の範囲では、格子構造体が開放溝構造体となるように形成されることが好ましい。
本発明の他の実施例によれば、格子構造体は、開放管構造体となるように形成されても良い。
最適な効果は、格子構造体の表面比率が、コンタクト領域の５０％より多い場合に達成される。
これら及びその他の発明の解釈は、後述の実施例を参照することによって明らかとなり、解明される。
本発明は、半導体部品としてのＳＭＤバイポーラトランジスタについて以下に述べられているが、当業者によって、本発明は、ＳＭＤバイポーラトランジスタに限定されるものではないと理解されるべきである。
本発明は、一般的には、内部において、ボンドワイヤループの金属学的コンタクトが、直接的に、半導体チップの結晶表面に接続メタライゼーションを有するコンタクトとなるようなワイヤボンド接続を有する全ての半導体部品に関する。
半導体デバイスは、好ましくは、個別バイポーラトランジスタ、特に、プレーナトランジスタ又は電界効果トランジスタ、でも良いが、センサデバイス、キャパシタ、レジスタ又はこれらのデバイスと他のデバイスの組み合わせだけでなく、半導体ダイオード、特に、接合ダイオード又はショットキダイオード、でも良い。
本発明の実施例によれば、このタイプの半導体デバイスは、特に、ベースコンタクト、コレクタコンタクト及びエミッタコンタクトを有し、適切にドープされて構造化された半導体チップを備えた個別バイポーラトランジスタである。半導体チップは、ドープされたシリコン基板製で、そして、ハウジング１に囲まれ、そして、半導体チップのベースコンタクト、コレクタコンタクト及びエミッタコンタクトは、それぞれ、ワイヤボンド接続９によって、ハウジングのベース端子、コレクタ端子及びエミッタ端子と接続される。ハウジングは、通例、表面組込可能なハウジング、いわゆる、ＳＯＴハウジング又はＳＭＤハウジングであり、好ましくは、プラスティック封止をしたリードフレームからなる。
非常に多様な個別トランジスタが商業的に入手可能であるにもかかわらず、それら全ては、共通の構造体を共有する。すなわち、動作中のチップのシリコン基板は、コレクタコンタクトとして機能する。例えば、ｎ型ドープされたシリコン基板は、チップのより下層側のコレクタコンタクト（メタライゼーション）を用いてハウジングのコレクタ端子と接続されるか、又はチップの上層に配置されて取り付けられる。半導体に対するエミッタコンタクト及びベースコンタクトは、チップのより上層側に、非常に細かい形状（＜１μｍ）で配置されている。図１及び２のように、エミッタコンタクト及びベースコンタクトは、半導体チップ表面におけるドープされたエミッタ領域上及びベース領域上の内部接続メタライゼーションという形で設けられる。これらのエミッタコンタクト及びベースコンタクトは、その都度、ボンドワイヤを経由して、キャリアの各エミッタコンタクト又はベースコンタクトと接続される。
そのような半導体チップは、通例、半導体素子が設けられたＳＭＤ（表面実装部品）ハウジングに組み込まれている。すなわち、半導体チップが設けられたハウジングコンタクトは、ハウジングのコレクタコンタクトを画定する。エミッタ及びベースは、ボンドワイヤを経由して、ハウジングの残りのコンタクト又は隣接する半導体チップと接合される。ボンドワイヤだけでなく、チップも、ハウジングによって保護される。
図４は、例えば、回路基板３のような基板上のＳＭＤハウジング１中の本発明に係る半導体部品２のこの実施例の側面を図示している。半導体デバイス２は、リードフレーム４に取り付けられる。ワイヤ接続９は、ボンドワイヤ９２を用いて、デバイス２上の内部接続メタライゼーションとリードフレームの接続ピン４上の外部接続メタライゼーションの間に配置されている。この場合、半導体チップ上のボンドワイヤの電流接続部は、ボールボンド９１によって接続され、ボンドワイヤの他の電流接続部は、リードフレームの接続ピン４のコンタクト表面上のウェッジボンドによって接続される。
接続メタライゼーションのコンタクト表面は、チップ表面まで延びた絶縁コーティング中のコンタクトウインドウによって画定される。
この絶縁コーティングをする材料に関しては、例えば、熱酸化膜、リンガラス、ＬＴＯ若しくはＴＥＯＳが使用可能であり、又はこれらの材料の多層コーティングが適用されても良い。コンタクトホールは、ドライ化学エッチング又はウェット化学エッチングを用いてエッチングされる。
本発明によれば、内部接続メタライゼーションは、開放格子構造体を有する補強システムを含む。
補強システムは、開放格子構造体に配置されたコーティングから形成される。
コーティングは、好ましくは、半導体デバイスの絶縁層及び保護層の製品に用いられるよく知られた誘電体で形成されても良い。
絶縁コーティングに用いられる材料の選択は、メタライゼーションの相互絶縁を得るために必要な誘電特性だけでなく、半導体材料の良好な接着特性の必要性に起因する。材料に関しては、例えば、熱酸化物、リンガラス、ＬＴＯ、ＴＥＯＳ又はこれらの物質の多層コーティングのような酸素及び／又は窒素を含む半導体材料の化合物で作られたものが使用される。三酸化アルミニウムのように、酸素及び／又は窒素を含むアルミニウム化合物も適切に使用され得る。その層は、さらに、特に、半導体チップのシリコン材料のようなシリコンから成る。
補強システムが、熱酸化膜４の開放格子構造体を有するように形成されることが特に好ましい。
製造プロセスの過程では、熱酸化膜は、例えば、マスク酸化膜、表面保護、分散ソース、中間酸化膜及びイオン注入している間のキャッピング層のような様々なプロセスステップを経て自動的に生成される。
熱酸化膜は、半導体表面の変化によって形成されるので、熱酸化膜の製品は、半導体表面上の不純物に対して鈍感になり、優れたボンディング強度を示す。
開放格子構造体は、個々の格子の開口部を互いに分離させるように、ランド又は支持点の形で、熱酸化膜又は絶縁コーティングのための他の材料で形成されている。格子の開口部は、例えば、特に、並列で等間隔のストライプ状の開放構造体のような溝だけでなく、曲がったもの若しくは閉じたストライプ状の構造体、好ましくは、円環若しくは矩形環又は個々の支持点の空孔構造体となるように具現化されても良い。
格子開口部は、代替的には、円形、又は、好ましくは、多角形、特に、長方形のベースを有するチューブ状でも良い。
多くの開放格子構造体の実施例が図３に示されている。
補強システムは、メタライゼーションで発生するストレスを吸収するのに適したいかなる高さもとることができる。このことは、ストレスに対して十分に大きな減衰効果を有するような十分な厚さを有していなければならないことを意味するので、これらのストレスが半導体表面に対して損傷を与えることはない。補強システムは、好ましくは、約５００ｎｍを超えた厚さを有する。さらに、補強システムの厚さは、脆弱性を引き起こすようなものであるべきではない。厚さは、好ましくは、１０ｎｍ〜１０μｍの範囲にある。
層の高さｈの格子のランド幅ｂに対する比率は、好ましくは、１：２５〜１：５０の範囲にある。格子のランド領域と格子開口部領域の間の比率は、好ましくは、３０〜９５％の範囲にあり、最適なものは５０％を超え、より最適なものは７０％を超える。
補強システムは、全体的に、半導体表面より上に配置されても良い。補強システムは、代替的には、全体的に又は部分的に、半導体表面より下に配置されても良い。
メタライゼーションは、補強システムの結果として残った半導体チップのコンタクト領域に適用される。結果として、メタライゼーションと半導体チップの間の接続は、半導体チップ表面の至るところに広がることは無いので、チップ表面、メタライゼーション、補強システム及びボンドワイヤの電流接続部を含むボンドの剛性が減少する。補強システムは、コンタクト表面上のボンドワイヤの機械的反作用を減らす。コンタクト領域で発生する引張応力は、もはや、材料の強度を超え、そして、亀裂の形成がそれ自体明らかになる臨界値に達することはない。
メタライゼーションは、例えば、金属のようないかなる適当な導電材料から形成されても良い。例えば、アルミニウム、銅又はその他の多くの合金が使用され得る。
本発明に係る半導体部品では、内部接続メタライゼーションは、ボンドワイヤループ９を経由して各外部接続メタライゼーションと接続される。
ワイヤボンディングされた半導体チップは、さらに、集積技術及び対象とする用途から独立してハウジング中にカプセル化されている。
開放格子構造体を含む補強システムを有する半導体部品は、以下の
ドーピング及びドープされたシリコン半導体基板を半導体デバイス中へ構造化を行うステップと、
このプロセスの範囲で、アニーリングプロセスにおいて形成された酸化膜を、適合したマスクエッチングを用いてコンタクトウインドウ中の格子構造体として得るステップと、
メタライゼーションを適用して構造化するステップと、
ドープされたシリコン基板の上部領域に全面絶縁層を生成するステップと、
キャリア上へ半導体チップをチップボンディングするステップと、
半導体チップとキャリアの間のワイヤボンド接続を形成するステップと、
カプセル化を行うステップ、
を用いて生産され得る。
開放格子構造体を含む補強システムを有する半導体部品は、さらに、以下のドーピングを行い、ドープされたシリコン半導体基板を半導体デバイス中へ構造化するステップと、
ドープされたシリコン基板の上部領域に全面絶縁層を生成するステップと、
補強構造体を有するコンタクトウインドウを形成するように、開放格子構造体を作るためのマスクを用いて絶縁層中に選択的エッチングを行なうステップと、
予測及びメタライゼーションの構造化を行うステップと、
キャリア上へ半導体チップをチップボンディングするステップと、
半導体チップとキャリアの間のワイヤボンド接続を形成するステップと、
カプセル化を行うステップ、
によって生産され得る。
プレーナ技術の分野におけるプレーナバイポーラトランジスタの生産に関しては、半導体基板中の必要なｐｎ接合は、多くの連続的ステップにおいて、表面からのドーパントの特定のイオン注入によって作られる。出発材料に関しては、一般的には、高抵抗の保護層、ドーパント不浸透性二酸化シリコン又はドーパント不浸透性窒化シリコンで覆われた２００〜６２５μｍの厚さのｎ導電型若しくはｐ導電型単結晶シリコンスライスが使用される。「ウインドウ」は、エッチングを用いて保護層中に形成される。このウインドウを通して、例えば、ｎ導電型シリコン基板の場合のホウ素及びｐ導電型シリコン基板の場合のリンのようなアクセプタ物質又はドナー物質が注入され、その結果、それぞれ、バルク材料とのｐｎ接合を有するｐ導電型領域及びｎ導電型領域となる。これらの領域は、プレーナトランジスタのベースゾーンを形成する。ウインドウは、更なるＳｉＯ２層によって部分的に閉じられていて、そして、開放状態又は新たにエッチングされた開口部を通して逆導電型ドーピング又は増量ドーピングが注入される。このドーピングは、導電型の反転を引き起こし、そして、各ベース領域とエミッタ領域の間のｐｎ接合だけでなくｎ導電型エミッタ領域若しくはｐ導電型エミッタ領域を生成するか、又は高濃度でドープされたコンタクトの接続領域を構成する。
各注入ステップは、実際の注入及び後続の高温での拡散プロセスを含み、ドープされた領域の深さ及び表面濃度に影響を与える。
補強システムを有する接続領域を形成するために、独立した層は、アニーリングによって、堆積されるか、又は形成される。代替的には、先の生産ステップにおいて形成された層は、この目的のために用いられても良い。
好ましくは、コンタクトウインドウ絶縁層は、シリコンの熱酸化によって生産される。
熱二酸化シリコン層を適用する方法は、例えば、酸素又は酸素水蒸気中の９００〜１１００℃の範囲での熱成長プロセスを含む。このプロセスでは、酸素は、反応気体として、高温のシリコン表面を越えて通過する。酸素は、二酸化シリコンを形成するようにシリコンと結合し、結果的に、シリコン表面で、アモルファスでガラス状の層（ｇｌａｓｓ−ｌｉｋｅ ｌａｙｅｒ）となる。熱酸化プロセスは、ドライプロセスと水蒸気を加えることによるウェットプロセスに分けることができる。高い動作温度を避けるべきである場合又はより高い層厚を得るべきである場合は、ウェット酸化プロセスが好ましい。
コンタクトウインドウの絶縁層は、通例のフォトリソグラフィクプロセスを用いて、知られた手法で構造化される。そして、その構造化は、エッチングを用いて、コンタクトウインドウを露出させるためのマスクを使用して実行されても良い。
この目的のために、感光性薄膜は、デバイスのより上側にスピンコーティングされる。その膜は、電気ビームリソグラフィー、レーザー光干渉又は紫外線照射等を用いて露光させられ、次に、所望の構造体が現像される。現像ステップの後は、適切な構造体を装置の材料へ転送するために、残りのマスキング構造体が、デバイスの材料の領域を、例えば、イオン除去、反応性イオンエッチング、ウェット化学エッチング、電気化学エッチング、光化学エッチング、化学補助イオンビームエッチング又はそれらの組み合わせ等のような後続のエッチングステップ又は除去ステップから保護し、次に、マスク層は除去される。
感光性マスキング膜は、後に、溶媒又は酸素プラズマを用いて除去され得る。
ランド又は溝の地形は、好ましくは、非常に有益となるように、できるだけ高くなるように選択されるべきである。アニーリングプロセスによる格子構造体の場合、熱酸化膜で作られた構造体の高さは、典型的には、約１００〜３００ｎｍの範囲にある。より大きな層厚は、熱酸化膜を用いて達成され得る。
エミッタ及びベース領域中に上述のように形成されたコンタクトウインドウは、構造上の大きさ又は直径が一般的に５０〜数百μｍの範囲となる実際のコンタクトウインドウ内で、数分の１μｍ〜数μｍの範囲となる典型的な構造上の大きさ又は直径を有する。
これらの寸法は必須ではないが、一例として選択されるに過ぎない。
上記のプロセスステップによって、コンタクトウインドウの底、すなわち、コンタクトウインドウの結果として露出した単結晶シリコン基板の表面、が補強システムに組み込まれることが達成される。
露出したコンタクトウインドウ中の補強システムの領域は、金属ベース及びエミッタコンタクトのメタライゼーションを形成するために用いられる。
既に洗浄されたこの表面には、次に、例えば、蒸着（電子ビーム蒸着）又はスパッタリングによって、継続的メタライゼーションが設けられる。これらのメタライゼーションを設ける方法は、先行技術であって、それ自体は知られている。最初のメタライゼーションに用いられた材料は、好ましくは、アルミニウム、銅若しくは銀、又はこれらの金属の合金である。その材料と下に広がる半導体材料の間の反応を防ぐため、及び、接着性を改善し、金属と半導体材料の間の境界抵抗値を減少させるために、１又は複数のチタン、クロム、モリブデン、タングステン、プラチナ、パラジウム、銀、ニッケル又はこれら金属とシリコン、窒素又は炭素との化合物の薄膜は、冒頭の半導体スライス上に直接適用されても良い。メタライゼーションの層厚は、２０μｍまでの範囲にある。
次に、内部接続メタライゼーションは、後段にエッチングが続く通例のフォトプロセスにおいてコンタクトが形成されるように構造化される。内部接続メタライゼーションの全体的な高さは、ベース部分だけでなくエミッタ部分とも同じである。コンタクト間に延びた領域の除去は、ウェット化学エッチング又はドライエッチングによって行なわれても良い。
メタライゼーションは、半導体デバイスの製造を実際に完了する。デバイスのテストは、既に行われていても良い。しかしながら、スライスは切断されていなければならず、個々のチップは上述のようにハウジング中へ接着され、又は、はんだ付けされて、合成樹脂によるカプセル化を有するので、グラインディングバック（ｇｒｉｎｄｉｎｇ−ｂａｃｋ）プロセスを用いて所望のスライス厚を作り出し、パッケージングのために背面部を準備し、敏感な回路、そして、特に、メタライゼーションを損傷から保護する必要がある。このことを達成するために、パッシベーションといわれる保護層がスライスに適用される。
パッケージング（いわゆるアセンブリ）のための最終ステップ実行中の回路の保護に加えて、このパッシベーションは、環境の影響からの長期間の保護を提供する機能も果たす。合成樹脂のカプセル化は水分又は有害な気体の浸透を十分に防ぐことはできないので、このことは、特に、産業又は自動車へ応用するための回路の場合に必要である。窒化膜は特定濃度となり、酸化膜は、窒化膜からの高い機械的ストレスに対するバッファとして機能するので、これらの応用分野においては、酸化膜と窒化膜の二重層が成功であることがわかった。
保護層は、二酸化シリコン（ＳｉＯ２）のような適切な絶縁材料から作られても良い。
コンタクトポイントの場所におけるチップ表面上の保護コーティングの下にある半導体部品の電気コンタクトを露出させるために、このパッシベーションは、最終フォトリソグラフィックマスキングプロセス及びエッチングプロセスを用いて、ボンドパッド領域中で、再び、除去されなければならない。
プレーナプロセスの最後に、半導体スライスは切断プロセスを受ける。各半導体デバイス（個別デバイス又は集積回路）を含む結晶部品（チップ）は、特定の形状で存在する。
最後に、半導体部品は、チップが、リードフレーム、すなわち、接続ピン又は接続リード線を有するキャリア、に、例えば、接着剤、又は、はんだ付けによって接続されることで、準備が整う。
後に、ハウジングの一部を形成する半導体チップのキャリア、例えば、蜘蛛状（ｓｐｉｄｅｒ−ｌｉｋｅ）キャリア、リードフレーム又はセラミックキャリア、の上への取り付けは、接着剤又は合金形成（ウェハボンディング）によって実行される。ウェハボンディングによって取り付けられる場合、そのプロセスは共晶接合といわれる。
次に、外部電気コンタクトは、半導体デバイスのコンタクトウインドウから来る金属導体抵抗路中に形成され、外部へ延びる接続ワイヤを取り付けられるコンタクト又はボンディングスポットの中へ広がる。
チップの接続領域（パッド）は、次に、ワイヤボンディングを用いて、関連する金属リードフレーム領域と接続される。
エミッタ領域及びベース領域をコンタクトすることは、ワイヤボンディングプロセスを用いて行われる。
ネイルヘッド又はボールワイヤボンドプロセスの場合、キャパシタ放電は、ワイヤ終端部を溶解させ、ボンドコンタクト領域の上へ圧力をかけられるボールにする。この場所では、ボールと金属は、共に溶接され、再び引き上げられ、そして、リードフレームの接続ピン上にある第２のコンタクト領域へ導かれる。この場所では、圧迫力を受けて削られた結果、ボンド接続となる。
ウェッジワイヤボンドプロセスは、ワイヤ方向へのくさびによって変形したワイヤを除いて、ボールボンドプロセスと同様である。
そのワイヤボンディングプロセスの後は、チップは、絶縁圧縮成型材料又はセラミックのフタを用いてボンドワイヤ及びリードフレームの隣接部と共にカプセル化され、その結果、いわゆる「パッケージ」が形成される。リードフレームの接続ピンは、パッケージを超えて側面方向へ延びる。
ワイヤボンドコンタクト、メタライゼーション及び補強システムを有する半導体チップの断面図である。 ワイヤボンドコンタクト、メタライゼーション及び補強システムを有する半導体チップの平面図である。 開放格子構造体を有する様々な補強システムを示す図である。 半導体チップ、ワイヤボンド接続及び基板上の接続ピンを有するリードフレームを備えた従来のＳＭＤパッケージの側面図である。
符号の説明
１ ハウジング
２ 半導体チップ
３ 基板
４ 接続ピン
５ ベース
６ エミッタ
７ メタライゼーション
８ 補強システム
９ ボンドパッド
９１ 金属学的コンタクト
９２ ボンドワイヤ

Claims (5)

  1. ドープされたシリコン基板製の半導体チップを含む半導体部品であって、
    前記チップは、半導体デバイスの中にドープされて構造化され、そして、コンタクトウインドウ中に内部接続メタライゼーションを含み、
    前記半導体チップの前記内部接続メタライゼーションは、ワイヤボンド接続によって、各外部接続メタライゼーションと接続され、
    前記内部接続メタライゼーションは、前記ドープされたシリコン基板上に開放格子構造体を有する補強システムを含むことを特徴とする半導体部品。
  2. 請求項１に記載の半導体部品において、
    開放格子構造体を有する補強システムは、絶縁コーティングから形成されることを特徴とする半導体部品。
  3. 請求項１に記載の半導体部品において、
    前記格子構造体は、開溝構造体となるように形成されることを特徴とする半導体部品
  4. 請求項１に記載の半導体部品において、
    前記格子構造体は、開管構造体となるように形成されても良いことを特徴とする半導体部品。
  5. 請求項１に記載の半導体部品において、
    熱酸化膜の前記格子構造体領域は、前記コンタクトウインドウ領域の５０％より多くの領域を構成することを特徴とする半導体部品。
JP2006543682A 2003-12-10 2004-12-01 補強された内部接続メタライゼーションを有するワイヤボンディングされた半導体部品 Withdrawn JP2007514312A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03104621 2003-12-10
PCT/IB2004/052628 WO2005057654A2 (en) 2003-12-10 2004-12-01 Wire-bonded semiconductor component with reinforced inner connection metallization

Publications (1)

Publication Number Publication Date
JP2007514312A true JP2007514312A (ja) 2007-05-31

Family

ID=34673608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006543682A Withdrawn JP2007514312A (ja) 2003-12-10 2004-12-01 補強された内部接続メタライゼーションを有するワイヤボンディングされた半導体部品

Country Status (5)

Country Link
US (1) US8013452B2 (ja)
EP (1) EP1695384A2 (ja)
JP (1) JP2007514312A (ja)
CN (1) CN1890809A (ja)
WO (1) WO2005057654A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010001788A1 (de) * 2010-02-10 2011-08-11 Forschungsverbund Berlin e.V., 12489 Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit
US8866708B2 (en) * 2011-01-21 2014-10-21 Peter Sui Lun Fong Light emitting diode switch device and array
US8759153B2 (en) * 2011-09-06 2014-06-24 Infineon Technologies Ag Method for making a sensor device using a graphene layer
US20150221523A1 (en) 2013-10-01 2015-08-06 Infineon Technologies Ag Arrangement and method for manufacturing the same
US9196568B2 (en) * 2013-10-01 2015-11-24 Infineon Technologies Ag Arrangement and method for manufacturing the same
US11248769B2 (en) 2019-04-10 2022-02-15 Peter Sui Lun Fong Optic for touch-sensitive light emitting diode switch

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723822A (en) * 1995-03-24 1998-03-03 Integrated Device Technology, Inc. Structure for fabricating a bonding pad having improved adhesion to an underlying structure
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
JP3431517B2 (ja) * 1998-10-13 2003-07-28 松下電器産業株式会社 半導体装置
GB0018643D0 (en) * 2000-07-31 2000-09-13 Koninkl Philips Electronics Nv Semiconductor devices
KR100416614B1 (ko) * 2002-03-20 2004-02-05 삼성전자주식회사 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads

Also Published As

Publication number Publication date
WO2005057654A3 (en) 2005-08-04
CN1890809A (zh) 2007-01-03
US8013452B2 (en) 2011-09-06
WO2005057654A2 (en) 2005-06-23
EP1695384A2 (en) 2006-08-30
US20080230920A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
US7468318B2 (en) Method for manufacturing mold type semiconductor device
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
KR0132008B1 (ko) 반도체장치 및 그 제조방법
US8354692B2 (en) Vertical semiconductor power switch, electronic component and methods of producing the same
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
US9230937B2 (en) Semiconductor device and a manufacturing method thereof
US5659202A (en) Semiconductor device with a pair of dummy electrodes below an inner lead
JPH10242383A (ja) 半導体装置
US8013452B2 (en) Wire-bonded semiconductor component with reinforced inner connection metallization
US6153921A (en) Diode device
JP6736902B2 (ja) 半導体装置の製造方法
JP4724355B2 (ja) 半導体装置
JP3848350B2 (ja) 半導体装置
JP3239596B2 (ja) 半導体装置
KR101086995B1 (ko) 발광 소자 조립용 서브 마운트 기판 및 그의 제조 방법
JP3688335B2 (ja) 半導体集積回路装置およびその製造方法ならびに半導体ウエハ
KR100708604B1 (ko) 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법
CN101088152A (zh) 半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置
KR100336576B1 (ko) 웨이퍼 레벨 패키지
US4987476A (en) Brazed glass pre-passivated chip rectifier
CN111106086A (zh) 一种半导体器件结构的形成方法和焊盘结构
JPS6025900Y2 (ja) 半導体装置
JPH1051033A (ja) 半導体受発光素子
JPH02218143A (ja) 半導体装置およびその製造方法
JPH07249627A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080529

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091009