JPH0569309B2 - - Google Patents
Info
- Publication number
- JPH0569309B2 JPH0569309B2 JP60259173A JP25917385A JPH0569309B2 JP H0569309 B2 JPH0569309 B2 JP H0569309B2 JP 60259173 A JP60259173 A JP 60259173A JP 25917385 A JP25917385 A JP 25917385A JP H0569309 B2 JPH0569309 B2 JP H0569309B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- aluminum wiring
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052782 aluminium Inorganic materials 0.000 claims description 76
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 239000003870 refractory metal Substances 0.000 claims 2
- 230000007062 hydrolysis Effects 0.000 claims 1
- 238000006460 hydrolysis reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 54
- 230000008018 melting Effects 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、とくにアルミ配線に関
するものである。
するものである。
従来、この種の装置として、第３図に示すもの
があつた。第３図において１はSi基板、２は不純
物拡散層、３は下地絶縁膜、４は一層目アルミ配
線、５は層間絶縁膜、６は二層アルミ配線であ
る。
があつた。第３図において１はSi基板、２は不純
物拡散層、３は下地絶縁膜、４は一層目アルミ配
線、５は層間絶縁膜、６は二層アルミ配線であ
る。
また、他の従来装置として第４図に示すものが
あつた。第４図において、８は高融点金属あるい
はシリサイド層である。
あつた。第４図において、８は高融点金属あるい
はシリサイド層である。
次に従来の半導体装置の製造フローについて、
第５図に説明する。
第５図に説明する。
〔〕 Si基板１上に、写真製版及びイオン注入
技術等を用い、不純物拡散層２を形成する。次
にSi界面を保護するための下地絶縁膜３を堆積
し、外部と電気的コンタクトをとるためのコン
タクト孔をあける。その後、一層目アルミ配線
４を形成する。
技術等を用い、不純物拡散層２を形成する。次
にSi界面を保護するための下地絶縁膜３を堆積
し、外部と電気的コンタクトをとるためのコン
タクト孔をあける。その後、一層目アルミ配線
４を形成する。
〔〕 不純物拡散層２とアルミ配線４の界面の
オーミツク、コンタクトをとるために300〜500
℃の熱処理を行なう。その後、層間絶縁膜５を
CVD法によりデポ温度300〜500℃で堆積する。
オーミツク、コンタクトをとるために300〜500
℃の熱処理を行なう。その後、層間絶縁膜５を
CVD法によりデポ温度300〜500℃で堆積する。
〔〕 写真製版技術を用い、一層目アルミ配線
４と電気的コンタクトをとるためのスルーホー
ルをあける。
４と電気的コンタクトをとるためのスルーホー
ルをあける。
〔〕 二層目アルミ配線６を形成する。
従来の半導体装置は以上のように構成されてい
るので、一層目アルミ配線４形成後の不純物拡散
層２とアルミ配線４界面のオーミツク・コンタク
トをとるための300〜500℃の熱処理あるいは、層
間絶縁膜５デポ時の300〜500℃の熱によりアルミ
膜中の絶晶粒が成長し、そのときに生ずる応力の
緩和現象として一層目アルミ配線４上に、アルミ
の異常突起（Hillock）が生じ、このため、一層
目アルミ配線４と二層目アルミ配線６が７に示す
ように短絡し、歩留を低下させるという問題点が
あつた。
るので、一層目アルミ配線４形成後の不純物拡散
層２とアルミ配線４界面のオーミツク・コンタク
トをとるための300〜500℃の熱処理あるいは、層
間絶縁膜５デポ時の300〜500℃の熱によりアルミ
膜中の絶晶粒が成長し、そのときに生ずる応力の
緩和現象として一層目アルミ配線４上に、アルミ
の異常突起（Hillock）が生じ、このため、一層
目アルミ配線４と二層目アルミ配線６が７に示す
ように短絡し、歩留を低下させるという問題点が
あつた。
また、第４図に示すように一層目アルミ配線４
上に、高融点金属あるいはシリサイド層８を堆積
した構造の装置では、高融点金属あるいはシリサ
イド層８は、アルミ膜４に比べ硬いので一層目ア
ルミ配線４の上面に発生するHillockは抑制でき
るが、配線の側面には何も硬い層がないためこの
部分にHillockが発生し、９に示すように隣接す
る一層目アルミ配線や二層目アルミ配線６と短絡
し、同様に歩留を低下させるという問題点があつ
た。
上に、高融点金属あるいはシリサイド層８を堆積
した構造の装置では、高融点金属あるいはシリサ
イド層８は、アルミ膜４に比べ硬いので一層目ア
ルミ配線４の上面に発生するHillockは抑制でき
るが、配線の側面には何も硬い層がないためこの
部分にHillockが発生し、９に示すように隣接す
る一層目アルミ配線や二層目アルミ配線６と短絡
し、同様に歩留を低下させるという問題点があつ
た。
また、第６図に示すような一般的なアルミ単層
配線構造の半導体装置においても、このようなア
ルミ配線１１上にHillock１２があると、その後
のモールド樹脂の応力１３により、Hillock発生
部１２の最終保護膜１５にクラツク１４がはいり
やすくなり、耐湿性を劣化させるという問題点が
あつた。
配線構造の半導体装置においても、このようなア
ルミ配線１１上にHillock１２があると、その後
のモールド樹脂の応力１３により、Hillock発生
部１２の最終保護膜１５にクラツク１４がはいり
やすくなり、耐湿性を劣化させるという問題点が
あつた。
この発明は上記のような問題点を解消するため
になされたもので、アルミ配線上のHillock発生
を防止するとともにアルミ配線段差部を平坦化
し、高歩留高品質の半導体装置を得ることを目的
とする。
になされたもので、アルミ配線上のHillock発生
を防止するとともにアルミ配線段差部を平坦化
し、高歩留高品質の半導体装置を得ることを目的
とする。
この発明に係る半導体装置はアルミ膜の上に、
高融点金属あるいはシリサイド等のアルミニウム
よりも硬い異なる材質の層を堆積した構造のアル
ミ配線において、アルミ配線形成後に全面をスパ
ツタエツチ処理し、加熱純水、あるいは水蒸気中
にて表面処理することにより、アルミ配線の側面
及び絶縁膜上に、アルミ膜に比べ硬いアルミニウ
ム水和酸化物層を形成し、アルミ配線のHillock
発生を完全に抑制したものである。
高融点金属あるいはシリサイド等のアルミニウム
よりも硬い異なる材質の層を堆積した構造のアル
ミ配線において、アルミ配線形成後に全面をスパ
ツタエツチ処理し、加熱純水、あるいは水蒸気中
にて表面処理することにより、アルミ配線の側面
及び絶縁膜上に、アルミ膜に比べ硬いアルミニウ
ム水和酸化物層を形成し、アルミ配線のHillock
発生を完全に抑制したものである。
この発明における半導体装置は、アルミ配線に
Hillockが全く発生しないので、一層目アルミ配
線に適用した場合、Hillockによる層間短絡がな
く、歩留を著しく向上させることができ、また、
アルミ単層配線あるいは二層目アルミ配線に適用
した場合には、耐湿性を著しく向上させることが
できる。
Hillockが全く発生しないので、一層目アルミ配
線に適用した場合、Hillockによる層間短絡がな
く、歩留を著しく向上させることができ、また、
アルミ単層配線あるいは二層目アルミ配線に適用
した場合には、耐湿性を著しく向上させることが
できる。
この発明の一実施例を第１図に示す。図におい
て１はSi基板、２は不純物拡散層、３は下地絶縁
膜、４は一層目アルミ配線、５は層間絶縁膜、６
は二層目アルミ配線、８は高融点金属あるいはシ
リサイド層、１０はアルミニウム水和酸化物層で
ある。
て１はSi基板、２は不純物拡散層、３は下地絶縁
膜、４は一層目アルミ配線、５は層間絶縁膜、６
は二層目アルミ配線、８は高融点金属あるいはシ
リサイド層、１０はアルミニウム水和酸化物層で
ある。
本発明の一実施例につき、第２図に説明する。
〔〕 コンタクト孔をあけた後に、一層目アル
ミ膜４を堆積し、さらにその上にアルミニウム
と異なる材質の層、例えば高融点金属あるいは
シリサイド膜８を堆積する。
ミ膜４を堆積し、さらにその上にアルミニウム
と異なる材質の層、例えば高融点金属あるいは
シリサイド膜８を堆積する。
写真製版技術を用い、パターニングを行な
い、一層目アルミ配線を形成する。
い、一層目アルミ配線を形成する。
〔〕 全面をスパツタエツチ処理した後に、40
℃以上の加熱純水あるいは水蒸気中にて表面処
理を行なうと、一層目アルミ配線４の側面及び
下地絶縁膜３上に、アルミニウム水和酸化物層
１０が形成される。
℃以上の加熱純水あるいは水蒸気中にて表面処
理を行なうと、一層目アルミ配線４の側面及び
下地絶縁膜３上に、アルミニウム水和酸化物層
１０が形成される。
〔〕 不純物拡散層２とアルミ配線４の界面の
オーミツク・コンタクトをとるめに300〜500℃
の熱処理を行なう。
オーミツク・コンタクトをとるめに300〜500℃
の熱処理を行なう。
その後、層間絶縁膜５をCVD法により、デ
ポ温度300〜500℃で堆積し、写真製版技術を用
い、一層目アルミ配線４と、電気的コンタクト
をとるためのスルーホールをあける。
ポ温度300〜500℃で堆積し、写真製版技術を用
い、一層目アルミ配線４と、電気的コンタクト
をとるためのスルーホールをあける。
〔〕 二層目アルミ配線６を形成する。
なお、上記実施例では、アルミ二層配線プロセ
スの一層目アルミ配線に適用した場合について示
したが、一般のアルミ単層配線、あるいは二層目
アルミ配線に適用してもよい。
スの一層目アルミ配線に適用した場合について示
したが、一般のアルミ単層配線、あるいは二層目
アルミ配線に適用してもよい。
以上のように、この発明によれば、アルミ配線
としてアルミ膜上に高融点金属あるいは、シリサ
イド層等のアルミニウムよりも硬い異なる材質の
層を積層してパターニングし、該アルミ配線の側
面及び絶縁膜上にアルミ膜に比べ硬いアルミニウ
ム水和酸化物層を形成したので、アルミ配線上
面、側面ともに、アルミ膜に比べ硬い層でおおわ
れており、アルミ配線にHillockが全く発生せ
ず、一層目アルミ配線に適用した場合には高歩留
の半導体装置が、アルミ単層配線あるいは二層目
アルミ配線に適用した場合には、耐湿性の良い高
品質の半導体装置を得ることができる。
としてアルミ膜上に高融点金属あるいは、シリサ
イド層等のアルミニウムよりも硬い異なる材質の
層を積層してパターニングし、該アルミ配線の側
面及び絶縁膜上にアルミ膜に比べ硬いアルミニウ
ム水和酸化物層を形成したので、アルミ配線上
面、側面ともに、アルミ膜に比べ硬い層でおおわ
れており、アルミ配線にHillockが全く発生せ
ず、一層目アルミ配線に適用した場合には高歩留
の半導体装置が、アルミ単層配線あるいは二層目
アルミ配線に適用した場合には、耐湿性の良い高
品質の半導体装置を得ることができる。
第１図は、この発明の一実施例による半導体装
置を示す断面図、第２図は、第１図の半導体装置
の製造フローを示す図、第３図は、従来の半導体
装置を示す断面図、第４図は、他の従来の半導体
装置を示す断面図、第５図は、第３図の半導体装
置の製造フローを示す図、第６図は、従来の半導
体装置の問題点の１つを示す図。 １……Si基板、２……不純物拡散層、３……下
地絶縁膜、４……一層目アルミ配線、５……層間
絶縁膜、６……二層目アルミ配線、７……一層目
アルミ配線上に発生したHillock、８……高融点
金属あるいはシリサイド層、９……一層目アルミ
配線側面に発生したHillock、１０……アルミニ
ウム水和酸化物層、１１……アルミ配線、１２…
…アルミ配線上に発生したHillock、１３……モ
ールド樹脂による応力、１４……Hillock発生部
に発生した最終保護膜のクラツク、１５……最終
保護膜。なお、図中、同一符号は同一、又は相当
部部を示す。
置を示す断面図、第２図は、第１図の半導体装置
の製造フローを示す図、第３図は、従来の半導体
装置を示す断面図、第４図は、他の従来の半導体
装置を示す断面図、第５図は、第３図の半導体装
置の製造フローを示す図、第６図は、従来の半導
体装置の問題点の１つを示す図。 １……Si基板、２……不純物拡散層、３……下
地絶縁膜、４……一層目アルミ配線、５……層間
絶縁膜、６……二層目アルミ配線、７……一層目
アルミ配線上に発生したHillock、８……高融点
金属あるいはシリサイド層、９……一層目アルミ
配線側面に発生したHillock、１０……アルミニ
ウム水和酸化物層、１１……アルミ配線、１２…
…アルミ配線上に発生したHillock、１３……モ
ールド樹脂による応力、１４……Hillock発生部
に発生した最終保護膜のクラツク、１５……最終
保護膜。なお、図中、同一符号は同一、又は相当
部部を示す。
Claims (1)
- 【特許請求の範囲】 １ 絶縁膜上に、アルミニウム膜及びアルミニウ
ムと異なる材料の層を順次積層したものをパター
ニングしてアルミニウム配線を形成する工程と、
上記アルミニウム配線の側面及び上記アルミニウ
ム配線のパターニングにより露出した絶縁膜上に
アルミニウム水和酸化物層を加水処理により形成
する工程とを備えたことを特徴とする半導体装置
の製造方法。 ２ アルミニウムと異なる材料として高融点金属
あるいは高融金属シリサイド層を用いることを特
徴とする特許請求範囲第１項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25917385A JPS62118546A (ja) | 1985-11-19 | 1985-11-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25917385A JPS62118546A (ja) | 1985-11-19 | 1985-11-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62118546A JPS62118546A (ja) | 1987-05-29 |
| JPH0569309B2 true JPH0569309B2 (ja) | 1993-09-30 |
Family
ID=17330372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25917385A Granted JPS62118546A (ja) | 1985-11-19 | 1985-11-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62118546A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5261964A (en) * | 1975-11-18 | 1977-05-21 | Seiko Epson Corp | Semiconductor device |
| JPS5365088A (en) * | 1976-11-22 | 1978-06-10 | Nec Corp | Semiconductor device |
| JPS5558550A (en) * | 1978-10-25 | 1980-05-01 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1985
- 1985-11-19 JP JP25917385A patent/JPS62118546A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5261964A (en) * | 1975-11-18 | 1977-05-21 | Seiko Epson Corp | Semiconductor device |
| JPS5365088A (en) * | 1976-11-22 | 1978-06-10 | Nec Corp | Semiconductor device |
| JPS5558550A (en) * | 1978-10-25 | 1980-05-01 | Fujitsu Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62118546A (ja) | 1987-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1986005321A1 (en) | A method in the manufacture of integrated circuits | |
| JPH0611076B2 (ja) | 半導体装置の製造方法 | |
| JPS6364057B2 (ja) | ||
| KR900007757B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0569309B2 (ja) | ||
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPS5933252B2 (ja) | 半導体装置の製造方法 | |
| JPS6211781B2 (ja) | ||
| JP3062514B2 (ja) | 薄膜トランジスタ | |
| KR0161774B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JP2602574B2 (ja) | 半導体装置の製造方法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPS62260320A (ja) | 半導体装置の製造方法 | |
| JPS6118350B2 (ja) | ||
| JPS6251243A (ja) | 半導体装置の製造方法 | |
| JPH07107926B2 (ja) | 半導体容量素子の製造方法 | |
| JPH05267595A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0682665B2 (ja) | 半導体装置の製造方法 | |
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JPS59163850A (ja) | 半導体装置 | |
| JPS6123342A (ja) | 半導体集積回路装置 |