JPS59163850A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59163850A JPS59163850A JP58038573A JP3857383A JPS59163850A JP S59163850 A JPS59163850 A JP S59163850A JP 58038573 A JP58038573 A JP 58038573A JP 3857383 A JP3857383 A JP 3857383A JP S59163850 A JPS59163850 A JP S59163850A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive wiring
- silicon oxide
- oxide film
- wiring film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に関し、特にＭＯ８形半導体集積回
路の絶縁保護膜に関する。
路の絶縁保護膜に関する。
従来、この種の装置として第１図及び第２図に示すもの
があった。図において、（１）はシリコン半導体基板、
（２）はソース、ドレインとなる拡散層、（３）はシリ
コン酸゛化膜、（４）はゲートとなる多結晶シリコン膜
、（５）はリンガラス膜、（６）はアルミニウム合金か
らなる導電配線膜、（７）は段差部である。
があった。図において、（１）はシリコン半導体基板、
（２）はソース、ドレインとなる拡散層、（３）はシリ
コン酸゛化膜、（４）はゲートとなる多結晶シリコン膜
、（５）はリンガラス膜、（６）はアルミニウム合金か
らなる導電配線膜、（７）は段差部である。
第１図は熱処理を行々わない場合を示しておシ、リンガ
ラス膜（５）はＣＶＤ法により形成される。
ラス膜（５）はＣＶＤ法により形成される。
しかしながらこのような従来例では、図で示すように導
電配線膜（６）の段差部（７）が大きく々る。リンガラ
ス膜（５）は多結晶シリコン膜（４）及びシリコン酸化
膜（３）の段差部で被覆性が悪く、したがって、リンガ
ラス膜（５１１に導電配線膜（６１を形成する際、導電
配線膜（６）の膜厚がこの段差部で薄くなり断線し易く
なる。
電配線膜（６）の段差部（７）が大きく々る。リンガラ
ス膜（５）は多結晶シリコン膜（４）及びシリコン酸化
膜（３）の段差部で被覆性が悪く、したがって、リンガ
ラス膜（５１１に導電配線膜（６１を形成する際、導電
配線膜（６）の膜厚がこの段差部で薄くなり断線し易く
なる。
又、第２図で示すように、リンガラス膜（５）をＣＶＤ
法で形成後、熱処理をして表面を平坦化し、導電保護膜
（６）を形成すると段差部を少なくすることができる。
法で形成後、熱処理をして表面を平坦化し、導電保護膜
（６）を形成すると段差部を少なくすることができる。
しかしながら、このような従来例では、リンガラス膜（
５）を形成後、熱処理を必要とするため工程が複雑であ
シ、この熱処理によって、拡散層がさら姉拡散して、回
路の電気的特性が低下する。さらに、リンガラスＭ（５
）は吸湿性を有するため、高温高湿時にはリン分が溶出
して、アルミニウム合金で形成された導電配線膜（６）
が腐食され易い等の欠点があった。
５）を形成後、熱処理を必要とするため工程が複雑であ
シ、この熱処理によって、拡散層がさら姉拡散して、回
路の電気的特性が低下する。さらに、リンガラスＭ（５
）は吸湿性を有するため、高温高湿時にはリン分が溶出
して、アルミニウム合金で形成された導電配線膜（６）
が腐食され易い等の欠点があった。
〔発明の４１１不要〕
本発明け、このような従来の欠点に鑑みなされたもので
、回路の電気的特性を低下させることなく、かつ、導電
配線膜の断線が起らないようにするため、導電配１１１
；！膜下の絶縁保護膜としてバイアス・スパッタリング
法により形成したシリコン酸化膜を用いたものであり１
信頼性の高い半導体装置を提供することができる。
、回路の電気的特性を低下させることなく、かつ、導電
配線膜の断線が起らないようにするため、導電配１１１
；！膜下の絶縁保護膜としてバイアス・スパッタリング
法により形成したシリコン酸化膜を用いたものであり１
信頼性の高い半導体装置を提供することができる。
第３図は本発明の一実施例を示す断面図である。
図において、（８）はバイアス・スパッタリング法によ
シ形成されたシリコン酸化膜である。
シ形成されたシリコン酸化膜である。
このシリコン酸化膜（８）の形成条件として例えば、電
極間隔：５．５ｃｍ−アルゴンガス圧： １０ｍＴｏｒ
ｒ 。
極間隔：５．５ｃｍ−アルゴンガス圧： １０ｍＴｏｒ
ｒ 。
ＲＦパワ ： ３．５ＫＷ、ＤＣバイ７ス： −１００
Ｖにした場合、シリコン酸化膜（８）の生成速度は約１
６５Ａ／ｍｉｎ となり、その結果屈折本釣１．４８の
シリコン酸化膜（８）が形成できる。
Ｖにした場合、シリコン酸化膜（８）の生成速度は約１
６５Ａ／ｍｉｎ となり、その結果屈折本釣１．４８の
シリコン酸化膜（８）が形成できる。
このようにして形成されたシリコン酸化膜（８）け、段
差部において４５°の傾斜角となり被覆性が改善され、
上部の導電配線膜（６）の膜厚が薄くならず断線も起ら
なくなる。
差部において４５°の傾斜角となり被覆性が改善され、
上部の導電配線膜（６）の膜厚が薄くならず断線も起ら
なくなる。
又、このシリコン酸化膜（８）の形成時の温度上昇は、
４５０℃以下に抑えられるので拡散層（２）の不必要な
拡散も発生しない。
４５０℃以下に抑えられるので拡散層（２）の不必要な
拡散も発生しない。
なお、上記実施例ではＤＣバイアスを用いたが１１、Ｆ
バイアスでもよく、同様の効果が得られる。
バイアスでもよく、同様の効果が得られる。
このように本発明によれば、導電配線膜下部の絶縁保護
膜としてバイアス・スパッタリング法釦−よるシリコン
酸化膜を形成するようにしたので、段差部の傾斜角がな
だらかになっているため導電配線膜の断線が発生せず、
又、加熱温度が低温（例えば４５０℃以下）に抑えられ
るため不要な拡散がなくガって回路の電気的特性の劣化
も起らず、又、リンガラス脱がないため導電配線膜の腐
食も起らない等、工程が簡単で信頼性の高い半導体装置
を提供できる効果がある。
膜としてバイアス・スパッタリング法釦−よるシリコン
酸化膜を形成するようにしたので、段差部の傾斜角がな
だらかになっているため導電配線膜の断線が発生せず、
又、加熱温度が低温（例えば４５０℃以下）に抑えられ
るため不要な拡散がなくガって回路の電気的特性の劣化
も起らず、又、リンガラス脱がないため導電配線膜の腐
食も起らない等、工程が簡単で信頼性の高い半導体装置
を提供できる効果がある。
第１図及び第２図は従来のＭＯ８形半導体集積（１）・
拳・−シリコン半導体基板、（２）・・・ψ拡散層、（
３１、（８１・９・・シリコン酸化膜、（４）・―・・
多結晶シリコン膜、（５）・・・拳リンガラス膜、（６
）・・・・導電配線膜、（７）φ・・・段差部。 なお、図中の同一符号は同一、又は相当部分を示す。 代理人 葛 野 信 −
拳・−シリコン半導体基板、（２）・・・ψ拡散層、（
３１、（８１・９・・シリコン酸化膜、（４）・―・・
多結晶シリコン膜、（５）・・・拳リンガラス膜、（６
）・・・・導電配線膜、（７）φ・・・段差部。 なお、図中の同一符号は同一、又は相当部分を示す。 代理人 葛 野 信 −
Claims (1)
- ＭＯ８形半導体集積回路の導電配線膜下部の絶Ｒ関保護
膜として、バイアス・スパッタリング法により形成した
シリコン酸化膜を用いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58038573A JPS59163850A (ja) | 1983-03-07 | 1983-03-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58038573A JPS59163850A (ja) | 1983-03-07 | 1983-03-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59163850A true JPS59163850A (ja) | 1984-09-14 |
Family
ID=12529029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58038573A Pending JPS59163850A (ja) | 1983-03-07 | 1983-03-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59163850A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193454A (ja) * | 1985-02-20 | 1986-08-27 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63304668A (ja) * | 1987-06-03 | 1988-12-12 | Fujitsu Ltd | 絶縁ゲ−ト型トランジスタの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513905A (en) * | 1978-07-17 | 1980-01-31 | Hitachi Ltd | Manufacturing method of minute multi-layer wiring |
-
1983
- 1983-03-07 JP JP58038573A patent/JPS59163850A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513905A (en) * | 1978-07-17 | 1980-01-31 | Hitachi Ltd | Manufacturing method of minute multi-layer wiring |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193454A (ja) * | 1985-02-20 | 1986-08-27 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0580140B2 (ja) * | 1985-02-20 | 1993-11-08 | Mitsubishi Electric Corp | |
| JPS63304668A (ja) * | 1987-06-03 | 1988-12-12 | Fujitsu Ltd | 絶縁ゲ−ト型トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH076977A (ja) | 集積回路の構造およびコンタクトウインドーの形成方法 | |
| JPS60201666A (ja) | 半導体装置 | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JPS59163850A (ja) | 半導体装置 | |
| JPS609159A (ja) | 半導体装置 | |
| US4124863A (en) | Positively biased substrate IC with thermal oxide guard ring | |
| JPS6160580B2 (ja) | ||
| JPS6074675A (ja) | 半導体装置 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| JP2536423B2 (ja) | 半導体装置の製造方法 | |
| JPS5933252B2 (ja) | 半導体装置の製造方法 | |
| JPS6110233A (ja) | 半導体装置の製造方法 | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JPS6220374A (ja) | 半導体集積回路装置 | |
| JPS6118350B2 (ja) | ||
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| KR970007968B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JPH05114729A (ja) | 半導体装置 | |
| JPS616823A (ja) | 半導体装置の製造方法 | |
| JPH05347299A (ja) | 半導体装置 | |
| KR100224722B1 (ko) | 반도체장치의 비트라인 형성방법 | |
| JPH0590205A (ja) | 半導体装置の製造方法 | |
| JP3303545B2 (ja) | 半導体装置の製法 | |
| JPS63202956A (ja) | 半導体集積回路の製造方法 |