JPS5933252B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5933252B2 JPS5933252B2 JP8578778A JP8578778A JPS5933252B2 JP S5933252 B2 JPS5933252 B2 JP S5933252B2 JP 8578778 A JP8578778 A JP 8578778A JP 8578778 A JP8578778 A JP 8578778A JP S5933252 B2 JPS5933252 B2 JP S5933252B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- thin film
- polycrystalline silicon
- wiring
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法、と＜にシリコン基板
へのオーミック電極形成方法に関するものである。
へのオーミック電極形成方法に関するものである。
まず、従来一般的に用いられている電極形成方法を第１
図〜第４図に従い説明する。
図〜第４図に従い説明する。
まず、第、図のようにシリコン基板１上にシリコン酸化
膜２をマスクとしてシリコン拡散層３を形成する。
膜２をマスクとしてシリコン拡散層３を形成する。
次に第２図のごとく、ＣＶＤ法などによつて厚いシリコ
ン酸化膜４を形成し、写真蝕刻法によつて電極取出し口
となるべきコンタクトホール５を設ける。その後、第３
図に示すように、Ａｌ配線６を形成し、これを選択的に
エッチングして電極とする。この場合、Ａｌ配線’６と
シリコンを反応させるために不活性ガス中で熱処理（４
００〜５６０℃、数十分）を施せば、コンタクトホール
５部分でシリコンとＡｌの間で反応が生じ、Ｓｉ−Ａｌ
の合金層が形成されオーミック電極が完成する。しかし
ながら、Ａｌ−Ｓｉの反応は不純物濃度、シリコン拡散
層３表面に存在する薄いＳｉＯ２膜、汚染物質、結晶軸
方向、シリコン基板１の歪、等の影響を受け、コンタク
トホール５面内で不均一に反応し、局部的にシリコン基
板１がＡｌによつて深く浸食され、この結果、接合深さ
が浅い場合には接合をＡｌが突き抜ける。このため良好
な接合層ができず電気的不良の原因となる。上記のＡｌ
の突抜けを防ぐため、第４図のようにＡｌ配線６の下に
薄い多結晶シリコノ薄膜７を形成する方法が考えられて
いる。
ン酸化膜４を形成し、写真蝕刻法によつて電極取出し口
となるべきコンタクトホール５を設ける。その後、第３
図に示すように、Ａｌ配線６を形成し、これを選択的に
エッチングして電極とする。この場合、Ａｌ配線’６と
シリコンを反応させるために不活性ガス中で熱処理（４
００〜５６０℃、数十分）を施せば、コンタクトホール
５部分でシリコンとＡｌの間で反応が生じ、Ｓｉ−Ａｌ
の合金層が形成されオーミック電極が完成する。しかし
ながら、Ａｌ−Ｓｉの反応は不純物濃度、シリコン拡散
層３表面に存在する薄いＳｉＯ２膜、汚染物質、結晶軸
方向、シリコン基板１の歪、等の影響を受け、コンタク
トホール５面内で不均一に反応し、局部的にシリコン基
板１がＡｌによつて深く浸食され、この結果、接合深さ
が浅い場合には接合をＡｌが突き抜ける。このため良好
な接合層ができず電気的不良の原因となる。上記のＡｌ
の突抜けを防ぐため、第４図のようにＡｌ配線６の下に
薄い多結晶シリコノ薄膜７を形成する方法が考えられて
いる。
多結晶シリコン薄膜□のシリコンとＡｌ配線６のＡｌの
反応は単結晶に較べて結晶性がなく等方性で一様に反応
するとと、合金化に必要なシリコンがシリコン基板１か
らでなく多結晶シリコン薄膜７から供給されるという２
つの主たる理由によつてＡｌのシリコン基板１への突抜
けという不良が避けられる。多結晶シリコン薄膜７が１
０００Ａ以下の場合、ノンドープであつても通常の熱処
理によつて良好なオーミツク性が得られるということは
確認されている。しかしながら、この方法は次のような
欠点を持つ。
反応は単結晶に較べて結晶性がなく等方性で一様に反応
するとと、合金化に必要なシリコンがシリコン基板１か
らでなく多結晶シリコン薄膜７から供給されるという２
つの主たる理由によつてＡｌのシリコン基板１への突抜
けという不良が避けられる。多結晶シリコン薄膜７が１
０００Ａ以下の場合、ノンドープであつても通常の熱処
理によつて良好なオーミツク性が得られるということは
確認されている。しかしながら、この方法は次のような
欠点を持つ。
すなわち、第５図ａはシリコン拡散層３へコンタクトホ
ール５を開口し、Ａｌ配線６，６′を形成した状態を示
す平面図である。その断面を第５図Ｂ，ｃに示すが、第
５図ｂはコンタクトホール５を開口後、多結晶シリコン
薄膜７を形成し、その後Ａｌ蒸着層を形成し、Ａ１蒸着
層だけを写真蝕刻してＡ１配線６，６′を形成した状態
を示す。また、第５図ｃは領域８部分の多結晶シリコン
薄膜７を除去した状態を示す。さて、第５図ｂの状態で
は多結晶シリコ７薄膜７は全面に残つている。多結晶シ
リコンはノンドープの場合、絶縁物であるが、このまま
残しておくとオーミツク特性を良くするための熱処理に
よつてＡ１配線６と６′の間の領域８では多結晶シリコ
ンと反応した結果、Ａｌが横方向へ分布することになジ
、電気的に導電性を持つことになる。したがつて、熱処
理を施す前にＡｌ配線６，６′の下以外の多結晶シリコ
ン薄膜７を除去しておかなければならない。第５図ａの
ようにＡ１配線６が完全にコンタクトホール５を覆つて
いれば、多結晶シリコン薄膜７をエツチングした際エツ
チングは第５図ｃのようにシリコン酸化膜４でストツプ
し、なんらの問題も生じない。しかしながら、コンタク
トホール５のオーバーエツチング、マスク合わせずれ、
設計上余裕度の小さい時などに第６図ａのような位置関
係になることがある。
ール５を開口し、Ａｌ配線６，６′を形成した状態を示
す平面図である。その断面を第５図Ｂ，ｃに示すが、第
５図ｂはコンタクトホール５を開口後、多結晶シリコン
薄膜７を形成し、その後Ａｌ蒸着層を形成し、Ａ１蒸着
層だけを写真蝕刻してＡ１配線６，６′を形成した状態
を示す。また、第５図ｃは領域８部分の多結晶シリコン
薄膜７を除去した状態を示す。さて、第５図ｂの状態で
は多結晶シリコ７薄膜７は全面に残つている。多結晶シ
リコンはノンドープの場合、絶縁物であるが、このまま
残しておくとオーミツク特性を良くするための熱処理に
よつてＡ１配線６と６′の間の領域８では多結晶シリコ
ンと反応した結果、Ａｌが横方向へ分布することになジ
、電気的に導電性を持つことになる。したがつて、熱処
理を施す前にＡｌ配線６，６′の下以外の多結晶シリコ
ン薄膜７を除去しておかなければならない。第５図ａの
ようにＡ１配線６が完全にコンタクトホール５を覆つて
いれば、多結晶シリコン薄膜７をエツチングした際エツ
チングは第５図ｃのようにシリコン酸化膜４でストツプ
し、なんらの問題も生じない。しかしながら、コンタク
トホール５のオーバーエツチング、マスク合わせずれ、
設計上余裕度の小さい時などに第６図ａのような位置関
係になることがある。
すなわち、Ａｌ配線６がコンタクトホール５を完全に覆
いきれない場合である。このような場合、多結晶シリコ
７薄膜７をエツチングするとＡｌ配線６がコンタクトホ
ール５を覆つていない部分では第６図ｂのように、多結
晶シリコン薄膜７のエツチングに続いてシリコン拡散層
３までエツチングされてしまう。極端な場合、シリコン
拡散層３が分解されることもある。とくにシリコン拡散
層３の拡散深さが浅い場合、その可能性は大きい。分断
されないまでもその部分での抵抗が大きくな９重大な電
気的不良に結びつく。この発明は、上述した従来法によ
る欠点を除去するためになされたものである。以下この
発明について説明する。第７図ａ−ｃはこの発明の一実
施例を示す工程図である。
いきれない場合である。このような場合、多結晶シリコ
７薄膜７をエツチングするとＡｌ配線６がコンタクトホ
ール５を覆つていない部分では第６図ｂのように、多結
晶シリコン薄膜７のエツチングに続いてシリコン拡散層
３までエツチングされてしまう。極端な場合、シリコン
拡散層３が分解されることもある。とくにシリコン拡散
層３の拡散深さが浅い場合、その可能性は大きい。分断
されないまでもその部分での抵抗が大きくな９重大な電
気的不良に結びつく。この発明は、上述した従来法によ
る欠点を除去するためになされたものである。以下この
発明について説明する。第７図ａ−ｃはこの発明の一実
施例を示す工程図である。
まず、第７図ａに示すように、シリコン拡散層３を形成
後ただちにノンドープの多結晶シリコン薄膜７の形成を
行うことが特徴である。次いで、第７図ｂに示すように
シリコン酸化膜４を厚く形成し、電極取出し口となるコ
ンタクトホール５を開口する。コンタクトホール５の開
口の際エツチング液は多結晶シリコン薄膜７が存在する
ため、シリコン拡散層３およびシリコン酸化膜２に直接
触れない。このためシリコン拡散層３の表面にステイン
膜ができるのを避けることができる。次に、第７図ｃの
ごとくＡｌ蒸着層を形成し写真蝕刻によつてＡｌ配線６
，６″Ｆｒ：形成する。良好なオーミツクを得るため４
００〜５００℃程度の温度で熱処理する。このときコン
タクトホール５の部分ではＡｌと多結晶シリコンが反応
するが、Ａ１配線６と隣合うＡｌ配線６′の直下には多
結晶シリコン薄膜７がないためＡｌ配線６と６′間では
電気的に完全に絶縁されており、第５図ｂの説明で述べ
たようなＡ１配線６と６′とが電気的に導通するという
不具合は生じない。また、この発明では多結晶シリコン
薄膜７をエツチングする必要がないため、第７図ｃに示
したようにＡ１配線６がコンタクトホール５を完全に覆
つていなくても第６図ｂにおいて述べたようなシリコン
拡散層３のエツチングという従来法での欠点を防ぐこと
ができると同時に、エツチング工程も省略でき工程の簡
略化が図られる。以上説明したように、この発明はノン
ドープの多結晶シリコン薄膜をシリコン”拡散層の上に
形成してからコンタクトホールを開口するようにしたの
で、その結果、従来法に較べ（１） Ａｌ配線がコンタ
クトホールを覆つていない時でも多結晶シリコン薄膜の
エツチングによるシリコン基板のエツチングはない。
後ただちにノンドープの多結晶シリコン薄膜７の形成を
行うことが特徴である。次いで、第７図ｂに示すように
シリコン酸化膜４を厚く形成し、電極取出し口となるコ
ンタクトホール５を開口する。コンタクトホール５の開
口の際エツチング液は多結晶シリコン薄膜７が存在する
ため、シリコン拡散層３およびシリコン酸化膜２に直接
触れない。このためシリコン拡散層３の表面にステイン
膜ができるのを避けることができる。次に、第７図ｃの
ごとくＡｌ蒸着層を形成し写真蝕刻によつてＡｌ配線６
，６″Ｆｒ：形成する。良好なオーミツクを得るため４
００〜５００℃程度の温度で熱処理する。このときコン
タクトホール５の部分ではＡｌと多結晶シリコンが反応
するが、Ａ１配線６と隣合うＡｌ配線６′の直下には多
結晶シリコン薄膜７がないためＡｌ配線６と６′間では
電気的に完全に絶縁されており、第５図ｂの説明で述べ
たようなＡ１配線６と６′とが電気的に導通するという
不具合は生じない。また、この発明では多結晶シリコン
薄膜７をエツチングする必要がないため、第７図ｃに示
したようにＡ１配線６がコンタクトホール５を完全に覆
つていなくても第６図ｂにおいて述べたようなシリコン
拡散層３のエツチングという従来法での欠点を防ぐこと
ができると同時に、エツチング工程も省略でき工程の簡
略化が図られる。以上説明したように、この発明はノン
ドープの多結晶シリコン薄膜をシリコン”拡散層の上に
形成してからコンタクトホールを開口するようにしたの
で、その結果、従来法に較べ（１） Ａｌ配線がコンタ
クトホールを覆つていない時でも多結晶シリコン薄膜の
エツチングによるシリコン基板のエツチングはない。
このことは多結晶シリコンゲートへの電極形成の場合で
も同様に有効である。（２）多結晶シリコン薄膜のエツ
チングが不要である。
も同様に有効である。（２）多結晶シリコン薄膜のエツ
チングが不要である。
（３）コンタクトホールのエツチングの際のステイン膜
の発生がない。
の発生がない。
等の利点を有する。
第１図〜第３図は従来の半導体装置の製造工程を示す断
面図、第４図は従来の他の半導体装置の製造方法を示す
断面図、第５図Ａ，ｂ，ｃおよび第６図Ａ，ｂは従来の
半導体装置の製造方法の欠点を説明するための図、第７
図Ａ，ｂ，ｃはこの発明の半導体装置の製造方法の一実
施例の断面図である。 図中，１はシリコン基板、２はシリコン酸化膜，３はシ
リコン拡散層、４はシリコン酸化膜、５はコンタクトホ
ール、６，６′はＡｌ配線、７は多結晶シリコン薄膜で
ある。
面図、第４図は従来の他の半導体装置の製造方法を示す
断面図、第５図Ａ，ｂ，ｃおよび第６図Ａ，ｂは従来の
半導体装置の製造方法の欠点を説明するための図、第７
図Ａ，ｂ，ｃはこの発明の半導体装置の製造方法の一実
施例の断面図である。 図中，１はシリコン基板、２はシリコン酸化膜，３はシ
リコン拡散層、４はシリコン酸化膜、５はコンタクトホ
ール、６，６′はＡｌ配線、７は多結晶シリコン薄膜で
ある。
Claims (1)
- １ シリコン基板上に回路要素形成のための不純物を導
入後、全面に不純物を添加していない多結晶シリコン薄
膜を形成する工程と、続いて厚いシリコン酸化膜を形成
し前記シリコン酸化膜を選択的に除去して電極取出し部
分の開口を形成する工程と、次いでＡｌ配線を形成し整
形する工程、および前記Ａｌ配線のＡｌと前記シリコン
酸化膜に形成された開口部下の多結晶シリコン薄膜の多
結晶シリコンを反応させるための熱処理工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8578778A JPS5933252B2 (ja) | 1978-07-13 | 1978-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8578778A JPS5933252B2 (ja) | 1978-07-13 | 1978-07-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5512766A JPS5512766A (en) | 1980-01-29 |
| JPS5933252B2 true JPS5933252B2 (ja) | 1984-08-14 |
Family
ID=13868589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8578778A Expired JPS5933252B2 (ja) | 1978-07-13 | 1978-07-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933252B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4517225A (en) * | 1983-05-02 | 1985-05-14 | Signetics Corporation | Method for manufacturing an electrical interconnection by selective tungsten deposition |
| US4612257A (en) * | 1983-05-02 | 1986-09-16 | Signetics Corporation | Electrical interconnection for semiconductor integrated circuits |
| US8420530B2 (en) | 2007-08-10 | 2013-04-16 | Agency For Science, Technology And Research | Nano-interconnects for atomic and molecular scale circuits |
-
1978
- 1978-07-13 JP JP8578778A patent/JPS5933252B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5512766A (en) | 1980-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| JPH0727878B2 (ja) | 集積回路の構造およびコンタクトウインドーの形成方法 | |
| JP3067847B2 (ja) | Ｍｉｓ集積回路の活性層上に電気的接触を形成する方法 | |
| US4348802A (en) | Process for producing a semiconductor device | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| US4884120A (en) | Semiconductor device and method for making the same | |
| JPS5933252B2 (ja) | 半導体装置の製造方法 | |
| JPH08204188A (ja) | 半導体装置およびその製造方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| JP2604021B2 (ja) | 半導体装置の製造方法 | |
| JPH0810726B2 (ja) | 半導体装置の製造方法 | |
| JPS62122173A (ja) | 半導体装置 | |
| US5321296A (en) | Semiconductor device having an interconnection layer of a polysilicon layer and a metallic layer | |
| JPS63127552A (ja) | 半導体装置 | |
| JP2618479B2 (ja) | 半導体素子の製造方法 | |
| JPS58191469A (ja) | 半導体装置の製造方法 | |
| KR970005729B1 (ko) | 반도체 장치의 제조방법 | |
| JPH01274452A (ja) | 半導体装置の製造方法 | |
| JP3194303B2 (ja) | 半導体装置 | |
| JPS6118350B2 (ja) | ||
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH0713958B2 (ja) | 半導体装置の製造方法 | |
| JPH07202043A (ja) | 半導体装置およびその製造方法 |