JPS61240679A - シヨツトキ−バリヤ型半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ショットキーバリヤ型半導体装置及びその製
造方法に関するものである。

従来の技術及びその問題点 ショットキーバリヤ型半導体装置の一種である従来のシ
ョットキーバリヤ型ダイオードは、添付図面の第４図に
示すごとく、ダイオードの順方向電圧■、を小さくする
ため、高濃度ｎ＋基板１としてヒ素ドーピングのシリコ
ン半導体基板を用い、この上にｎ型のエピタキシャル層
２を、たとえば、比抵抗０．５〜１．０ΩＣｍ、厚さ５
〜７μｍに成長形成させ、このｎ型エピクキシャル成長
層２の表面に約５０００〜８０００人のシリコン酸化膜
・・・・・・・・・３を形成し、該シリコン酸化膜３を
フォトエツチング技術にて、テーパが形成されるように
選択的に開口し、この上にバリヤメタル、特にモリブデ
ン膜５を、たとえば２００ＯＡ程度の厚さに形成し、さ
らに該バリヤメタル膜５上に組立て技術によって、ワイ
ヤー線１０を取り出すわけだが、この際ワイヤー線１０
をスズと鉛の合金であるハンダ９を使って取り出しやす
くするため、他の金属で、たとえばＮ　ｉ　−Ａ　１１
膜や、銅等の蒸着膜８を形成し、その上に太いワイヤー
線１０を取り出している。ハンダの溶着によってワイヤ
ー線を取り出す方法は、ダイオードの順サージ特性の考
慮によるものだが、この方法によるとハンダの溶解、凝
固に要する時間、ハンダの厚さのバラツキ、さらにこの
際に生ずるｎ型エピタキシャル層や、バリヤメタル膜へ
の熱ストレス等にする素子特性への影響は極めて無視で
きないものがある。

特にコスト面から考えると、ワイヤー線の取り出し方法
の簡略化には考慮の余地があり、最近においては、ＩＣ
や、パワートランジスタ等で用いられているワイヤーボ
ンディングを用いて簡略化している傾向がある。この従
来のワイヤーボンディング方法を利用したショットキー
バリヤ型ダイオードが従来あるが、この従来のものでは
、ハンダを用いないので、第４図の構造においてＮｉ−
Ａｕ膜８の代りにΔｌ膜を用いているようなものとなっ
ている。そして、ダイオードの順サージ特性を考慮して
Ａβ膜８の厚さを７〜１０μｍと厚く形成しており、ハ
ンダ９を介さずにこの／ｌ膜へ超音波ボンディングにて
ワイヤー１０を接続し電極を取り出している。しかしな
がら、このような従来の方法においても次のような各種
の問題点が存在する。

まず、モリブデン膜５上に７〜１０μｍと厚いＡＡＡｇ
３形成することによって、Ａｊｌ！膜形成時のストレス
や、モリブデン膜５の内部ストレス等によって、Ｍｏ−
Ａβ膜のパターンエッチの際や、ｎ＋型半導体基板１の
裏面に形成されている金属電極膜（図示せず）の熱処理
等でモリブデン膜５にハガレの現象が生ずることがしば
しば見うけられる。特に、シリコン酸化膜３上のＭｏ−
Ａｊｉ！膜は、電位を安定させ、空乏層を伸びやすくし
、耐圧が得られやすくする目的のフィールドプレートの
役割をはたしているので、この部分にハガレの現象が生
ずることは問題である。この点について以下より詳細に
述べる。

ここで、モリブデンの線膨張率は５Ｘ１０−６／ｄｅｇ
、で、シリコンの３　Ｘ　１０−６／ｄｅｇ、と比較的
近い値を示めしている。しかしシリコン酸化膜の６ｘ　
１０−５／ｄｅｇ、と比べると１桁小さい。このことは
、シリコン上のモリブデンよりシリコン酸化膜上のモリ
ブデンの方が膨張係数のちがいによって、ストレスが大
きく、ハガレやすいことがわかる。

又、ＡＡの線膨張率は２３　Ｘ　１０−６／ｄｅｇ、で
、最も大きく、よって、裏面電極膜の熱処理によって、
Ｍｏ−Ａｊ！’−３ｉｎ□間に一番大きなストレスがか
かる。よって、Ｍｏ−Ａｊ２膜エツジ部がもち上がり、
酸化膜上からＭｏ膜が浮き、ワイヤーボンディング等の
チップ組立て工程において、Ｍｏ膜がハガしてしまう。

このモリブデン膜のハガレは、モリブデン膜上に形成す
るＡｌ膜の厚さに比例しており１．＋１膜厚は、ショッ
トキーバリヤダイオードの順サージ特性では厚いほど良
く、最低７〜１０μ以上必要とされる。したがって、こ
こでシリコン酸化膜上のＭｏ−Ａｊ！のハガレが生ずる
と、それらのフィールドプレートとしての役目が薄れて
しまい、又、ハガレの現象が更に進んで、シリコンの活
性領域まで及んだ場合、装置の樹脂封止の際の汚染によ
る信頼性の問題、さらには、電流が一ケ所に集中して流
れることによる素子の破壊や、ワイヤーボンディングの
接続不良等が発生し、好ましくない。

素子特性の点からみると、ショットキーバリヤ型ダイオ
ードの逆方向電圧（耐圧）は、絶縁膜開口部のエツジ効
果による影響が大きく、エツジ効果による電界の集中を
避ける方法として、従来から前述したようなフィールド
プレート方式やシリコン酸化膜開口部をテーパ形成とす
る方式が採用されている。特に、フィールドプレー１・
はショットキーバリヤ型ダイオードにおいては絶縁膜上
を被った方が信頼性が良く、しかも上記逆方向電圧の変
動（ウオ−り）が無い素子を形成できる。この効果は、
高耐圧素子はど有効的である。つまり、シリコンチップ
化のためのスクライブライン付近までフィールドプレー
トを設けた方が、高信頼性の素子ができると考えられる
。しかしながら、前述したような従来構造では、特にＡ
Ａ膜厚が７〜１０μｍと必要なため、ＡＩｌ膜をエツチ
ングする際等方エツチングするため、どうしてもスクラ
イブラインから１０μｍ以上後退してしまう。／１膜を
ドライエツチングで異方性にパターン形成すると、この
かぎりではないが、時間がかかりすぎ、コスト面から言
って不利である。

本発明の目的は、前述したような従来技術の問題点を解
消したショットキーバリヤ型半導体装置及びその製造方
法を提供することである。

問題点を解決するための手段 □本発明の前述したような目的は、本発明によれば、簡
単にいって、前記絶縁膜とバリヤメタル間に半導体膜を
設けることによって、バリヤメタルと半導体膜、半導体
膜とシリコン酸化膜の密着力を向上させ、バリヤメタル
のハガレを防止し、かつ前記半導体膜をスクライブライ
ン付近まで設はフィールドプレートとしても機能させる
ようにすることによって、達成される。

特に詳細に述べるならば、本発明によるショットキーバ
リヤ型半導体装置は、一導電型の半導体基板上に形成さ
れた同じ導電型の半導体層と、該半導体層の主面上に形
成された絶縁膜と、活性化領域に対応する前記絶縁膜の
部分に形成された絶縁膜開口部と、該絶縁膜開口部の周
辺に沿って延在するチップ化のためのスクライブライン
縁部と、前記絶縁膜開口部の縁部から外側へわずかに後
退した位置から前記スクライブライン縁部から内側へわ
ずかに後退した位置までに亘って前記絶縁膜上に形成さ
れた半導体膜と、前記絶縁膜開口部を被って前記半導体
膜上に至るように形成されたバリヤメタルとを備えるこ
とを特徴とする。

また、本発明によるショットキーバリヤ型半導体装置の
製造方法は、 一導電型の半導体基板上に、同じ導電型の半導体層を形
成し、該半導体層の主面に絶縁膜を形成する工程と、該
絶縁膜上に半導体膜を形成する工程と、活性化領域予定
部に対応する前記絶縁膜の部分の絶縁膜開口部及び該絶
縁膜開口部の周辺に沿って延在するチップ化のためのス
クライブライン溝を形成できるように前記半導体膜を選
択的にパターニングする工程と、該パターニングされた
半導体膜をエツチング用マスクとして前記絶縁膜に前記
絶縁膜開口部及びスクライブライン溝を、それら縁部が
テーパ形状となるようにエツチング速度する工程と、前
記絶縁膜開口及びスクライブライン溝周囲にオーバーハ
ング状に形成された前記半導体膜の部分を、前記絶縁膜
開口部の縁部から外側へわずかに後退した位置及び前記
スクライブライン溝の縁部から内側へわずかに後退した
位置までエツチングする工程と、前記絶縁膜開口部で表
面に露出した前記半導体層の表面を被って前記半導体膜
上に至るようにバリヤメタルを形成する工程と、前記ス
クライブライン溝に沿ってチップ化のためスクライビン
グを行なう工程とを含むことを特徴とする。

実　　施　　例 次に、添付図面の第１図から第３図に基づいて本発明の
実施例について本発明をより詳細に説明する。

第１図（Ａ＞から（Ｇ）は、本発明の一実施例としての
モリブデンをバリヤメタルとして用いたショットキーバ
リヤ型ダイオードの製造工程の各段階を説明するだめの
断面構造図であり、第２図はチップ化前の半導体基板の
表面上の概略構成を示すための概略平面図である。

本発明のこのショットキーバリヤ型ダイオードを製造す
るには、第１図（Ａ）に略示するように、まず、ヒ素ド
ーピングの高濃度ｎ＋型半導体基板１上にこれよりも低
濃度であるｎ型エピタキシャル層２を成長させた後表面
にシリコン酸化膜３ａを約７００ＯＡ厚に形成する。続
いて、第１図（Ｂ）に示すように、この上に、ＣＶＤ法
にて高濃度リンをドープしたＰＳＧ膜３ｂと多結晶シリ
コン膜４ａを、伝えば、約４０００人に堆積する。

次に、第１図（Ｃ）に示すように、フォトエツチング技
術にてフォトレジスト膜１１を用いて多結晶シリコン膜
４ａを選択的にパターニングする。

この多結晶シリコン膜４ａのパターニングは、第２図の
概略平面図に示すように、活性化領域予定部に対応する
シリコン酸化膜３ａの部分の絶縁膜開口部１２及びこの
絶縁膜開口部１２の周辺に沿って延在するチップ化のた
めのスクライブライン溝１３を形成できるようになされ
るものである。

次に、前記多結晶シリコン膜４ａに熱処理を施しＰＳＧ
膜３ｂから高濃度リンネ鈍物を拡散し、ｎ＋型多結晶シ
リコン膜４ｂを形成する。次に、このようにパターニン
グされた前記ｎ゛型多結晶シリコン膜４ｂをマスクとし
て用いて、ＰＳＧ膜３ｂとシリコン酸化膜３ａをエツチ
ングして、絶縁膜開口部１２とスクライブライン溝１３
とを形成する。周知のごとく、ＰＳＧ膜３ｂは、リン濃
度に比例してシリコン酸化膜３ａよりＨＦ系のエッチャ
ントに対して、エツチング速度が速いという性質を持っ
ている。したがって、前記シリコン酸化膜３ａとＰＳＧ
膜３ｂのエツチングレート差を利用して、前記シリコン
酸化膜３ａにテーパ形状を持つ、絶縁膜開口部１２及び
スクライブライン溝１３を形成した様子を第１図（Ｄ）
に示す。

図中からもわかるように、シリコン酸化膜３ａに■乙 テーパが形成されたため、フォトレジスト１１直下のη
１型多結晶シリコン膜４ｂはオーバーハングとなり、シ
リコン酸化膜開口部１２及びスクライブライン溝１３よ
り突出した形になっている。

続いて、第１図（Ｅ）に示すように、ＨＦ系のエッチャ
ントと硝酸、酢酸、水等の混合液によって、選択的にｎ
＋型多結晶シリコン膜４ｂの突出した部分をエツチング
する。

その後、フォトレジスト１１を除去し、バリヤメタルの
モリブデン膜５を約４０００人厚さに、ワイヤーボンデ
ィング工程に必要なＡｆｌ膜７を、たとえば７μｍ厚に
蒸着形成し、Ａｌ膜７とバリヤメタルのモリブデン膜５
をたとえば、リン酸、硝酸、酢酸等の混合液にて同時に
エツチングしパターニングした様子を第１図（Ｆ）に示
している。

続いてここには図示していないが、ｎ＋型半導体基板１
の裏面に、たとえばＣｒ−Ｎｉ−ΔＵを１０００人−１
０００人−１０００人厚に１あるいはＴｉ−Ｎｉ−ΔＵ
を同じように形成後、３５０℃で熱処理をおこない、ワ
イヤー１０をＡ、ｆｉ’膜７に対してボンディングした
状態を第１図（Ｇ）に示す。最後に、スクライブライン
溝１３に沿ってスクライビングしてチップ化を行なえば
ショットキーバリヤ型ダイオードを完成することができ
る。

第３図は、前述したような３５０℃程度の裏面電極熱処
理によって、ｎ型エピタキシャル層２とモリブデン膜５
との間にシリサイド層６ａが、そして、ＭＯ−ＡＡフィ
ールドプレート５及び７と多結晶シリコン層４ｂとの間
にシリサイド層６ｂが形成された様子を部分的に更に拡
大して示している。

シリサイド層６ａは、ショットキーバリヤ型ダイオード
のバリヤハイドを決める層であり、モリブデンや、シリ
コンと非常に密着性が良い。このようなシリサイド層は
、絶縁膜上には形成されず、単結晶シリコン、多結晶シ
リコンあるいは非晶質シリコンとバリヤメタルの熱反応
によって形成されるものであり、本発明では、シリサイ
ド層６ｂも形成されるのであるが、従来構造ではこのよ
うなシリサイド層６ｂに相当するシリサイド層は形成さ
れず、フィールドプレートの先端からＭｏ−Ａｅ膜のハ
ガレ現象が生じているのである。多結晶シリコンは、単
結晶シリコンの集合体であるゆえ、単結晶シリコン層の
表面よりもグレンザイズが大きく、凹凸が激しくその分
密着性の強いシリサイド層６ｂが形成される。ゆえに、
Ｍｏ−Δｐ膜５，７のバガレ現象を完全に防止すること
が可能である。

さらにＭＯ−へ！膜５，７とシリコン酸化膜３ａ間に形
成されているｎ＋型多結晶シリコン膜４ｂは、フィール
ドプレートの役割をも果たすことができ、しかも、ｎ＋
型多結晶シリコン膜４ｂは、スクライブライン溝１３の
縁部から自己整合的に内側へわずかに、例えば数１００
０人後退した位置から絶縁膜開口部１２の縁部から外側
へわずかに後退した位置までに亘って正確に形成され、
しかも高濃度のリンがドーピングされているため、信頼
性の高いパッシベーション膜としても使用できる。

尚、本発明の前述した実施例においては、２３１日 ットキーバリャ型ダイオードを製造する場合について説
明したが、本発明はこれに限定ぜす、たとえばショット
キーＴＴＬや、ショットキー１２Ｌ等にも同様に適用し
て効果のあるものである。又、前述の実施例では、半導
体膜４ｂに多結晶シリコンを用いたが、その他、非晶質
シリコン、あるいはメタルシリサイドを用いても良い。

さらに半導体膜（多結晶シリコン）の膜厚を５０ＯＡと
したが、これはＭｏの断切れ防止のために設定した値で
、素子性能からＭＯが半導体膜パターンのエツジ部で断
切れても何んらかまわない場合には前記半導体膜の厚さ
は特にこれに限定しない。又、バリヤメタルにＭＯを用
いたがその他、Ｃｒ、Ｎｉ。

Ｔｉ、Ｗ、Ｐｔ等の高融点メタルを用いても良い。

さらにまた本発明の前述した実施例においては、シリコ
ン酸化膜のパターンエツジ効果による電界集中を避ける
ため、シリコン酸化膜開口時にテーパ形成するためＰＳ
Ｇ膜を上記シリコン酸化膜上に形成したが特にＰＳＧ膜
に限定せず、たとえばドライエツチャーによるテーパエ
ツチング法や、１フ イオン注入を用いたテーパエツチング形成法等を使うこ
とによって、前記ＰＳＧ膜は省略しても良い。

発明の効果 前述したように、本発明によれば、従来構造においての
最大の欠点であったバリヤメタルのハガレ現象を、半導
体膜をシリコン酸化膜とバリヤメタル間に設けることに
よって、完全に無くすることができる。その上、本発明
によるショットキーバリヤ型半導体装置では、表面に露
出する部分は、信頼性の高いΔｌ膜と、該Δｌｌ膜外外
、これまた高信頼性の優れたｎ＋型多結晶シリコン膜（
ＰＳＧ膜を設ける場合には、そのＰＳＧ膜によっても）
に被われシリコンチップ全体をパッシベーション膜で被
い、しかも該ｎ＋型型詰結晶シリコンフィールドプレー
トの動きをするため、高耐圧素子でも電気特性の安定し
たものとすることができる。

また、本発明によれば、シリコン酸化膜とバリヤメタル
間に半導体膜を設けるのであるが、その工程にかかわる
リングラフイ一工程を特別に必要とせずに、活性領域形
成のシリコン酸化膜開口部及びスクライブライン溝を形
成する工程と同一のフォトリングラフイーによって自己
整合的に、しかも正確にその半導体膜４ｂを形成できる
ため、生産性の良く、しかも特性の優れたショットキー
バリヤ型半導体装置を製造することができる。

【図面の簡単な説明】

添付図面の第１図（Ａ）から（Ｇ）は、本発明の一実施
例としてのショットキーバリヤ型ダイオードの製造工程
の各段階を説明するための断面構造図、第２図はチップ
化前の半導体基板の表面上の概略構成を示すための概略
平面図、第３図は第１図（Ｆ）の部分拡大図、第４図は
従来のショットキーバリヤ型ダイオードの一例を示す断
面構造図である。 １・・・・・・ｎ＋＋半導体基板、 ２・・・・・・ｎ型エピタキシャル半導体層、３ａ・・
・・・・シリコン酸化膜、 ３ｂ・・・・・・ＰＳＧ膜、 ４ａ・・・・・・多結晶シリコン膜、 ４ｂ・・・・・・ｎ＋型型詰結晶シリコン膜５・・・・
・・モリブデン膜、 ６ａ、５ｂ・・・・・・シリサイド層、７・・・・・・
Ａβ膜、 １０・・・・・・ワイヤー線、 １１・・・・・・フォトレジスト、 １２・・・・・・絶縁膜開口部、 １３・・・・・・スクライブライン溝。

Claims (4)

【特許請求の範囲】
1. （１）一導電型の半導体基板上に形成された同じ導電型
   の半導体層と、該半導体層の主面上に形成された絶縁膜
   と、活性化領域に対応する前記絶縁膜の部分に形成され
   た絶縁膜開口部と、該絶縁膜開口部の周辺に沿って延在
   するチップ化のためのスクライブライン縁部と、前記絶
   縁膜開口部の縁部から外側へわずかに後退した位置から
   前記スクライブライン縁部から内側へわずかに後退した
   位置までに亘って前記絶縁膜上に形成された半導体膜と
   、前記絶縁膜開口部を被って前記半導体膜上に至るよう
   に形成されたバリヤメタルとを備えることを特徴とする
   ショットキーバリヤ型半導体装置。
2. （２）前記半導体膜は、多結晶シリコン膜で形成されフ
   ィールドプレートとして機能する特許請求の範囲第（１
   ）項記載のショットキーバリヤ型半導体装置。
3. （３）一導電型の半導体基板上に、同じ導電型の半導体
   層を形成し、該半導体層の主面に絶縁膜を形成する工程
   と、該絶縁膜上に半導体膜を形成する工程と、活性化領
   域予定部に対応する前記絶縁膜の部分の絶縁膜開口部及
   び該絶縁膜開口部の周辺に沿って延在するチップ化のた
   めのスクライブライン溝を形成できるように前記半導体
   膜を選択的にパターニングする工程と、該パターニング
   された半導体膜をエッチング用マスクとして前記絶縁膜
   に前記絶縁膜開口部及びスクライブライン溝を、それら
   縁部がテーパ形状となるようにエッチング形成する工程
   と、前記絶縁膜開口及びスクライブライン溝周囲にオー
   バーハング状に形成された前記半導体膜の部分を、前記
   絶縁膜開口部の縁部から外側へわずかに後退した位置及
   び前記スクライブライン溝の縁部から内側へわずかに後
   退した位置までエッチングする工程と、前記絶縁膜開口
   部で表面に露出した前記半導体層の表面を被って前記半
   導体膜上に至るようにバリヤメタルを形成する工程と、
   前記スクライブライン溝に沿ってチップ化のためスクラ
   イビングを行なう工程とを含むことを特徴とするショッ
   トキーバリヤ型半導体装置の製造方法。
4. （４）前記絶縁膜は、前記半導体層の主面に形成される
   第１の絶縁膜と、該第１の絶縁膜上に形成される一導電
   型の不純物がドーピングされた第２の絶縁膜とからなり
   、前記第１の絶縁膜と前記第２の絶縁膜との間のエッチ
   ングレート差を利用して前記テーパ形状を前記第１の絶
   縁膜に形成する特許請求の範囲第（３）項記載のショッ
   トキーバリヤ型半導体装置の製造方法。