JPS61285763A - シヨツトキ−バリヤ型半導体装置およびその製造方法 - Google Patents
シヨツトキ−バリヤ型半導体装置およびその製造方法Info
- Publication number
- JPS61285763A JPS61285763A JP12748285A JP12748285A JPS61285763A JP S61285763 A JPS61285763 A JP S61285763A JP 12748285 A JP12748285 A JP 12748285A JP 12748285 A JP12748285 A JP 12748285A JP S61285763 A JPS61285763 A JP S61285763A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- insulating film
- semiconductor film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ショットキーバリヤ型半導体装置及びその製
造方法に関するものである。
造方法に関するものである。
従来の技術及びその問題点
ショットキーバリヤ型半導体装置の一種である従来のシ
ョットキーバリヤ型ダイオードは、添付図面の第３図に
示すごとく、ダイオードの順方向電圧糠 を小さくする
ため、高濃度ｎ 基板１としてヒ素ドーピングのシリコ
ン半導体基板を用い、この上にｎ型のエピタキシャル層
２を、たとえば、比抵抗Ｏ０５〜／、０ｒ）ｙｎｓ厚さ
３〜７μｍに成長形成させ、このｎ型エピタキシャル成
長層２０表面に約ｓｏｏｏ−ｇｏｏｏＡのシリフン酸化
膜８を形成し、該シリコン酸化膜８をフォトエツチング
技術にて、チー／４が形成されるように選択的に開口し
、この上にバリヤメタル、特にモリブデン膜５を、たと
えばコθＯＯＡ程度の厚さに形成し。
ョットキーバリヤ型ダイオードは、添付図面の第３図に
示すごとく、ダイオードの順方向電圧糠 を小さくする
ため、高濃度ｎ 基板１としてヒ素ドーピングのシリコ
ン半導体基板を用い、この上にｎ型のエピタキシャル層
２を、たとえば、比抵抗Ｏ０５〜／、０ｒ）ｙｎｓ厚さ
３〜７μｍに成長形成させ、このｎ型エピタキシャル成
長層２０表面に約ｓｏｏｏ−ｇｏｏｏＡのシリフン酸化
膜８を形成し、該シリコン酸化膜８をフォトエツチング
技術にて、チー／４が形成されるように選択的に開口し
、この上にバリヤメタル、特にモリブデン膜５を、たと
えばコθＯＯＡ程度の厚さに形成し。
さらに該バリヤメタル膜す上に組立て技術によって、ワ
イヤー線１０を取シ出すわけだが、この際ワイヤー線ｌ
Ｏをスズと鉛の合金であるハンダ９を使って取り出しや
すくするため、他の金属で、たとえばＮ＋−＾Ｕ膜や、
鋼等の蒸着膜８を形成し、その上に太いワイヤー線１０
を取シ出している。
イヤー線１０を取シ出すわけだが、この際ワイヤー線ｌ
Ｏをスズと鉛の合金であるハンダ９を使って取り出しや
すくするため、他の金属で、たとえばＮ＋−＾Ｕ膜や、
鋼等の蒸着膜８を形成し、その上に太いワイヤー線１０
を取シ出している。
ハンダの溶着によってワイヤー線を取力出す方法は、ダ
イオードの順サージ特性の考慮によるものだが、この方
法によるとハンダの溶解、凝固に要する時間、ハンダの
厚さのバラツキ、さらＫこの際に生ずるｎ型エビターシ
ャル層や、；櫂すヤｌｆｉル膜への熱ストレス等にする
素子特性への影響は極めて無視できないものがある。
イオードの順サージ特性の考慮によるものだが、この方
法によるとハンダの溶解、凝固に要する時間、ハンダの
厚さのバラツキ、さらＫこの際に生ずるｎ型エビターシ
ャル層や、；櫂すヤｌｆｉル膜への熱ストレス等にする
素子特性への影響は極めて無視できないものがある。
特にコスト面から考えると、ワイヤー線の取シ出し方法
の簡略化には考慮の金層があシ、最近においては、ＩＣ
や、ノ中ワートランジスタ等で用いられているワイヤー
？ンディングを用いて簡略化している傾向がある。この
従来のワイヤーボンディング方法を利用したショットキ
ーバリヤ型ダイオードが従来あるが、この従来Ωもので
は、ハンダを用いないので、第３図の構造Ｋ＞いてＮ
ｌ −Ａｕ膜８の代シにＡＩ 膜を用いているようなも
のとなつている。そして、ダイオードの順サージ特性を
考慮してＡｅ 膜８の厚さを７〜１０μｍと厚く形成し
ておシ、ハンダ９を介さずにこのへＩ膜へ超音波ビンデ
ィングにてワイヤーｌＯを接続し電極を取シ出している
。しかしながら、このような従来の方法においても次の
ような各種の問題点が存在する。
の簡略化には考慮の金層があシ、最近においては、ＩＣ
や、ノ中ワートランジスタ等で用いられているワイヤー
？ンディングを用いて簡略化している傾向がある。この
従来のワイヤーボンディング方法を利用したショットキ
ーバリヤ型ダイオードが従来あるが、この従来Ωもので
は、ハンダを用いないので、第３図の構造Ｋ＞いてＮ
ｌ −Ａｕ膜８の代シにＡＩ 膜を用いているようなも
のとなつている。そして、ダイオードの順サージ特性を
考慮してＡｅ 膜８の厚さを７〜１０μｍと厚く形成し
ておシ、ハンダ９を介さずにこのへＩ膜へ超音波ビンデ
ィングにてワイヤーｌＯを接続し電極を取シ出している
。しかしながら、このような従来の方法においても次の
ような各種の問題点が存在する。
まず、モリブデン膜５上に７〜７０μｍ と厚いＡｌｌ
膜８を形成することによって、ＡＩ膜形成時のストレ
スや、モリブデンｙ！、５の内部ストレス等によって、
Ｍｏ−へｄ膜のノーターンエッチの際や、ｎ＋型半導体
基板ｌの裏面に形成されている金属電極膜（図示せず）
の熱処理等でモリブデン膜５にハガレの現象が生ずるこ
とがしばしば見うけられる。特に、シリコン酸化膜８上
のＭＯ−Ａｅ膜は、電位を安定させ、空乏層を伸びやす
くシ、耐圧が得られやすくする目的のフィールドプレー
トの役割をはたしているので、この部分にノ・ガレの現
象が生ずることは問題である０この点について以下よシ
詳細に述べる０ ここで、モリブデンの線膨張率は、Ｉｉ” Ｘ ／ ６
−’／ｄ ｅ ｇ ＊ で、シリコンの３ Ｘ ／
（７−’／ｄｅｇ、 と比較的近い値を示めしている
。しかしシリコン酸化膜の４ Ｘ ／ Ｏ−５／ｄｅｇ
、 と比べると／桁小さい。このことは、シリコン上
のモリブデンよシリコン酸化膜上のモリブデンの方が膨
張係数のちがいによって、ストレスが大きく、ハガレや
すいことがわかる。又、ＡＩ の線膨張率は２３ Ｘ
／ Ｏ−’／ｄｅｇ、 で、最も大きく、よって、裏
面電極膜の熱処理によって、 Ｍｏ−＾＃’ −８１０
□間に一番大きなストレスがかかる。よって％ Ｍｅ−
＾ｊ膜エツジ部がもち上がシ、酸化膜上からＭｏ 膜が
浮き、ワイヤーデンディング等のチップ組立て工程にお
いて、Ｍｏ 膜がハガしてしまり。このモリブデン膜
のハ〃しは、モリブデン膜上に形成するへｅ膜の厚さに
比例しておｌ）、Ａｅ 膜厚は、シミツトキーパリヤダ
イオードの順サージ特性では厚い糎ど良く、最低７〜７
０μ以上必要とされる。したがって、ここでシリコン酸
化膜上のＭＯ−Ａｌのハガレが生ずると、それらのフィ
ールドプレートとしての役目が薄れてしまい、又、ハガ
レの現象が更に進んで、シリコンの活性領域まで及んだ
場合、装置の樹脂封止の際の汚染による信頼性の問題、
さらには、電流が一ケ所に集中して流れることによる素
子の破壊や、ワイヤーがンデイングの接続不良等が発生
し、好ましくない。
膜８を形成することによって、ＡＩ膜形成時のストレ
スや、モリブデンｙ！、５の内部ストレス等によって、
Ｍｏ−へｄ膜のノーターンエッチの際や、ｎ＋型半導体
基板ｌの裏面に形成されている金属電極膜（図示せず）
の熱処理等でモリブデン膜５にハガレの現象が生ずるこ
とがしばしば見うけられる。特に、シリコン酸化膜８上
のＭＯ−Ａｅ膜は、電位を安定させ、空乏層を伸びやす
くシ、耐圧が得られやすくする目的のフィールドプレー
トの役割をはたしているので、この部分にノ・ガレの現
象が生ずることは問題である０この点について以下よシ
詳細に述べる０ ここで、モリブデンの線膨張率は、Ｉｉ” Ｘ ／ ６
−’／ｄ ｅ ｇ ＊ で、シリコンの３ Ｘ ／
（７−’／ｄｅｇ、 と比較的近い値を示めしている
。しかしシリコン酸化膜の４ Ｘ ／ Ｏ−５／ｄｅｇ
、 と比べると／桁小さい。このことは、シリコン上
のモリブデンよシリコン酸化膜上のモリブデンの方が膨
張係数のちがいによって、ストレスが大きく、ハガレや
すいことがわかる。又、ＡＩ の線膨張率は２３ Ｘ
／ Ｏ−’／ｄｅｇ、 で、最も大きく、よって、裏
面電極膜の熱処理によって、 Ｍｏ−＾＃’ −８１０
□間に一番大きなストレスがかかる。よって％ Ｍｅ−
＾ｊ膜エツジ部がもち上がシ、酸化膜上からＭｏ 膜が
浮き、ワイヤーデンディング等のチップ組立て工程にお
いて、Ｍｏ 膜がハガしてしまり。このモリブデン膜
のハ〃しは、モリブデン膜上に形成するへｅ膜の厚さに
比例しておｌ）、Ａｅ 膜厚は、シミツトキーパリヤダ
イオードの順サージ特性では厚い糎ど良く、最低７〜７
０μ以上必要とされる。したがって、ここでシリコン酸
化膜上のＭＯ−Ａｌのハガレが生ずると、それらのフィ
ールドプレートとしての役目が薄れてしまい、又、ハガ
レの現象が更に進んで、シリコンの活性領域まで及んだ
場合、装置の樹脂封止の際の汚染による信頼性の問題、
さらには、電流が一ケ所に集中して流れることによる素
子の破壊や、ワイヤーがンデイングの接続不良等が発生
し、好ましくない。
素子特性の点からみると、ショットキーバリヤ型ダイオ
ードの逆方向電圧（耐圧）は、絶縁膜開口部のエツジ効
果による影響が大きく、エツジ効果による電界の集中を
避けるための工夫も必要である。
ードの逆方向電圧（耐圧）は、絶縁膜開口部のエツジ効
果による影響が大きく、エツジ効果による電界の集中を
避けるための工夫も必要である。
本発明の目的は、前述したような従来技術の問題点を解
消したショットキーバリヤ型半導体装置及びその製造方
法を提供することである。
消したショットキーバリヤ型半導体装置及びその製造方
法を提供することである。
問題点を解決するための手段
本発明によるショットキーバリヤ型半導体装置は、一導
電型の半導体基体の主面上に形成された絶縁膜と、該絶
縁膜の部分に形成された絶縁膜開口部と、該絶縁膜開口
部の縁部から外側へ放射状に前記絶縁膜上に形成された
半導体膜と、前記絶縁膜開口部を被って前記半導体膜上
に至るように形成されたバリヤメタルとを備えており、
前記絶縁膜開口部の縁部に臨む前記半導体膜の部分には
、テーパ＋が付されている。
電型の半導体基体の主面上に形成された絶縁膜と、該絶
縁膜の部分に形成された絶縁膜開口部と、該絶縁膜開口
部の縁部から外側へ放射状に前記絶縁膜上に形成された
半導体膜と、前記絶縁膜開口部を被って前記半導体膜上
に至るように形成されたバリヤメタルとを備えており、
前記絶縁膜開口部の縁部に臨む前記半導体膜の部分には
、テーパ＋が付されている。
また、本発明によるショットキーバリヤ型半導体装置の
製造方法は、一導電型の半導体基体の主面上に絶縁膜を
形成する工程と、該絶縁膜上に半導体膜を形成する工程
と、該半導体膜の上部に該半導体膜と同じエッチャーン
トにてエツチングされかつ該半導体膜よシもエツチング
速度の速い材料層を形成する工程と、該材料層のエツチ
ングにょシ前記半導体膜に半導体膜開口部を形成すると
共に該半導体膜開口部の縁部の前記半導体膜にテーパを
形成する工程と、前記半導体膜の前記半導体膜開口部内
の前記絶縁膜に絶縁膜開口部を形成する工程と、前記絶
縁膜開口部で表面に露出した前記半導体基体の主面を被
って前記半導体膜上に至るようにバリヤメタルを形成す
る工程とを含む。
製造方法は、一導電型の半導体基体の主面上に絶縁膜を
形成する工程と、該絶縁膜上に半導体膜を形成する工程
と、該半導体膜の上部に該半導体膜と同じエッチャーン
トにてエツチングされかつ該半導体膜よシもエツチング
速度の速い材料層を形成する工程と、該材料層のエツチ
ングにょシ前記半導体膜に半導体膜開口部を形成すると
共に該半導体膜開口部の縁部の前記半導体膜にテーパを
形成する工程と、前記半導体膜の前記半導体膜開口部内
の前記絶縁膜に絶縁膜開口部を形成する工程と、前記絶
縁膜開口部で表面に露出した前記半導体基体の主面を被
って前記半導体膜上に至るようにバリヤメタルを形成す
る工程とを含む。
実施例
次に、添付図面の第１図及び第２図に基づいて本発明の
実施例について本発明をよシ詳細に説明する。
実施例について本発明をよシ詳細に説明する。
第１図（ＡＩから（Ｅｌは、本発明の一実施例としての
モリブデンをバリヤメタルとして用いたショットキーバ
リヤ型ダイオードの製造工程の各段階を説明するための
図である。
モリブデンをバリヤメタルとして用いたショットキーバ
リヤ型ダイオードの製造工程の各段階を説明するための
図である。
本発明によってショットキーバリヤ型ダイオードを製造
するには、先ず、第１図（＾）に示すように、高濃度ｎ
型半導体基板ｌ上に、これよシも低濃度で、たとえば
比抵抗ＯＡ；−！ｒＱｃｍで厚さ６μｍ〜１０μｍ程度
のｎ型エピタキシャル層２を形成し、この上に、約ｇｏ
ｏ人の酸化膜８と、約７０００Ａ程度の不純物を含まな
い多結晶シリコンの半導体膜６を形成する。
するには、先ず、第１図（＾）に示すように、高濃度ｎ
型半導体基板ｌ上に、これよシも低濃度で、たとえば
比抵抗ＯＡ；−！ｒＱｃｍで厚さ６μｍ〜１０μｍ程度
のｎ型エピタキシャル層２を形成し、この上に、約ｇｏ
ｏ人の酸化膜８と、約７０００Ａ程度の不純物を含まな
い多結晶シリコンの半導体膜６を形成する。
次に、第１図（Ｓ）に示すように、例えば、ドーズ量！
ｒｘｉθ１５（１１１１−２、加速エネルギー’Ｉ Ｏ
ＫｅＶの不純物リン６ａを、半導体膜６の表面近傍にイ
オン注入する。不純物リンを打ち込まれた多結晶シリコ
ン６０部分は、イオン注入によるダメージと、不純物リ
ンの影響で、例えば、ドライエツチングした場合、不純
物を含まない多結晶シリコン６の部分と比べて約２〜３
倍もの速いエツチング特性を有した材料屑となる。
ｒｘｉθ１５（１１１１−２、加速エネルギー’Ｉ Ｏ
ＫｅＶの不純物リン６ａを、半導体膜６の表面近傍にイ
オン注入する。不純物リンを打ち込まれた多結晶シリコ
ン６０部分は、イオン注入によるダメージと、不純物リ
ンの影響で、例えば、ドライエツチングした場合、不純
物を含まない多結晶シリコン６の部分と比べて約２〜３
倍もの速いエツチング特性を有した材料屑となる。
第１図（Ｃ３に示すように、所望の半導体膜開口部１１
を形成するため、フォトエツチング技術で選択的に１４
ターニングした後、例えば％ ＣＦ４ ＋ ０２の混
合がスエツチャントにて前述した半導体膜６を等方性ド
ライエツチングすると、イオン注入された多結晶シリコ
ンの部分が速くエツチングされるので、不純物を含まな
い多結晶シリコン６０部分がテーパエツチングされる。
を形成するため、フォトエツチング技術で選択的に１４
ターニングした後、例えば％ ＣＦ４ ＋ ０２の混
合がスエツチャントにて前述した半導体膜６を等方性ド
ライエツチングすると、イオン注入された多結晶シリコ
ンの部分が速くエツチングされるので、不純物を含まな
い多結晶シリコン６０部分がテーパエツチングされる。
このテーノ臂角は、主に、リンネ細物のドーズ量を増す
ことによってなめらかなものとされる。
ことによってなめらかなものとされる。
次に、前述したようにパターニングされた多結晶シリコ
ン６をマスクに、その下に存在する３００人厚０酸化膜
８をエツチングして、絶縁膜開口部１Ｂを形成する。こ
の状態を、第１図（０）に示す。
ン６をマスクに、その下に存在する３００人厚０酸化膜
８をエツチングして、絶縁膜開口部１Ｂを形成する。こ
の状態を、第１図（０）に示す。
最後に、第１図（Ｅｌに示すように、絶縁゛膜間口部１
２を被って半導体膜６上に至るように、選択的にバリヤ
メタルであるモリブデン層４を約ａｏｏ。
２を被って半導体膜６上に至るように、選択的にバリヤ
メタルであるモリブデン層４を約ａｏｏ。
Ａ厚に形成し、更に、その上にワイヤ線取シ出し用のＡ
ｌｌ の金属膜８を約ｇμｍ厚に形成する。
ｌｌ の金属膜８を約ｇμｍ厚に形成する。
第一図は、本発明の別の実施例としてのショットキーバ
リヤ型ダイオードの断面構造を略示している。この実施
例のショットキーバリヤ型ダイオードは％ １００Ｖ
以上の高耐圧を必要とする場合に特に有効であシ、次の
点において第１図の実施例のものとは異なっている。
リヤ型ダイオードの断面構造を略示している。この実施
例のショットキーバリヤ型ダイオードは％ １００Ｖ
以上の高耐圧を必要とする場合に特に有効であシ、次の
点において第１図の実施例のものとは異なっている。
すなわち、第１図のショットキーバリヤ型ダイオードの
構造では、半導体膜６のチー／４は、絶縁膜開口部１２
の縁部に近接した位置から始まるようにされているのに
対し、第２図の実施例のショットキーバリヤ型ダイオー
ドの構造では、絶縁膜開口部１２の縁部の絶縁膜８には
チーｉ４が付されており、半導体膜６のチー／４は、絶
縁膜８の前述のテーノ臂の位置から外側に所定間隔を置
いた位置から始まっている。
構造では、半導体膜６のチー／４は、絶縁膜開口部１２
の縁部に近接した位置から始まるようにされているのに
対し、第２図の実施例のショットキーバリヤ型ダイオー
ドの構造では、絶縁膜開口部１２の縁部の絶縁膜８には
チーｉ４が付されており、半導体膜６のチー／４は、絶
縁膜８の前述のテーノ臂の位置から外側に所定間隔を置
いた位置から始まっている。
第一図のショットキーバリヤ型ダイオードを製造するに
は、第１図（ＡＩ Ｋ関して説明したように、高濃度層
型半導体基板１上に、これよシも低濃度で、たとえば比
抵抗０．３〜．！ｒ−で厚さ６μｍ〜／θμｍ程度のｎ
型エピタキシャル層２を形成し、この上に約ｊＳ−００
０Ａ厚の酸化膜８と、不純物を含まない多結晶シリコン
の半導体膜６を形成し、第１図（ｅ）に関して説明した
のと同様にして半導体１１ｉ８のテーパエツチングを行
なった後、半導体膜開口部１１内Ｋｇ出した酸化膜８上
にフレオンラジカルイオンを照射し、その後半導体膜開
口部１１０縁部から内側に所定間隔、例えば、３μｍ程
離九九所に、フォトエツチング技術でプラズマによるテ
ーパやエツチング（ウェットエツチング）か、あるいは
、酸化膜８にこれまたリン又は？ロンのイオン注入をお
こないテーパエツチングを行ない、最後に、モリブデン
膜５及びｐ、ｌｌ 膜８を形成すればよい。
は、第１図（ＡＩ Ｋ関して説明したように、高濃度層
型半導体基板１上に、これよシも低濃度で、たとえば比
抵抗０．３〜．！ｒ−で厚さ６μｍ〜／θμｍ程度のｎ
型エピタキシャル層２を形成し、この上に約ｊＳ−００
０Ａ厚の酸化膜８と、不純物を含まない多結晶シリコン
の半導体膜６を形成し、第１図（ｅ）に関して説明した
のと同様にして半導体１１ｉ８のテーパエツチングを行
なった後、半導体膜開口部１１内Ｋｇ出した酸化膜８上
にフレオンラジカルイオンを照射し、その後半導体膜開
口部１１０縁部から内側に所定間隔、例えば、３μｍ程
離九九所に、フォトエツチング技術でプラズマによるテ
ーパやエツチング（ウェットエツチング）か、あるいは
、酸化膜８にこれまたリン又は？ロンのイオン注入をお
こないテーパエツチングを行ない、最後に、モリブデン
膜５及びｐ、ｌｌ 膜８を形成すればよい。
尚、本発明の前述した実施例においては、ショットキー
バリヤ型ダイオードを例にとって説明したのであるが、
本発明はこれに尽定せず、たとえばショットキーＴＴＬ
や、ショットキー１２Ｌ等にも同様に適用して効果のあ
るものである。また、前述の実施例では、半導体膜６に
多結晶シリコンを用いたが、その他、計型多結晶シリコ
ン、非晶質シリコン、あるいはメタルシリサイド膜を用
いても良い。更に、前述の実施例では、バリヤメタルに
Ｍｏ を用いたが、その他、Ｃｒ 、 Ｎｌ 、 Ｔ
Ｉ 。
バリヤ型ダイオードを例にとって説明したのであるが、
本発明はこれに尽定せず、たとえばショットキーＴＴＬ
や、ショットキー１２Ｌ等にも同様に適用して効果のあ
るものである。また、前述の実施例では、半導体膜６に
多結晶シリコンを用いたが、その他、計型多結晶シリコ
ン、非晶質シリコン、あるいはメタルシリサイド膜を用
いても良い。更に、前述の実施例では、バリヤメタルに
Ｍｏ を用いたが、その他、Ｃｒ 、 Ｎｌ 、 Ｔ
Ｉ 。
ｗ、ｐｔ 等の高融点メタルを用いても良い。
発明の効果
前述したように、本発明によれば、従来構造においての
最大の欠点であったバリヤメタルのハガレ現象を、半導
体膜をシリコン酸化膜とバリヤメタル間に設けることに
よって、完全に無くすることができる。その上、本発明
によるショットキーバリヤ型半導体装置では、表面に露
出する部分は、信頼性の高い八ｇ 膜と、該＾ｇ膜膜外
外、これまた高信頼性の優れたｎ 型多結晶シリコン膜
に被われシリコンチップ全体をノやツシペーション膜で
被い、しかも該計型多結晶シリコンはフィールドグレー
トの動きをする丸め、高耐圧素子でも電気特性の安定し
たものとすることができる。
最大の欠点であったバリヤメタルのハガレ現象を、半導
体膜をシリコン酸化膜とバリヤメタル間に設けることに
よって、完全に無くすることができる。その上、本発明
によるショットキーバリヤ型半導体装置では、表面に露
出する部分は、信頼性の高い八ｇ 膜と、該＾ｇ膜膜外
外、これまた高信頼性の優れたｎ 型多結晶シリコン膜
に被われシリコンチップ全体をノやツシペーション膜で
被い、しかも該計型多結晶シリコンはフィールドグレー
トの動きをする丸め、高耐圧素子でも電気特性の安定し
たものとすることができる。
また、本発明によれば、シリコン酸化膜とバリヤメタル
間に半導体膜を設けるのであるが、その工程にかかわる
リングラ−フィ一工程を特別に必要と４−ｒ＜％Ｗ５件
領域形成のシリコン酸化膜開口部及びスクライプライン
構を形成する工程と同一のフォトリングラフイーによっ
て自己整合的に、 Ｌかも正確にその半導体−を形成で
きるなめ、生産性の良く、シかも特性の優れたショット
キーバリヤ型半導体装置を製造することができる。
間に半導体膜を設けるのであるが、その工程にかかわる
リングラ−フィ一工程を特別に必要と４−ｒ＜％Ｗ５件
領域形成のシリコン酸化膜開口部及びスクライプライン
構を形成する工程と同一のフォトリングラフイーによっ
て自己整合的に、 Ｌかも正確にその半導体−を形成で
きるなめ、生産性の良く、シかも特性の優れたショット
キーバリヤ型半導体装置を製造することができる。
その上、本発明では、シリコン基体２上に極薄いシリコ
ン酸化膜８を形成してその上に厚いテーノダを有する不
純物を含まない多結晶シリコン膜６を設ける構造とする
ことくより、バリヤメタルＳの密着性を高めると共に開
口部のエツジ効果による耐圧劣化を防止できることに加
えて、次のような付加的な効果も得られる◇すなわち、
シリコン酸化膜８がきわめて薄いものでよいために、欧
化時間を短くすることができる。そのため、ｎ ｍ。
ン酸化膜８を形成してその上に厚いテーノダを有する不
純物を含まない多結晶シリコン膜６を設ける構造とする
ことくより、バリヤメタルＳの密着性を高めると共に開
口部のエツジ効果による耐圧劣化を防止できることに加
えて、次のような付加的な効果も得られる◇すなわち、
シリコン酸化膜８がきわめて薄いものでよいために、欧
化時間を短くすることができる。そのため、ｎ ｍ。
半導体層ｌのせシ上シを最小限に抑えるととができ、耐
圧を保つことができ、ｔた、酸化膣中の可動イオンを少
なくすることができ、それらの結果として、特性を安定
なものとすることができる〇
圧を保つことができ、ｔた、酸化膣中の可動イオンを少
なくすることができ、それらの結果として、特性を安定
なものとすることができる〇
添付図面の第１図（Ａ）から（Ｅ）は、本発明の一実施
例としてのショットキーバリヤ型ダイオードの製造工程
の各段階を説明するための断面構造図、第一図は本発明
の別の実施例としてのショットキーバリヤ型ダイオード
の構造を説明するための概略断面図、第３図は従来のシ
”ヨツトキーパリヤ型ダイオードの一例を示す断面構造
図である。 １・・・・・・ｎ 型半導体基板、 ２・・・・・・
ｎ型エピタキシャル半導体層、 ８・・・・・・酸化
膜、５・・・・・・バリヤメタル、 ６・・・・・・
半導体膜、８・・・・・・Ａｌｌ 膜、 １１・・・
・・・半導体膜開口部、１２・・・・・・絶縁膜開口部
。 第２図 （Ｃ） 図
例としてのショットキーバリヤ型ダイオードの製造工程
の各段階を説明するための断面構造図、第一図は本発明
の別の実施例としてのショットキーバリヤ型ダイオード
の構造を説明するための概略断面図、第３図は従来のシ
”ヨツトキーパリヤ型ダイオードの一例を示す断面構造
図である。 １・・・・・・ｎ 型半導体基板、 ２・・・・・・
ｎ型エピタキシャル半導体層、 ８・・・・・・酸化
膜、５・・・・・・バリヤメタル、 ６・・・・・・
半導体膜、８・・・・・・Ａｌｌ 膜、 １１・・・
・・・半導体膜開口部、１２・・・・・・絶縁膜開口部
。 第２図 （Ｃ） 図
Claims (9)
- （１）一導電型の半導体基体の主面上に形成された絶縁
膜と、該絶縁膜の部分に形成された絶縁膜開口部と、該
絶縁膜開口部の縁部から外側へ放射状に前記絶縁膜上に
形成された半導体膜と、前記絶縁膜開口部を被つて前記
半導体膜上に至るように形成されたバリヤメタルとを備
えており、前記絶縁膜開口部の縁部に臨む前記半導体膜
の部分には、テーパが付されていることを特徴とするシ
ョットキーバリヤ型半導体装置。 - （２）前記半導体膜の前記テーパは、前記絶縁膜開口部
の縁部に近接した位置から始まる特許請求の範囲第（１
）項記載のショットキーバリヤ型半導体装置。 - （３）前記絶縁膜開口部の縁部の前記絶縁膜には、テー
パが付されており、前記半導体膜の前記テーパは、前記
絶縁膜の前記テーパの位置から外側に所定間隔を置いた
位置から始まつている特許請求の範囲第（１）項記載の
ショットキーバリヤ型半導体装置。 - （４）前記半導体膜は、多結晶シリコン膜である特許請
求の範囲第（１）項又は第（２）項又は第（３）項記載
のショットキーバリヤ型半導体装置。 - （５）一導電型の半導体基体の主面上に絶縁膜を形成す
る工程と、該絶縁膜上に半導体膜を形成する工程と、該
半導体膜の上部に該半導体膜と同じエッチャントにてエ
ッチングされかつ該半導体膜よりもエッチング速度の速
い材料層を形成する工程と、該材料層のエッチングによ
り前記半導体膜に半導体膜開口部を形成すると共に該半
導体膜開口部の縁部の前記半導体膜にテーパを形成する
工程と、前記半導体膜の前記半導体膜開口部内の前記絶
縁膜に絶縁膜開口部を形成する工程と、前記絶縁膜開口
部で表面に露出した前記半導体基体の主面を被つて前記
半導体膜上に至るようにバリヤメタルを形成する工程と
を含むことを特徴とするショットキーバリヤ型半導体装
置の製造方法。 - （６）前記絶縁膜開口部の形成は、前記半導体膜開口部
を形成した前記半導体膜をエッチングマスクとして前記
絶縁膜をエツチングすることによつて行なわれる特許請
求の範囲第（５）項記載のショットキーバリヤ型半導体
装置の製造方法。 - （７）前記絶縁膜開口部の形成は、前記絶縁膜開口部の
縁部が前記半導体膜開口部の前記テーパの位置から内側
に所定間隔を置いた位置にくるように前記絶縁膜をテー
パエッチングすることによつて行なわれる特許請求の範
囲第（５）項記載のショットキーバリヤ型半導体装置の
製造方法。 - （８）前記材料層は、前記半導体膜の表面近傍にイオン
注入によつて一導電型の不純物イオンを打ち込むことに
より形成される特許請求の範囲第（５）項又は第（６）
項又は第（７）項記載のショットキーバリヤ型半導体装
置の製造方法。 - （９）前記半導体膜は、多結晶シリコン膜である特許請
求の範囲第（５）項又は第（６）項又は第（７）項又は
第（８）項記載のショットキーバリヤ型半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12748285A JPS61285763A (ja) | 1985-06-12 | 1985-06-12 | シヨツトキ−バリヤ型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12748285A JPS61285763A (ja) | 1985-06-12 | 1985-06-12 | シヨツトキ−バリヤ型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61285763A true JPS61285763A (ja) | 1986-12-16 |
Family
ID=14961029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12748285A Pending JPS61285763A (ja) | 1985-06-12 | 1985-06-12 | シヨツトキ−バリヤ型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285763A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000021140A1 (fr) * | 1998-10-08 | 2000-04-13 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semiconducteur, son procede de fabrication et circuit protecteur de dispositif a semiconducteur |
| JP2010062518A (ja) * | 2008-08-05 | 2010-03-18 | Fuji Electric Systems Co Ltd | ショットキーバリアダイオードとその製造方法 |
| EP2320465A1 (en) * | 2008-08-05 | 2011-05-11 | Sumitomo Electric Industries, Ltd. | Schottky barrier diode and method for manufacturing schottky barrier diode |
| JP2013258251A (ja) * | 2012-06-12 | 2013-12-26 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオードおよびその製造方法 |
-
1985
- 1985-06-12 JP JP12748285A patent/JPS61285763A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000021140A1 (fr) * | 1998-10-08 | 2000-04-13 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semiconducteur, son procede de fabrication et circuit protecteur de dispositif a semiconducteur |
| JP2010062518A (ja) * | 2008-08-05 | 2010-03-18 | Fuji Electric Systems Co Ltd | ショットキーバリアダイオードとその製造方法 |
| EP2320465A1 (en) * | 2008-08-05 | 2011-05-11 | Sumitomo Electric Industries, Ltd. | Schottky barrier diode and method for manufacturing schottky barrier diode |
| EP2320465A4 (en) * | 2008-08-05 | 2014-01-22 | Sumitomo Electric Industries | SCHOTTKY DIODE AND MANUFACTURING PROCESS FOR A SCHOTTKY DIODE |
| US8901698B2 (en) | 2008-08-05 | 2014-12-02 | Sumitomo Electric Industries, Ltd. | Schottky barrier diode and method for manufacturing schottky barrier diode |
| JP2013258251A (ja) * | 2012-06-12 | 2013-12-26 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオードおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI292221B (en) | Manufacturing method of semiconductor device | |
| JPS61285763A (ja) | シヨツトキ−バリヤ型半導体装置およびその製造方法 | |
| JPH07326748A (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JPH0135505B2 (ja) | ||
| JP2003168653A (ja) | 半導体装置およびその製造方法 | |
| JPH03102819A (ja) | 半導体装置の製造方法 | |
| JPS61267365A (ja) | 半導体装置 | |
| JPS61240679A (ja) | シヨツトキ−バリヤ型半導体装置およびその製造方法 | |
| JPS61234074A (ja) | シヨツトキ−バリヤ型半導体装置 | |
| JPS5856460A (ja) | 半導体装置の製造方法 | |
| JPS6246561A (ja) | シヨツトキ−バリヤ型半導体装置の製造方法 | |
| JP2661153B2 (ja) | 半導体装置の製造方法 | |
| JPH0318738B2 (ja) | ||
| JPS645472B2 (ja) | ||
| JP3340809B2 (ja) | 縦型半導体素子及びその製造方法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPH0267732A (ja) | 半導体集積回路 | |
| JPS61129868A (ja) | 半導体装置 | |
| JPH0136709B2 (ja) | ||
| JPH03201558A (ja) | Ｂｉ―ＣＭＯＳ半導体装置 | |
| JPS612363A (ja) | 半導体装置の製造方法 | |
| JPS60133752A (ja) | 半導体装置の製造方法 | |
| JPH09237905A (ja) | 半導体装置の製造方法 | |
| JPS61108162A (ja) | 半導体装置およびその製造方法 |