JP2000323519A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JP2000323519A
JP2000323519A JP11127103A JP12710399A JP2000323519A JP 2000323519 A JP2000323519 A JP 2000323519A JP 11127103 A JP11127103 A JP 11127103A JP 12710399 A JP12710399 A JP 12710399A JP 2000323519 A JP2000323519 A JP 2000323519A
Authority
JP
Japan
Prior art keywords
slit
electrode
circuit device
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11127103A
Other languages
English (en)
Inventor
Shoji Azuma
章司 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP11127103A priority Critical patent/JP2000323519A/ja
Publication of JP2000323519A publication Critical patent/JP2000323519A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 より小さな面積でボンディングオプション機
能を有するパッドが形成でき，ボンディングする際の組
み立て歩留りを向上する半導体集積回路装置を提供する
ことを目的とする。 【解決手段】 信号線に接続している電極と，この電極
の外縁部に設けられた所定幅のスリットと，このスリッ
トの外縁部より外側に設けられ，前記信号線とは別の信
号線に接続している電極と，を有して成ることによる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体回路装置の改
良に関し，特に半導体集積回路のボンディングパッドの
構造に関する。
【０００２】
【従来の技術】半導体装置において，組立て工程のボン
ディング時に半導体製品の機能を切り換える方法にボン
ディングオプションと呼ばれる方法がある。これは，半
導体製品の機能を切り換えるための回路であるボンディ
ングオプション回路に接続されているボンディングオプ
ション信号線に，ある値の電位を供給するか，若しくは
電位を供給せずボンディングオプション信号線をフロー
ティング状態にしておくかによって，製品の機能の切換
えを行う方法である。
【０００３】従来の一般的な半導体回路装置を，図７，
図８に示す。図７は，ダブルボンディングしない場合の
図である。通常のボンディングパッド２０１と同じ大き
さのボンディングオプションパッド２０２に，ボンディ
ングオプション信号線１０５を接続する。電源線又はＧ
ＮＤ線１０４が接続されている通常のボンディングパッ
ド２０１に隣接してボンディングオプションパッド２０
２を配置する。通常のボンディングパッド２０１がボン
ディングされるリードフレームのステッチ２０３から，
ボンディングオプションパッド２０２がダブルボンディ
ングされるか否かに応じて機能の切換えを行う。図７に
示すようにダブルボンディングしない場合は，ボンディ
ングオプション信号線１０５には，電位が供給されない
でボンディングオプション信号線１０５はフローティン
グ状態となる。図８はダブルボンディングした場合の図
で，この場合，ボンディングオプション信号線１０５に
は電位が供給される。以上の半導体回路装置により，ボ
ンディングオプションを実現している。
【０００４】また，製品の機能を切り換えるためのボン
ディングオプションとは異なる，組立て時のボンディン
グによって回路を選択する発明が特願平１０−２１３０
８４に開示されている。図９は，特願平１０−２１３０
８４に開示されたパッドの部分のみを抜粋した図であ
る。通常のボンディングパッドの１．５倍の面積のボン
ディングパッド領域３０６に，スリットによって５分割
された針立てパッド３０１〜３０５が設けられている。
針立てパッド３０１，３０２には回路３０８が接続され
ている。針立てパッド３０３，３０４には回路３０７が
接続されている。ボンディングワイヤーのボールが針立
てパッド３０１，３０２，３０５の各領域を導通させる
位置にボンディングするか，又はボンディングワイヤー
のボールが針立てパッド３０３，３０４，３０５の各領
域を導通させる位置にボンディングするかによって，回
路３０７か回路３０８のどちらか一方を選択する。この
パッドを図１０のように針立てパット３０５に電源線又
はＧＮＤ線１０４を接続し，針立てパット３０３にボン
ディングオプション回路３０９を接続する。このように
接続することにより，従来から行われている専用ボンデ
ィングオプションパッドを配置するよりも小さな面積で
半導体装置にボンディングオプション機能を持たせるこ
とが可能となる。
【０００５】
【発明が解決しようとする課題】しかし，現在の一般的
な半導体回路装置では，１個の切り換え機能に対してそ
の切り換え機能専用のボンディングオプションパッドを
配置しなければならないので，切り換え機能を複数配置
しようとした時に，チップサイズが増大してしまうとい
う問題がある。
【０００６】また，特願平１０−２１３０８４に開示さ
れた半導体回路装置でも，１個の切り換え機能に対し
て，通常のボンディングパッドの１．５倍の面積を持つ
パッドを配置しなければならないので，切り換え機能を
複数配置しようとした場合は，チップサイズが増大して
しまうという可能性がある。
【０００７】以上の従来技術における問題に鑑み，本発
明は，より小さな面積でボンディングオプション機能を
有するパッドが形成でき，ボンディングする際の組み立
て歩留りを向上する半導体集積回路装置を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】前記課題を解決する本出
願第１の発明の半導体集積回路装置は，信号線に接続し
ている電極と，この電極の外縁部に設けられた所定幅の
スリットと，このスリットの外縁部より外側に設けら
れ，前記信号線とは別の信号線に接続している電極と，
を有して成ることを特徴とする。
【０００９】したがって，本出願第１の発明の半導体集
積回路装置によれば，別個に電極を設置する場所を設け
る必要がなく，より小さな面積でボンディングオプショ
ン機能を有するパッドが形成でき，ボンディングする際
の組み立て歩留りを向上する半導体集積回路装置を提供
することが可能になる。ここに，所定幅のスリットと
は，スリットの内縁部より内側に設けられた電極とスリ
ットの外縁部より外側に設けらた電極とが，導通しない
程度の幅を示す。
【００１０】本出願第２の発明の半導体集積回路装置
は，本出願第１の発明の半導体集積回路装置において，
前記スリットの内縁部より内側に設けられた前記電極と
スリットの外縁部より外側に設けらた前記電極とが，電
気的に分離されていることを特徴とする。
【００１１】したがって，本出願第２の発明の半導体集
積回路装置によれば，スリットの内縁部より内側に設け
られた電極とスリットの外縁部より外側に設けらた電極
とを別個の電極として用いることが可能になる。
【００１２】本出願第３の発明の半導体集積回路装置
は，本出願第１又は本出願第２の発明の半導体集積回路
装置において，前記スリットの内縁部より内側に設けら
れた前記電極の面積が，この電極と同一平面上にボンデ
ィングワイヤーボールが接する平面部分の面積よりも大
きいことを特徴とする。
【００１３】したがって，本出願第３の発明の半導体集
積回路装置によれば，ボンディングワイヤーボールがス
リットの内縁部より内側に設けられた電極のみと電気的
に接続することが可能になる。
【００１４】本出願第４の発明の半導体集積回路装置
は，本出願第１〜本出願第３のいずれか一の発明の半導
体集積回路装置において，前記スリットの内縁部より内
側に設けられた前記電極に接続している信号線が，電源
線又はＧＮＤ線であることを特徴とする。また，本出願
第５の発明の半導体集積回路装置は，本出願第１〜本出
願第４のいずれか一の発明の半導体集積回路装置におい
て，前記スリットの外縁部より外側に設けられた電極と
接続している信号線が，ボンディングオプション信号線
であることを特徴とする。
【００１５】したがって，本出願第４又は本出願第５の
発明の半導体集積回路装置によれば，ボンディングオプ
ションを行う半導体集積回路装置を提供することが可能
になる。
【００１６】本出願第６の発明の半導体集積回路装置
は，本出願第１〜本出願第５のいずれか一の発明の半導
体集積回路装置において，前記スリットの内縁部より内
側に設けられた前記電極が，円盤状であることを特徴と
する。
【００１７】したがって，本出願第６の発明の半導体集
積回路装置によれば，ボンディングワイヤーボールとス
リットの内縁部より内側に設けられた電極のみと電気的
に接続することが可能になる。又は，ボンディングワイ
ヤーボールと，スリットの内縁部より内側に設けられた
電極及びスリットの外縁部より外側に設けられた電極
と，を電気的に接続することが可能になる。
【００１８】本出願第７の発明の半導体集積回路装置
は，本出願第１〜本出願第６のいずれか一の発明の半導
体集積回路装置において，前記スリットと，このスリッ
トの内縁部より内側に設けられた前記電極と，このスリ
ットの外縁部より外側に設けられた前記電極と，が層間
絶縁膜層上に設けられ，その層間絶縁膜層の下に導体層
が設けられ，スリットの内縁部より内側に設けられた前
記電極の下に導体層と導通するコンタクトが設けられ，
その導体層の下に層間絶縁膜層が設けられていることを
特徴とする。
【００１９】したがって，本出願第７の発明の半導体集
積回路装置によれば，スリットの内縁部より内側に設け
られた電極と，スリットの外縁部より外側に設けられた
電極と，を電気的に分離しそれぞれの電極を別個に制御
することが可能になる。
【００２０】
【発明の実施の形態】本発明における実施の形態の半導
体回路装置を図１〜図６を参照して説明する。また本明
細書では，同一又は同等の部位には同一符号を付して説
明する。以下，スリットの内縁部より内側に設けられた
電極は，円盤状である場合について説明するが，この電
極が円盤状である場合に限定される必要はなく，平板状
でありさえすればよい。本実施の形態に係る半導体回路
装置は，以下の装置で構成される。すなわち，ボンディ
ングオプションの切り換えに関係なく，スリット１０１
の内側の常に任意の電位が供給される必要のある部分で
ある電極１０２が設けられる。ボンディングオプション
の切り換えに応じて，電位が供給されたり，供給されな
かったりする部分であるスリット１０１外側の電極１０
３が設けられる。ここで，従来例の装置で対応する部位
を示しておく。スリット１０１の内側の導体１０２は，
ボンディングオプションパッド２０２に隣接して配置さ
れている通常のボンディングパッド２０１の役割をする
部分に対応する。また，スリット１０１の外側の導体１
０３は，ボンディングオプションパッド２０２そのもの
の役割をする部分に対応する。また，スリット１０１の
内側の電極１０２と，スリット１０１外側の電極１０３
と，の下には層間絶縁膜層が設けられ，その層間絶縁膜
層の下に導体１０７層が設けられる。スリット１０１の
内側の電極１０２の下の層間絶縁膜層には，コンタクト
１０６が設けられ，導体１０７層とスリット１０１の内
側の電極１０２とは導通している。スリット１０１外側
の電極１０３と導体１０７層とは絶縁される。更に，導
体１０７層と導体１０７層を囲む層間絶縁膜層の下に
は，層間絶縁膜層が設けられる。導体１０７層と電源線
又はＧＮＤ線１０４とが接続され，電極１０３とボンデ
ィングオプション信号線１０５とが接続される。このよ
うにスリット１０１と層間絶縁膜を設けることにより，
電極１０２と電極１０３は絶縁される。
【００２１】更に詳しくは，パッドを形成している導体
に円環状のスリット１０１を設けて，このスリット１０
１によりスリット内側の電極１０２とスリット外側の電
極１０３を電気的に分離して設置する。スリット内側の
電極１０２は円盤状であり，コンタクト１０６を介して
１階層下の導体１０７と接続されている。この導体１０
７は，電源線又はＧＮＤ線１０４と接続される。スリッ
ト１０１外側の電極１０３は，内側が円盤状の空洞であ
る方形状であり，同階層の導体であるボンディングオプ
ション信号線１０５に接続される。スリット１０１内側
の電極１０２の直径は，ボンディングワイヤーのボール
がスリットの内側の導体内に収まるように設計される。
ボンディングしようとした場合に，スリット１０１外側
の電極１０３とスリット１０１内側の電極１０２とが電
気的にショートしないためには，電極１０２の直径を所
定値に定めておく必要がある。その電極１０２の直径は
ボンディングワイヤーのボール１０９ａの直径とその偏
差，及びボンディングの精度誤差によって決定される。
ボンディングワイヤーのボール１０９ａの直径とその偏
差，及びボンディングの精度誤差は，ボンディングする
機器であるボンダーの性能によって異なる。
【００２２】つぎに，本発明のパッドの切り換え方法に
ついて，図３〜図６を参照して説明する。図３，図４に
示すように，スリット内側の電極１０２の中心にボンデ
ィングを行う位置であるボンディング座標を設定して，
ボンディングワイヤーのボール１０９ａがスリット外側
の電極１０３に接しないようにボンディングする。電源
線又はＧＮＤ線１０４にはコンタクトを介して電位が供
給されるが，スリット外側の電極１０３に接続されるボ
ンディングオプション信号線１０５には電位が供給され
ず，ボンディングオプション信号線１０５はフローティ
ング状態になる。また，図５，図６では，ボンディング
座標をスリット内側の電極１０２の中心からずらして，
スリット外側の電極１０３に接するようにボンディング
する。ボンディングオプション信号線１０５には，電源
線又はＧＮＤ線１０４と同じ電位が供給される。この場
合，ボンディング座標のずらす方向は，３６０°どの方
向でもパッドの切り換えに問題はないが，スリット外側
の電極１０３の対角線４方向に限定することにより，パ
ッドのサイズを小さくすることができる。なお，スリッ
ト外側の電極１０３を同心円盤状とした場合は，３６０
°どの方向に切り換えてもパッドのサイズを小さくする
効果は同様である。
【００２３】また，ボンディングオプション信号線にあ
る電位を与えて機能の切換えを行う場合は，動作中に変
動しない固定電位を与える必要がある。本発明では電源
電位又はＧＮＤ電位を与えるとしているが，それ以外の
固定電位を与えてもよい。
【００２４】
【実施例】本発明の半導体回路装置の実施例を図１〜図
６を参照して説明する。現在最新の高性能ボンダーのボ
ール径の偏差は２．５μｍであり，ボンディングの精度
誤差は１．５μｍである。このボンダーを使用してボー
ルの直径を６０μｍとした場合のスリット１０１内側の
電極１０２の直径は，６５．５μｍとなり，スリット１
０１の幅は十分の数μｍ〜数μｍとなる。スリット１０
１の幅は，その製品の設計ルールの最小値が理想である
が，ボンディングの衝撃によってスリット１０１内側の
電極１０２がずれて，スリット１０１外側の電極１０３
とショートする等の問題が発生しない程度の幅にする必
要がある。スリット１０１外側の電極１０３の各辺とス
リット１０１との最小距離であるＢ１〜Ｂ４（図１）の
必要最小幅も，使用するボンダーの性能によって異なっ
てくる。スリット１０１内側の電極１０２の直径を求め
た場合と同じ最新の高性能ボンダーを使用する。ボンデ
ィングワイヤーのボール１０９ａとスリット１０１外側
の電極１０３とが最低１μｍの幅で接すればよいとした
場合は，電極１０３の各辺とスリット１０１との最小距
離であるＢ１〜Ｂ４の必要最小幅は約６．５μｍとな
る。スリット１０１内側の電極１０２の直径とスリット
１０１外側の電極１０３の各辺とスリット１０１との最
小距離であるＢ１〜Ｂ４の必要最小幅は，今後ボンダー
の精度が上がるに伴って，更に小さな寸法にすることが
できる。また，図１においては電極１０３の形状は方形
としたが，電極１０２及びスリット１０１と相似形状の
同心円形状としてもよい。
【００２５】ボンディングワイヤーのボール径の偏差が
２．５μｍ，ボンディングの精度誤差が１．５μｍのボ
ンダーを使用して，ボンディングワイヤーのボールの直
径を６０μｍ，スリットの幅を１μｍとする。特願平１
０−２１３０８４に開示されているパッドと，本発明の
パッドの１個あたりの必要最小面積をそれぞれ求め比較
すると，特願平１０−２１３０８４のパッドの面積は７
１０６μｍ２，本発明のパッドの面積は６４８０μｍ２
となる。以上の実施例及びこれに対する比較例から，従
来と比較して，面積比９１％のサイズに縮小することが
可能となる。更に，ボンディングオプションパッドをチ
ップ内に多数配置すればするほど，チップサイズ縮小の
効果は大きくなる。
【００２６】以上の本発明の実施の形態の半導体集積回
路装置によれば，信号線に接続している電極と，この電
極の外縁部に設けられた所定幅のスリットと，このスリ
ットの外縁部に設けられ，前記信号線とは別の信号線に
接続している電極と，を有して成ることにより，より小
さな面積でボンディングオプション機能を有するパッド
が形成でき，ボンディングする際の組み立て歩留りを向
上する半導体集積回路装置を提供することが可能にな
る。
【図面の簡単な説明】
【図１】 本発明における実施の形態の半導体集積回路
装置の上面図である。
【図２】 本発明における実施の形態の半導体集積回路
装置の図１のＡ−Ａ’間での断面図である。
【図３】 本発明における実施の形態の半導体集積回路
装置のボンディングオプション信号線がフローティング
状態である場合の上面図である。
【図４】 本発明における実施の形態の半導体集積回路
装置の図３のＡ−Ａ’間での断面図である。
【図５】 本発明における実施の形態の半導体集積回路
装置のボンディングオプション信号線が電源線又はＧＮ
Ｄ線１０４と同じ電位である場合の上面図である。
【図６】 本発明における実施の形態の半導体集積回路
装置の図５のＡ−Ａ’間での断面図である。
【図７】 従来の半導体集積回路装置でのダブルボンデ
ィングしない場合の模式図である。
【図８】 従来の半導体集積回路装置でのダブルボンデ
ィングした場合の模式図である。
【図９】 従来の半導体集積回路装置のボンディングパ
ット部分の模式図である。
【図１０】 図９の回路にボンディングオプション回路
と電源線又はＧＮＤ線を接続した場合の模式図である。
【符号の説明】
１０１ スリット １０２ 電極 １０３ 電極 １０４ 電源線又はＧＮＤ線 １０５ ボンディングオプション信号線 １０６ コンタクト １０７ 導体

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 信号線に接続している電極と，この電極
    の外縁部に設けられた所定幅のスリットと，このスリッ
    トの外縁部より外側に設けられ，前記信号線とは別の信
    号線に接続している電極と，を有して成ることを特徴と
    する半導体集積回路装置。
  2. 【請求項２】 前記スリットの内縁部より内側に設けら
    れた前記電極とスリットの外縁部より外側に設けらた前
    記電極とが，電気的に分離されていることを特徴とする
    請求項１に記載の半導体集積回路装置。
  3. 【請求項３】 前記スリットの内縁部より内側に設けら
    れた前記電極の面積が，この電極と同一平面上にボンデ
    ィングワイヤーボールが接する平面部分の面積よりも大
    きいことを特徴とする請求項１又は請求項２に記載の半
    導体集積回路装置。
  4. 【請求項４】 前記スリットの内縁部より内側に設けら
    れた前記電極に接続している信号線が，電源線又はＧＮ
    Ｄ線であることを特徴とする請求項１〜請求項３のいず
    れか一に記載の半導体集積回路装置。
  5. 【請求項５】 前記スリットの外縁部より外側に設けら
    れた電極と接続している信号線が，ボンディングオプシ
    ョン信号線であることを特徴とする請求項１〜請求項４
    のいずれか一に記載の半導体集積回路装置。
  6. 【請求項６】 前記スリットの内縁部より内側に設けら
    れた前記電極が，円盤状であることを特徴とする請求項
    １〜請求項５のいずれか一に記載の半導体集積回路装
    置。
  7. 【請求項７】 前記スリットと，このスリットの内縁部
    より内側に設けられた前記電極と，このスリットの外縁
    部より外側に設けられた前記電極と，が層間絶縁膜層上
    に設けられ，その層間絶縁膜層の下に導体層が設けら
    れ，スリットの内縁部より内側に設けられた前記電極の
    下に導体層と導通するコンタクトが設けられ，その導体
    層の下に層間絶縁膜層が設けられていることを特徴とす
    る請求項１〜請求項６のいずれか一に記載の半導体集積
    回路装置。
JP11127103A 1999-05-07 1999-05-07 半導体集積回路装置 Pending JP2000323519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11127103A JP2000323519A (ja) 1999-05-07 1999-05-07 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11127103A JP2000323519A (ja) 1999-05-07 1999-05-07 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2000323519A true JP2000323519A (ja) 2000-11-24

Family

ID=14951682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11127103A Pending JP2000323519A (ja) 1999-05-07 1999-05-07 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2000323519A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012073302A1 (ja) * 2010-11-29 2014-05-19 トヨタ自動車株式会社 半導体装置
US8975528B2 (en) 2011-09-27 2015-03-10 Renesas Electronics Corporation Electronic device, wiring substrate, and method for manufacturing electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012073302A1 (ja) * 2010-11-29 2014-05-19 トヨタ自動車株式会社 半導体装置
US8836150B2 (en) 2010-11-29 2014-09-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US8975528B2 (en) 2011-09-27 2015-03-10 Renesas Electronics Corporation Electronic device, wiring substrate, and method for manufacturing electronic device

Similar Documents

Publication Publication Date Title
JP2001156209A (ja) 半導体装置
JP2000058583A (ja) 半導体装置
JPH1065044A (ja) スタガ配列されたボンド・パッドを有する半導体ダイ
JP2000323519A (ja) 半導体集積回路装置
TWI236727B (en) Semiconductor device including optimized driver layout for integrated circuit with staggered bond pads
US6020631A (en) Method and apparatus for connecting a bondwire to a bondring near a via
JP2019062084A (ja) 半導体装置およびその製造方法
JPH07321160A (ja) 半導体装置
JP4186346B2 (ja) 半導体装置
JP2008177424A (ja) 半導体装置
JPH0629395A (ja) 半導体集積回路装置
JPS59139660A (ja) 半導体装置
JPH0637421A (ja) 混成集積回路
JP2002237567A (ja) 半導体装置
JPS5854646A (ja) 混成集積回路装置
JP2500643B2 (ja) 半導体装置
JP2004221264A (ja) 半導体装置及びその製造方法
JP2773762B2 (ja) 半導体装置の製造方法
JPH11340455A (ja) 絶縁ゲート形電界効果トランジスタ素子
JP2007281011A (ja) アナログ・デジタル混載半導体装置
JP2822996B2 (ja) 半導体装置
US8531013B2 (en) Semiconductor device equipped with bonding wires and manufacturing method of semiconductor device equipped with bonding wires
JP2008270319A (ja) 半導体装置
CN114068504A (zh) 半导体模块
KR19980036467A (ko) 반도체장치의 패드(pad)구조