JP2022146647A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体ウェハの裏面を砥石を用いて研削する工程を含む製造プロセスによって製造される半導体装置および半導体装置の製造方法において、砥石の目立てが劣化し、半導体ウェハの表面に面焼けが発生することを抑制すること、さらに製造工程を追加することなく抑制すること、が可能な半導体装置、および半導体装置の製造方法を提供すること。【解決手段】半導体基板の一方の面に形成された回路領域と、一方の面に配置されるとともに回路領域を覆い、かつ回路領域に電気的に接続されるとともに外部との接続に用いる接続部と、回路領域を囲んで一方の面に形成された環状配線と、環状配線を覆うとともに半導体基板の周縁部と接続部との間に形成された第１の保護膜と、接続部上の予め定められた一部の領域に形成された第２の保護膜と、を含む。【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関する。

半導体装置の一分野として、縦型素子の分野がある。縦型素子の一例として、ＦＲＤ（Ｆａｓｔ Ｒｅｃｏｖｅｒｙ Ｄｉｏｄｅ：高速ダイオード）や、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）等が挙げられる。

ＦＲＤの一例として、例えば特許文献１には、ｎ型半導体層と、ｎ型半導体層の上に積層されたｐ型半導体層とを含み、ｎ型半導体層とｐ型半導体層との境界部においてｐｎ接合が形成されており、ｐ型半導体層の上面からｎ型半導体層の底面に向かって、出現頻度が次第に小さくなるように結晶欠陥が形成されていることを特徴とする、高速ダイオードが開示されている。特許文献１には、高速ダイオードの製造において、支持基板を接合した状態で、半導体ウェハの裏面をバックグラインドやウエットエッチング等により研削し、表面側素子構造部を含む半導体ウェハ全体の厚さを所望の厚さにすることが記載されている。

ＦＲＤの製造工程における半導体ウェハあるいはチップ（半導体装置）について、例えば特許文献２が知られている。特許文献２に係る半導体装置は、半導体層と、半導体層の表面上に設けられた第１電極と、第１電極上に設けられ、半導体層の表面に平行な断面形状が５０マイクロメートル以下の辺を有する矩形である複数の第２電極と、複数の第２電極の間に設けられ、第２電極よりも延性が高い樹脂層と、を備えている。ＦＲＤでは高電流密度化、および、両面冷却構造の実装に対応するために、チップ表面にニッケルめっきを施した厚膜のニッケル電極を形成する。特許文献２ではこのニッケル電極を複数の第２電極に分割して第１電極上に設けることによって、半導体ウェハあるいはチップの反りを抑制している。

特開２０１７－２０８４９０号公報 特開２０１５－１７７１１６号公報

ところで、ＦＲＤやＩＧＢＴ等の縦型素子では、半導体基板の表面側に形成された回路素子から裏面に形成された裏面電極まで半導体基板を貫通して電流が流れるが、半導体基板の厚さが厚いと抵抗成分が大きくなり、例えば発熱が問題となる。そこで、特許文献１にみられるように、ＦＲＤやＩＧＢＴ等の縦型素子では、回路素子形成後に半導体ウェハの裏面を研削して厚さを薄くした半導体ウェハを用いるのが一般的である。

そのような半導体ウェハの裏面研削を行う場合においては、面焼けの問題がある。図６、図７を参照して、この面焼けの問題について説明する。

裏面研削は、半導体ウェハの状態で行うが、図６では、半導体ウェハに面付された１つの半導体装置に着目し、半導体装置の状態を示している。図６（ａ）は、半導体ウェハ２３の裏面を研削する前の半導体装置の状態を示しており、図６（ｂ）は、半導体ウェハ２３の裏面を研削した後の半導体装置の状態を示している。また、図７では、研削で用いる砥石の状態を示している。図７（ａ）は、図６（ａ）に対応する研削前の砥石の状態を示しており、図７（ｂ）は、図６（ｂ）に対応する研削後の砥石の状態を示している。

図６（ａ）、（ｂ）では、半導体ウェハ２３の表面に図示を省略する回路素子が形成されており、当該回路素子上に保護膜１５が形成されている。裏面研削を行う場合には、図６（ａ）に示すように、まず半導体ウェハ２３の表面側にガラス等の支持部材２２を接着剤２１で接着した積層体を準備する。そして、その積層体に対して、半導体ウェハ２３の裏面に砥石３０を押し当て、研削していく。

このとき、接着剤２１は一般に柔らかいので、保護膜１５と、隣接する保護膜１５との間の距離によっては、図６（ｂ）に示すように接着剤２１が支持部材２２側にたわむ場合がある。支持部材２２のたわみに伴って半導体ウェハ２３も支持部材２２側にたわむ。そして、半導体ウェハ２３が支持部材２２側にたわむと、砥石３０に対する圧力が減少し、図７（ａ）に示すように研削前には十分目立てができていた砥石３０が、図７（ｂ）に示すように凹凸が減少する。これは、一般に砥石は対象物を研削していくに従って表面の砥粒が離脱し、新しい砥粒が表面に出てくることによって目立てが行われるが、砥石３０に加わる圧力が減少することにより、この目立てが効率的に行われなくなるためである。

砥石３０の目立てが劣化する（凹凸が減少する）と、砥石３０と半導体ウェハ２３との接触圧が減少し、いわば空回りのような状態となる。この空回りによって半導体ウェハ２３の研削面が焦げ、面焼けが発生する。この面焼けは、主として半導体ウェハ２３に面付された１つの半導体装置において、その半導体装置での保護膜１５の分布に起因して発生する。面焼けにより半導体ウェハ２３の表面に形成された回路領域の特性が変化することもあるので、面焼けの発生は極力回避する必要がある。すなわち、従来、半導体ウェハ２３の１つの半導体装置に形成された保護膜１５の分布に起因して発生する面焼けの問題を抑制する方法として、１つの半導体装置について面焼けの問題を抑制することが求められていた。また、当該方法は、半導体装置の製造プロセスにおいて工程の追加等の変更を伴わないことが好ましい。この点、特許文献１あるいは特許文献２は、この面焼けの問題を扱った文献ではない。

本発明は、上記の事情を踏まえ、半導体ウェハの裏面を砥石を用いて研削する工程を含む製造プロセスによって製造される半導体装置および半導体装置の製造方法において、砥石の目立てが劣化し、半導体ウェハの表面に面焼けが発生することを抑制すること、さらに製造工程を追加することなく抑制すること、が可能な半導体装置、および半導体装置の製造方法を提供することを目的とする。

上記課題を解決するため、本発明に係る半導体装置は、半導体基板の一方の面に形成された回路領域と、前記一方の面に配置されるとともに前記回路領域を覆い、かつ前記回路領域に電気的に接続されるとともに外部との接続に用いる接続部と、前記回路領域を囲んで前記一方の面に形成された環状配線と、前記環状配線を覆うとともに前記半導体基板の周縁部と前記接続部との間に形成された第１の保護膜と、前記接続部上の予め定められた一部の領域に形成された第２の保護膜と、を含む。

上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板の一方の面に回路領域を形成する工程と、前記一方の面に配置されるとともに前記回路領域を覆い、かつ前記回路領域に電気的に接続されるとともに外部との接続に用いる接続部を形成する工程と、前記回路領域を囲んで前記一方の面に環状配線を形成する工程と、前記環状配線を覆うとともに前記半導体基板の周縁部と前記接続部との間に配置される第１の保護膜、および前記接続部上の予め定められた一部の領域に配置される第２の保護膜を同じ材料で同時に形成する工程と、前記半導体基板の前記回路領域側の面に接着部材を用いて支持部材を貼り付ける工程と、前記半導体基板の前記一方の面とは反対側の面を砥石で研削する工程と、を含む。

本発明によれば、半導体ウェハの裏面を砥石を用いて研削する工程を含む製造プロセスによって製造される半導体装置および半導体装置の製造方法において、砥石の目立てが劣化し、半導体ウェハの表面に面焼けが発生することを抑制すること、さらに製造工程を追加することなく抑制すること、が可能な半導体装置、および半導体装置の製造方法を提供することが可能となる、という効果を奏する。

実施の形態に係る半導体装置の構成の一例を示す、（ａ）は平面図、（ｂ）は断面図である。 比較例に係る半導体装置を示す、（ａ）は平面図、（ｂ）は断面図である。 （ａ）から（ｃ）は、実施の形態に係る半導体装置の製造方法の一例を示す断面図の一部である。 （ａ）、（ｂ）は、実施の形態に係る半導体装置の製造方法の一例を示す断面図の一部である。 （ａ）から（ｃ）は、実施の形態に係る半導体装置における第２の保護膜の配置の他の形態を示す図である。 （ａ）、（ｂ）は、半導体ウェハの裏面研削における面焼けを説明する図の一部である。 （ａ）、（ｂ）は、半導体ウェハの裏面研削における面焼けを説明する図の一部である。

以下、図面を参照し、本発明の実施の形態について詳細に説明する。以下に説明する実施の形態では、本発明に係る半導体装置をＦＲＤに適用した形態を例示して説明する。

図１を参照して、本実施の形態に係る半導体装置１０の構成について説明する。図１（ａ）は半導体装置１０を上から見た平面図であり、図１（ｂ）は、図１（ａ）に示すＡ－Ａ’線に沿って切断した断面図である。

図１（ｂ）に示すように、半導体装置１０は、半導体基板１１、不純物領域１２、パッド１３、リング配線（環状配線）１４、第１の保護膜１５、第２の保護膜１６、裏面電極１７、およびリング不純物領域（環状不純物領域）１８を含んでいる。

本実施の形態に係る半導体装置１０について、図１（ａ）を用いて説明する。半導体基板１１は、平面視において、四角形の形状を有し、その材料の一例としてＮ型のＳｉ（シリコン）が用いられる。パッド１３は、平面視において、半導体基板１１に内包される四角形の形状で配置され、例えばＡｌ（アルミニウム）等の金属で形成されている。リング配線１４は、平面視において、半導体基板１１の内側であって、パッド１３の外側にパッド１３を取り囲むように環状で配置され、例えばＡｌ（アルミニウム）等の金属で形成されている。第１の保護膜１５は、リング配線１４を覆うように形成され、例えばポリイミドを用いて形成される。第２の保護膜１６は、第１の保護膜１５の内側に例えば四角形の形状で形成され、第１の保護膜１５と同じ材料を用いて形成されるが、第２の保護膜１６の詳細については後述する。

不純物領域１２は、図１（ｂ）に示すように、半導体基板１１の表面に不純物が導入された領域であり、例えばＰ型不純物が導入されている。そして、半導体装置１０では、Ｎ型の半導体基板１１とＰ型の不純物領域１２の界面にＰＮ接合が形成され、半導体装置１０はダイオードとして機能する。パッド１３に電源の正極、裏面電極１７に該電源の負極を接続すると、ダイオード電流がパッド１３から裏面電極１７に向かって流れる。すなわち、半導体基板１１の表面から裏面にかけて貫通電流が流れる。なお、本実施の形態では、図１（ｂ）のような断面視において、Ｎ型の半導体基板１１とＰ型の不純物領域１２の界面に形成されたＰＮ接合を含む領域を「回路領域」（「アクティブ領域」）という。

パッド１３は、図１（ｂ）に示すように、不純物領域１２の上部に配置されている。パッド１３には、例えばボンディングワイヤ等で外部との接続をする、接続部である。本実施の形態では、アノード端子となっている。

リング配線１４は、図１（ｂ）に示すように、半導体基板１１の上部かつパッド１３の外側に配置されている。リング配線１４の直下には、Ｐ型不純物が導入された領域であるリング不純物領域１８が形成されている。図１（ａ）には図示されていないが、リング配線１４と同様に環状に形成されている。リング不純物領域１８はガードリングの機能を有し、リーク電流の発生を抑制する。また、リング配線１４およびリング不純物領域１８は、電界緩和の機能を有する。すなわち、半導体基板１１と不純物領域１２との界面に形成された空乏層を、リング配線１４およびリング不純物領域１８を用いて半導体装置１０の外側である周縁部まで延伸させて電界緩和を行っている。さらにリング配線１４は、半導体基板１１の表面の不純物濃度を低下させる機能、すなわちチャネルストッパの機能を有している。なお、本実施の形態では、図１（ａ）に示したように一重のリング配線１４を用いた形態を例示して説明するが、これに限られず半導体装置１０に要求される耐圧等に応じて二重、三重等、複数のリング配線を用いる形態としてもよい。

裏面電極１７は、図１（ｂ）に示すように、半導体基板１１の裏面に形成された電極であり、例えばＡｌ等の金属で形成されている。半導体装置１０では、カソード端子となっている。

次に、本実施の形態に係る第２の保護膜１６の機能について説明するが、その前に図２を参照して、比較例に係る半導体装置５０について説明する。図２（ａ）は半導体装置５０を上から見た平面図であり、図２（ｂ）は図２（ａ）に示すＢ－Ｂ’線に沿って切断した断面図である。半導体装置５０は、図１に示す半導体装置１０において、第２の保護膜１６を除いたＦＲＤである。従って、同様の構成には同じ符号を付して詳細な説明を省略する。

図２に示すように、半導体装置５０では半導体装置１０と比較して第２の保護膜１６を欠いているので、パッド１３の全体が外部に対して露出している。すなわち、図２（ｂ）において左右の第１の保護膜１５の間に保護膜が存在していないので、半導体装置５０の保護膜１５の間の距離Ｌ３は、半導体装置１０の保護膜１５、保護膜１６の間の距離Ｌ１、Ｌ２と比べ、長くなっている。つまり、半導体装置５０の方が半導体装置１０より保護膜同士の間隔が広いために、図６、図７で説明したように裏面研削を行うと、パッド１３の部分においてより接着剤２１（接着部材）が変形しやすく、結果として半導体ウェハ２３がたわみやすい。すなわち、比較例に係る半導体装置５０では半導体ウェハ２３の面焼けが発生しやすい。なお、距離Ｌ１、Ｌ２、Ｌ３は一例である。

そこで、本実施の形態に係る半導体装置１０では、第２の保護膜１６を設けることとした。図１（ｂ）に示すように、２つの第１の保護膜１５の間に第２の保護膜１６を配置することにより、接着剤２１を支持する面積が増加して接着剤２１にかかる圧力が増加するので、接着剤２１のたわみが減少する。その結果半導体ウェハ２３のたわみも減少し、半導体ウェハ２３の面焼けを抑制することが可能となる。

次に、図３を参照して、本実施の形態に係る半導体装置１０の製造方法について説明する。なお、半導体装置１０は、複数の半導体装置１０が面付された半導体ウェハの状態で製造されるが、以下では、そのうちの１つの半導体装置１０に着目して説明する。

まず、表面に回路素子が形成された半導体基板１１を準備する（図３（ａ））。

次に、全面に保護膜１９（一例としてポリイミド）を成膜する。そして、保護膜１９上にレジスト２０を塗布し、フォトリソグラフィおよびエッチングを用いて、第１の保護膜１５、および第２の保護膜１６を形成するためのマスクを作製する（露光、現像、図３（ｂ））。

次に、保護膜１９をエッチングして、第１の保護膜１５、および第２の保護膜１６を形成する（図３（ｃ））。その後、第１の保護膜１５、第２の保護膜１６のキュア（加熱による硬化）を行う。すなわち、第１の保護膜１５と第２の保護膜１６とを同じ材料によって同時に形成する。従って、半導体装置１０の製造方法は、比較例に係る半導体装置５０の製造方法と同じであり、工程の追加等の変更はない。

次に、半導体基板１１の表面（回路面）側に、接着剤２１によって支持部材２２（一例としてガラス）を貼り付ける（図４（ａ））。

次に半導体基板１１を裏返し、砥石３０によって半導体基板１１の裏面を研削し、半導体基板１１を所定の厚さにする（図４（ｂ））。

その後、接着剤２１、支持部材２２を取り除き、半導体基板１１の裏面に裏面電極１７を形成する（図示省略）。その後、半導体ウェハをチップ状態に個片化することによって、本実施の形態に係る半導体装置１０が製造される。

次に、図５を参照し、第２の保護膜１６の形成方法の他の形態について説明する。図５は、第２の保護膜１６の形成についての代表例を示す図である。図５では、図１（ａ）に図示した構成のうち、パッド１３、第１の保護膜１５．および第２の保護膜１６を抜き出して示している。第２の保護膜１６の配置領域は、基本的に、パッド１３の領域において、半導体ウェハ段階における試験用の探針（プローブ）が接触する領域、個片化後に接続部材（例えばボンディングワイヤ）が接続される領域等の、保護膜１６を設けることができない領域を避ければいずれの領域であってもよい。保護膜１６を設けることができない領域は、半導体ウェハ段階での試験内容、個片化後のパッド１３の接続方法等によって、半導体装置ごとに異なる。

図５は、外部接続のために用いる領域がパッド１３の中央であり、かつ試験用の探針が接触する領域がパッド１３の四角形の周縁に沿った少なくとも一部である場合に、当該領域に保護膜を設けないことを条件とした、第２の保護膜１６の配置例である。

図５（ａ）は、四角形のパッド１３の向かい合う２つの辺に沿って２つの四角形の第２の保護膜１６を配置した例である。このように、第２の保護膜１６は複数であってもよい。図５（ｂ）は、四角形のパッド１３の四隅にそれぞれ１つずつ、全部で４つの円形の第２の保護膜１６を配置した例である。このように、第２の保護膜１６の形状は四角形のみならず、他の形状であってもよく、円形状以外にも、楕円形、三角形、ひし形等、パッド１３上に配置できる任意の形状でよい。また、四角形のパッド１３の辺に沿ってではなく、頂角の位置に配置してもよい。図５（ｃ）は、四角形のパッド１３内に第１の保護膜１５と隙間をあけた四角形に矩形の開口部を有する形状の第２の保護膜１６を配置する形態である。このような形態にすることで、上記した保護膜を設けない領域を考慮しつつ、第２の保護膜１６の面積を増やすことができるので、より効果的に面焼けを防止することができる。

図５では、第１の保護膜１５と第２の保護膜１６とは接触させずに、多少の隙間を設けていたが、第１の保護膜１５と第２の保護膜１６との隙間にも第２の保護膜１６を形成し、接触させるようにしてもよい。そのように形成することによって、第２の保護膜１６の面積をより増やすことができるので、より効果的に面焼けを防止することができる。つまり、第２の保護膜１６は、第１の保護膜１５より内側に設けられていればよく、具体的な配置や形は、条件に合わせて変更することが可能である。

なお、上記実施の形態では半導体装置１０の製造後も第２の保護膜１６を残存させる形態を例示して説明したが、これに限られず、半導体基板１１の裏面研削後、パッド１３への接続部材の接続前のいずれかの段階で、第２の保護膜１６を取り除いてもよい。このことにより、パッド１３へのボンディングワイヤの接続等における制約が回避される。

また、上記実施の形態では、本実施の形態に係る半導体装置として縦型素子を例示して説明したが、これに限られず、横型素子等他の形態の半導体装置に適用してもよい。

１０ 半導体装置
１１ 半導体基板
１２ 不純物領域
１３ パッド
１４ リング配線
１５ 第１の保護膜
１６ 第２の保護膜
１７ 裏面電極
１８ リング不純物領域
１９ 保護膜
２０ レジスト
２１ 接着剤
２２ 支持部材
２３ 半導体ウェハ
３０ 砥石
５０ 半導体装置

Claims (8)

1. 半導体基板の一方の面に形成された回路領域と、
   前記一方の面に配置されるとともに前記回路領域を覆い、かつ前記回路領域に電気的に接続されるとともに外部との接続に用いる接続部と、
   前記回路領域を囲んで前記一方の面に形成された環状配線と、
   前記環状配線を覆うとともに前記半導体基板の周縁部と前記接続部との間に形成された第１の保護膜と、
   前記接続部上の予め定められた一部の領域に形成された第２の保護膜と、を含む
   半導体装置。
2. 前記第２の保護膜は前記第１の保護膜から離間して形成されている
   請求項１に記載の半導体装置。
3. 前記第２の保護膜は、前記接続部の周縁部に配置された
   請求項１または請求項２に記載の半導体装置。
4. 前記接続部の平面視での形状が四角形であり、
   複数の前記第２の保護膜を含み、
   前記複数の第２の保護膜の各々は、前記接続部の辺に沿って、または前記接続部の角部に配置された
   請求項１から請求項３のいずれか１項に記載の半導体装置。
5. 前記第２の保護膜は、前記接続部の周縁部を覆うとともに前記接続部の中央部を含む領域に開口部を備えた
   請求項１または請求項２に記載の半導体装置。
6. 前記半導体装置が、前記半導体基板に対して垂直方向に電流を流す縦型素子である
   請求項１から請求項５のいずれか１項に記載の半導体装置。
7. 前記半導体装置が、ＦＲＤである
   請求項１から請求項６のいずれか１項に記載の半導体装置。
8. 半導体基板の一方の面に回路領域を形成する工程と、
   前記一方の面に配置されるとともに前記回路領域を覆い、かつ前記回路領域に電気的に接続されるとともに外部との接続に用いる接続部を形成する工程と、
   前記回路領域を囲んで前記一方の面に環状配線を形成する工程と、
   前記環状配線を覆うとともに前記半導体基板の周縁部と前記接続部との間に配置される第１の保護膜、および前記接続部上の予め定められた一部の領域に配置される第２の保護膜を同じ材料で同時に形成する工程と、
   前記半導体基板の前記回路領域側の面に接着部材を用いて支持部材を貼り付ける工程と、
   前記半導体基板の前記一方の面とは反対側の面を砥石で研削する工程と、を含む
   半導体装置の製造方法。
   
   
   
   
   
   

Images