JP2013149834A - 半導体装置 - Google Patents

Abstract

【課題】本明細書では、各電極に接続されたパッドへの配線が干渉するのを防止しながら、配線を引き出す方向の自由度を向上することができる構造の半導体装置を提供する。
【解決手段】半導体装置２は、表面に主電極及び信号電極が形成されている半導体素子１０と、半導体素子１０の表面に配置され、主電極と電気的に接続する主パッド２０と、半導体素子１０の表面に配置され、信号電極と電気的に接続する信号パッド３０と、半導体素子１０の表面に配置され、主パッド２０及び信号パッド３０の周囲に配置されている絶縁樹脂層４０と、を備えている。主パッド２０の一部は、絶縁樹脂層４０の第１表面４２から露出している。信号パッド３０の一部は、絶縁樹脂層４０の第２表面４４から露出している。第１表面４２と半導体素子１０の表面との間の距離は、第２表面４４と半導体素子１０の表面との間の距離よりも長い。
【選択図】図１

Description

本明細書で開示する技術は、スイッチング素子を備える半導体装置に関する。

半導体素子の表面に設けられた電極の周囲に絶縁樹脂層を配置した半導体装置が知られている。例えば、特許文献１には、半導体素子のウエハ表面に突起電極が設けられ、その突起電極の周囲に絶縁樹脂層が配置されている。突起電極の端面は、絶縁樹脂層の表面と同一面上に位置している。

特開２００１−６０５９１号公報

スイッチング素子では、通常、その表面に第１電極（例えば、主電極）と第２電極（例えば、信号電極）が形成される。特許文献１の技術をスイッチング素子に適用すると、第１電極と電気的に接続する突起電極の端面と、第２電極と電気的に接続する突起電極の端面とが、絶縁樹脂層の同一表面に露出する。このため、第１電極に電気的に接続する突起電極に配線部材を接続し、第２電極に電気的に接続する突起電極に配線部材を接続したときに、これらの配線部材同士が干渉する可能性がある。そのため、一方の配線部材と他方の配線部材が干渉しないように、一方の配線部材の引き出し方向と他方の配線部材の引き出し方向を変更する等の処置が必要となり、設計の自由度を低下させてしまう。

本明細書では、各電極に接続されたパッドと接続される配線部材同士が干渉することを防止しながら、配線部材を引き出す方向の設計の自由度を向上することができる構造の半導体装置を開示する。

本明細書が開示する半導体装置は、表面に第１電極及び第２電極が形成されているスイッチング素子と、スイッチング素子の表面に配置され、第１電極と電気的に接続する第１パッドと、スイッチング素子の表面に配置され、第２電極と電気的に接続する第２パッドと、スイッチング素子の表面に配置され、第１パッド及び第２パッドの周囲に配置されている絶縁樹脂層と、を備えている。第１パッドは、その一部が絶縁樹脂層の第１表面から露出している。第２パッドは、その一部が絶縁樹脂層の第２表面から露出している。第１表面とスイッチング素子の表面との間の第１距離と、第２表面とスイッチング素子の表面との間の第２距離とが異なる。

上記の半導体装置では、第１パッドが露出する第１表面と、第２パッドが露出する第２表面とは、スイッチング素子の表面からの高さが異なっている。そのため、第１パッドに接続した配線部材を引き出す位置と、第２パッドに接続した配線部材とを引き出す位置とが、スイッチング素子の表面から見た高さ方向において異なる。そのため、上記の半導体装置では、第１パッドに接続された配線部材と第２パッドに接続された配線部材とが干渉するのを防止しながら、これらの配線部材を引き出す方向の設計の自由度を向上することができる。

半導体装置を示す斜視図。 半導体装置の使用状況を示す断面図。 半導体装置の製造工程を示す図（１）。 半導体装置の製造工程を示す図（２）。 半導体装置の製造工程を示す図（３）。 半導体装置の製造工程を示す図（４）。 半導体装置の製造工程を示す図（５）。 半導体装置の製造工程を示す図（６）。 半導体装置の製造工程を示す図（７）。 半導体装置の製造工程を示す図（８）。 半導体装置の製造工程を示す図（９）。 半導体装置の製造工程を示す図（１０）。 半導体装置の製造工程を示す図（１１）。 半導体装置の製造工程を示す図（１２）。 半導体装置の製造工程を示す図（１３）。 半導体装置の製造工程を示す図（１４）。 半導体装置の製造工程を示す図（１５）。

以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。

（特徴１）実施例の半導体装置は、スイッチング素子と、第１パッドと、第２パッドと、絶縁樹脂層と、を備えていてもよい。スイッチング素子は、表面に第１電極及び第２電極が形成されていてもよい。第１パッドは、スイッチング素子の表面に配置され、第１電極と電気的に接続していてもよい。第２パッドは、スイッチング素子の表面に配置され、第２電極と電気的に接続していてもよい。絶縁樹脂層は、スイッチング素子の表面に配置され、第１パッド及び第２パッドの周囲に配置されていてもよい。第１パッドは、その一部が絶縁樹脂層の第１表面から露出していてもよい。第２パッドは、その一部が絶縁樹脂層の第２表面から露出していてもよい。第１表面とスイッチング素子の表面との間の第１距離と、第２表面とスイッチング素子の表面との間の第２距離とが異なっていてもよい。

（特徴２）第１電極はスイッチング素子の主電極であってもよい。第２電極はスイッチング素子の信号電極であってもよい。第１距離は、第２距離よりも長くてもよい。この構成によると、主電極と導通する第１パッドが露出する第１表面の位置が、信号電極と導通する第２パッドが露出する第２表面の位置よりも、スイッチング素子の表面から見て高くなる。そのため、第１パッドに大きな配線部材（例えばリードフレーム等）を接合する場合であっても、その配線部材と、第２パッドに接続される配線部材（例えばボンディングワイヤ等）との間に十分な距離を確保し、両者が干渉することを防止することができる。

（特徴３）スイッチング素子は方形であってもよい。スイッチング素子の表面には複数個の信号電極が形成されていてもよい。スイッチング素子の表面には複数個の第２パッドが配置されていてもよい。複数個の第２パッドは、それぞれ、対応する信号電極に接続されていてもよい。複数個の第２パッドは、スイッチング素子の一辺に沿って並べて配置されていてもよい。この構成によると、複数個の第２パッドに接続される複数本の配線部材を、同じ方向に引き出すことができる。その結果、複数本の配線部材の引き出しが容易となる。

（実施例）
図１に示すように、本実施例の半導体装置２は、半導体素子１０と、主パッド２０と、信号パッド３０と、絶縁樹脂層４０とを備えている。

半導体素子１０は、電力用のスイッチング素子であり、本実施例では、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられている。半導体素子１０は、Ｓｉによって形成されている。他の例では、半導体素子１０は、ＳｉＣ、ＧａＮ等により形成することができる。半導体素子１０は、平面視すると略矩形状となるように形成されている。半導体素子１０の表面には、図示しない表面電極（請求項の主電極の一例に相当）と信号電極が形成されている。また、半導体素子１０の裏面には、図示しない裏面電極が形成されている。表面電極は、半導体素子１０のセル領域（ＩＧＢＴが形成されている領域）の上方に形成されている。信号電極は、半導体素子１０の非セル領域（ＩＧＢＴが形成されていない領域）の上方に形成されている。信号電極は、外部の駆動回路から出力されるゲート信号（小電流の信号）の入力や、半導体素子１０に形成された温度検出素子（図示省略）からの検出信号を出力するため等に用いられる。図１には示していないが、本実施例では、半導体素子１０の表面には、信号電極が５個形成されている。また、裏面電極は、半導体素子１０の裏面全面に形成されている。

半導体素子１０の表面には、主パッド２０と信号パッド３０が配置されている。主パッド２０及び信号パッド３０は、いずれも、Ｃｕ、Ｎｉ、Ａｌ等の導電材料によって形成されている。本実施例では、２個の主パッド２０と５個の信号パッドが備えられている。２個の主パッド２０は、いずれも、表面電極と電気的に接続している。５個の信号パッド３０は、それぞれ、対応する１個の信号電極と電気的に接続している。図１に示すように、５個の信号パッド３０は、半導体素子１０の上面の一辺に沿って並んで配置されている。

絶縁樹脂層４０は、半導体素子１０の表面であって、主パッド２０及び信号パッド３０の周囲に配置されている。絶縁樹脂層４０は、絶縁樹脂（例えばエポキシ、ポリイミド等）で形成されている。絶縁樹脂層４０は、図１に示すように、階段状に形成されており、半導体素子１０の表面から見た高さが異なる第１表面４２と第２表面４４とを備えている。図１に示すように、第１表面４２と半導体素子１０の表面との間の距離Ｄ１は、第２表面４４と半導体素子１０の表面との間の距離Ｄ２よりも長い。すなわち、第１表面４２は、半導体素子１０の表面から見て、第２表面４４より高い位置に形成されている。

第１表面４２の表面には、２個の主パッド２０の上端面がそれぞれ露出している。各主パッド２０の上端面は、第１表面４２と同一面上に位置している。主パッド２０の上端面は、図２に示すリードフレーム５０と接合できるだけの表面積を備えている。また、第２表面４４には、５個の信号パッド３０の上端面がそれぞれ露出している。各信号パッド３０の上端面は、第２表面４４と同一面上に位置している。各信号パッド３０の上端面は、図２のボンディングワイヤ７０の一端をボンディングできるだけの表面積を備える。

本実施例の半導体装置２を使用する場合の一例を、図２を参照して説明する。本実施例の半導体装置２を使用する場合、図２に示すように、半導体素子１０の裏面電極（図示省略）に、ハンダ６２を介してリードフレーム６０が接合される。また、第１表面４２に露出する主パッド３０には、ハンダ５２を介してリードフレーム５０が接合される。図２では詳しく図示していないが、１個のリードフレーム５０が、２個の主パッド３０に亘って接合されている。リードフレーム５０、６０は、いずれも板状の導電部材（例えばＣｕ、Ａｌ等）で形成されている。リードフレーム５０、６０は、いずれも、平面視した場合の面積が半導体素子１０の面積よりも大きく形成されている。リードフレーム５０、６０は、図示しない外部配線に接続されている。第２表面４４に露出する各信号パッド３０には、それぞれ、ボンディングワイヤ７０の一端がボンディングされている。各ボンディングワイヤの他端は、図示しない外部配線部材に接続されている。図２に示すように、リードフレーム５０、６０、ボンディングワイヤ７０は、いずれも互いに十分な距離を開けて配置されており、互いに干渉していない。

本実施例の半導体装置２では、主パッド２０が露出する第１表面４２の位置が、信号パッド３０が露出する第２表面４４の位置よりも、半導体素子１０の表面から見て高い。そのため、主パッド２０に接続したリードフレーム５０の位置が、信号パッド３０に接続したボンディングワイヤ７０の位置よりも、半導体素子１０の表面から見て高くなる。そのため、主パッド２０に大きなリードフレーム５０を接合する場合であっても、リードフレーム５０と、ボンディングワイヤ７０との間に十分な距離を確保し、両者が干渉することを防止することができる。また、リードフレーム５０とボンディングワイヤ７０を引き出す方向の設計の自由度を向上することができる。

また、本実施例の半導体装置２では、５個の信号パッド３０は、半導体素子１０の一辺に沿って並べて配置されている。そのため、５個の信号パッド３０に接続される５本のボンディングワイヤ７０を、同じ方向に引き出すことができる。５本のボンディングワイヤ７０の引き出しが容易となる。

（半導体装置２の製造方法）
続いて、図３〜図１７を参照して、本実施例の半導体装置２の製造方法について説明する。まず、図３に示すように、ｎ型の不純物が添加されているＳｉ製の半導体基板１００を用意する。半導体基板１００の表面には、予めｐ型の不純物が注入されており、ボディ層１０２が形成されている。図３では示していないが、半導体基板１００には、さらに、エミッタ層、ゲート電極等、ＩＧＢＴの形成に必要な各要素（コレクタ層を除く表面側の素子構造）が予め形成されている。半導体基板１００の表面には、層間絶縁膜１０４が部分的に形成されている。

次いで、図４に示すように、半導体基板１００の表面に、バリアメタル膜１０６を形成する。詳細には、バリアメタル膜１０６は、層間絶縁膜１０４の表面と、層間絶縁膜１０４が形成されていない部分の半導体基板１００の表面とを覆うように形成される。バリアメタル膜１０６には、ＴｉＮが用いられている。他の例では、ＴａＮを用いてもよい。バリアメタル膜１０６は、スパッタ法によって形成することができる。後で説明するように、このバリアメタル膜１０６が、半導体素子１０（図１参照）の表面の主電極と信号電極を構成する。

次いで、バリアメタル膜１０６の表面に、レジストを塗布し、露光する。その結果、図５に示すように、バリアメタル膜１０６の表面に、レジスト層１０８が部分的に形成される。レジスト層１０８は、バリアメタル膜１０６のうち、半導体素子１０の主電極及び信号電極を構成する部分以外の部分に形成される。即ち、隣り合うレジスト層１０８の間の開口部に存在するバリアメタル膜１０６が、半導体素子１０（図１参照）の表面の主電極と信号電極となる。

次いで、図６に示すように、電解めっきによって、露出するバリアメタル膜１０６の上に金属層１１０を形成する。金属層１１０はＣｕで形成される。他の例では、金属層１１０はＮｉやＡｌ等によって形成することもできる。ここで形成される金属層１１０が、半導体装置２の主パッド２０及び信号パッド３０（図１参照）となる。

次いで、図７に示すように、剥離液を用いたウェットエッチングによって、レジスト層１０８を除去する。他の例では、ガス（例えば、Ｏ_２、ＣＦ_４等）を用いてアッシングを行うことによって、レジスト層１０８を除去することもできる。

次いで、図８に示すように、ドライエッチングによって、金属層１１０が形成されていない部分のバリアメタル膜１０６を除去する。他の例では、Ｈ_２Ｏ_２を用いたウェットエッチングによって、バリアメタル膜１０６を除去することもできる。

次いで、図９に示すように、半導体基板１００の表面に、絶縁樹脂（ポリイミド、ポリアミド等）を塗布し、絶縁膜１１２を形成する。絶縁膜１１２は、露出する半導体基板１１０及び層間絶縁膜１０４の表面と、金属層１１０の表面と、を被覆するように形成される。絶縁樹脂の塗布は、ディッピングによって行う。他の例では、絶縁樹脂の塗布をスピンコート法によって行うこともできる。

次いで、図１０に示すように、絶縁膜１１２の表面に、絶縁樹脂（例えばエポキシ、ポリイミド等）を塗布し、絶縁樹脂層１２０を形成する。ここで形成される絶縁樹脂層１２０が、半導体装置２の絶縁樹脂層４０（図１参照）を構成する。絶縁樹脂の塗布は、スクリーン印刷によって行う。他の例では、絶縁樹脂の塗布をスピンコート法によって行うことができる。

次いで、図１１に示すように、半導体基板１００の裏面側を研磨し、半導体基板１００を薄板化する。半導体基板１００の裏面側の研磨は、グラインダーによって行う。研磨後、フッ硝酸を用いてウェットエッチングを行うことにより、研磨によって生じた破砕層を除去する。

次いで、図１２に示すように、研磨後の半導体基板１００の裏面側にｐ型の不純物を注入し、半導体基板１００の裏面全面にコレクタ層１２２を形成する。次いで、図１３に示すように、スパッタ法により、半導体基板１００の裏面全面に裏面電極１２４を形成する。次いで、図１４に示すように、絶縁樹脂層１２０の表面を研磨し、金属層１１０の表面を絶縁樹脂層１２０の表面から露出させる。

次いで、図１５に示すように、研磨具１２８を用いて、半導体基板１００の表面の絶縁樹脂層１２０を部分的に研磨することにより、複数本の溝１２６を形成する。これによって、図１６に示すように、溝１２６部分の絶縁樹脂層１２０の表面は、溝１２６部分以外の絶縁樹脂層１２０の表面よりも、半導体基板１００の表面から見た高さが低くなる。溝１２６部分の絶縁樹脂層１２０の表面が、半導体装置２の第２表面４４となり、溝１２６部分以外の絶縁樹脂層１２０の表面が、半導体装置２の第１表面４２となる（図１参照）。また、溝１２６部分の絶縁樹脂層１２０から露出する金属層１１０が主パッド２０となり、溝１２６部分以外の絶縁樹脂層１２０から露出する金属層１１０が信号パッド３０となる。また、絶縁樹脂層１２０が、半導体装置２の絶縁樹脂層４０となる。

次いで、図１７に示すように、半導体基板１００をダイシングテープ１４２上に固定し、ダイシングブレード１４０によってダイシングを行う。その結果、図１に示す半導体装置２が、複数個（図１７の例では５個）形成される。

以上、本実施例の半導体装置２とその製造方法について説明した。本実施例と特許請求の範囲の記載との対応関係を説明しておく。主電極（表面電極）、信号電極が、それぞれ、「第１電極」、「第２電極」の一例である。主パッド２０、信号パッド３０が、それぞれ、「第１パッド」、「第２パッド」の一例である。図１の距離Ｄ１、距離Ｄ２が、それぞれ、「第１距離」、「第２距離」の一例である。半導体素子１０が「スイッチング素子」の一例である。

上記の実施例の変形例を以下に列挙する。
（１）上記の実施例では、主パッド２０が露出する第１表面４２の位置が、信号パッド３０が露出する第２表面４４の位置よりも、半導体素子１０の表面から見て高く形成されている。これには限られず、信号パッド３０が露出する第２表面４４の位置が、主パッド２０が露出する第１表面４２の位置よりも、半導体素子１０の表面から見て高く形成されていてもよい。この場合も、主パッド２０に接続される配線部材を引き出す位置と、信号パッド３０に接続される配線部材を引き出す位置とが、半導体素子１０の表面から見た高さ方向において異なる。この場合も、主パッド２０に接続される配線部材と、信号パッド３０に接続される配線部材とが干渉することを防止しながら、配線部材を引き出す方向を任意に設定することができる。
（２）上記の実施例では、主パッド２０、信号パッド３０は、いずれも、主電極、信号電極とは別個に形成されている。これに限られず、主パッド２０、信号パッド３０は、主電極、信号電極と一体に形成されていてもよい。
（３）上記の実施例では、半導体素子１０として、縦型のＩＧＢＴを用いる例について説明した。本実施例の半導体装置２で使用される半導体素子は、縦型のＩＧＢＴに限られず、縦型のＭＯＳＦＥＴや横型のＩＧＢＴ等、他のスイッチング素子であってもよい。
（４）上記の実施例では、半導体装置２を形成する場合、図８に示すように、バリアメタル膜１０６を半導体基板１００の表面から除去した後に、絶縁膜１１２を形成し（図９参照）、その後絶縁樹脂層１２０を形成し（図１０参照）、その絶縁樹脂層１２０を研磨している（図１４）。これに限られず、図８に示すように、バリアメタル膜１０６を半導体基板１００の表面から除去した後に、隣り合う金属層１１０の間に絶縁樹脂を充填させて、絶縁樹脂層１２０を形成するようにしてもよい（図１４参照）。この場合、各金属層１１０の表面が、形成される絶縁樹脂層１２０の表面から露出するように、絶縁樹脂を充填する。この変形例によると、絶縁樹脂層１２０を研磨する工程を省略することができる。
（５）上記の実施例では、図１５、図１６に示すように、ダイシング（図１７参照）を行う前に、研磨具１２８によって溝１２６を形成することにより、第１表面４２となる部分と第２表面４４となる部分を予め形成する。これに限られず、ダイシング（図１７参照）を先に行って個片化した後に、研磨具１２８によって各個片を研磨し、第１表面４２と第２部分４４を形成してもよい。

以上、本明細書で開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：半導体装置
１０：半導体素子
２０：主パッド
３０：信号パッド
４０：絶縁樹脂層４０
４２：第１表面
４４：第２表面
５０、６０：リードフレーム
５２、６２：ハンダ
７０：ボンディングワイヤ
１００：半導体基板
１０２：ボディ層
１０４：層間絶縁膜
１０６：バリアメタル膜
１０８：レジスト層
１１０：金属層
１１２：樹脂膜
１２０：絶縁樹脂層
１２２：コレクタ層
１２４：裏面電極
１２６：溝
１２８：研磨具
１４０：ダイシングブレード
１４２：；ダイシングテープ

Claims (3)

1. 表面に第１電極及び第２電極が形成されているスイッチング素子と、
   前記スイッチング素子の表面に配置され、前記第１電極と電気的に接続する第１パッドと、
   前記スイッチング素子の表面に配置され、前記第２電極と電気的に接続する第２パッドと、
   前記スイッチング素子の表面に配置され、前記第１パッド及び前記第２パッドの周囲に配置されている絶縁樹脂層と、を備えており、
   前記第１パッドは、その一部が前記絶縁樹脂層の第１表面から露出しており、
   前記第２パッドは、その一部が前記絶縁樹脂層の第２表面から露出しており、
   前記第１表面と前記スイッチング素子の表面との間の第１距離と、前記第２表面と前記スイッチング素子の表面との間の第２距離とが異なる、
   半導体装置。
2. 前記第１電極は前記スイッチング素子の主電極であり、
   前記第２電極は前記スイッチング素子の信号電極であり、
   前記第１距離は前記第２距離よりも長い、
   請求項１記載の半導体装置。
3. 前記スイッチング素子は方形であり、
   前記スイッチング素子の表面には複数個の前記信号電極が形成されており、
   前記スイッチング素子の表面には複数個の前記第２パッドが配置されており、前記複数個の前記第２パッドは、それぞれ、対応する前記信号電極に接続されており、
   前記複数個の第２パッドは、前記スイッチング素子の一辺に沿って並べて配置されている、
   請求項２記載の半導体装置。

Images