TW201440224A - 具有改良金屬接觸之功率金屬氧化物半導體電晶體 - Google Patents
具有改良金屬接觸之功率金屬氧化物半導體電晶體 Download PDFInfo
- Publication number
- TW201440224A TW201440224A TW103107290A TW103107290A TW201440224A TW 201440224 A TW201440224 A TW 201440224A TW 103107290 A TW103107290 A TW 103107290A TW 103107290 A TW103107290 A TW 103107290A TW 201440224 A TW201440224 A TW 201440224A
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- metal layer
- drain
- wafer
- disposed
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 59
- 239000002184 metal Substances 0.000 title claims abstract description 59
- 230000005669 field effect Effects 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 26
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本發明揭示一種功率MOS場效應電晶體(FET)，其具有複數個電晶體單元，每一單元具有透過一矽晶圓晶粒之一表面接觸之一源極區域及一汲極區域。一第一介電層安置在該矽晶圓晶粒之該表面上且複數個凹槽分別地形成在該等源極區域及汲極區域上面之該第一介電層中且填充有一導電材料。一第二介電層安置在該第一介電層之一表面上且具有開口以將接觸區曝露於該等凹槽。一金屬層安置在該第二介電層之一表面上且填充該等開口，其中該金屬層經圖案化及蝕刻以形成透過該等凹槽分別連接該複數個電晶體單元之每一汲極區域與每一源極區域之單獨金屬線。
Description
本申請案係關於一種具有一經改良金屬接觸之功率MOS場效應電晶體(FET)及一種用於製造此一FET之方法。
包括功率場效應電晶體之半導體器件使用金屬線使各別元件(諸如，源極及汲極)互連，特定而言此係在功率MOSFET由在半導體晶粒上並聯耦合以形成一單個功率MOSFET之複數個電晶體單元組成之情況下。此一金屬層無法直接沈積在一半導體晶粒之一表面上，此乃因其將污染下伏半導體層且可能致使器件不能操作。在習用器件中，金屬線由(舉例而言)鋁組成。然而，可使用其他材料(諸如，銅)。一般而言，鋁膜首先沈積在覆蓋半導體晶圓之頂部之一介電層上方、經圖案化並然後經蝕刻，留下如在圖6至圖8中所展示之經隔離線610。此等線610透過先前已在絕緣材料中蝕刻之所謂導通孔630之孔接觸各別作用區(汲極、源極、閘極)，其中鎢(舉例而言)藉助於一CVD技術沈積在導通孔中。另一介電材料層然後沈積在所曝露線上方。具有其各個線610之第一金屬層然後藉助於在頂部絕緣材料中蝕刻之另外導通孔640與一第二金屬層620互連。此方法可繼續以形成金屬線電阻之一均勻分佈，並增加金屬線寬度從而允許一足夠大的金屬線大小連接至一引線框架以用於組裝成一最終經封裝部分。一般而言，至少三個
金屬層用於在包括功率MOSFET之一半導體器件中互連。另外，金屬線處理之製造公差可限制源極區與汲極區的可接近程度且仍使其電連接。然而，其他器件使用甚至更多層。此導致各別必需的額外製程步驟，該等額外製程步驟因此係一顯著的成本組成部分且在製造功率MOSFET時降低矽區效率。
由此，需要一種經改良積體電路器件及用於製造(特定而言)包括一功率MOSFET之一積體電路器件之製程。
根據一實施例，一種功率MOS場效應電晶體(FET)可包括：複數個電晶體單元，每一單元包括透過一矽晶圓晶粒之一表面接觸之一源極區域及一汲極區域；一第一介電層，其安置在該矽晶圓晶粒之該表面上；複數個凹槽，其處於該第一介電層中，分別形成於該等源極區域及汲極區域上面且填充有一導電材料；一第二介電層，其安置在該第一介電層之一表面上且包括開口以將接觸區曝露於該等凹槽；及一金屬層，其安置在該第二介電層之一表面上且填充該等開口，其中該金屬層經圖案化及蝕刻以形成透過該等凹槽分別連接該複數個電晶體單元之每一汲極區域與每一源極區域之單獨金屬線。
根據又一實施例，該等汲極及源極區域可係條帶形狀的。根據又一實施例，該等凹槽可分別覆蓋該等汲極及源極區域之一實質表面積。根據又一實施例，每一凹槽可與該介電層中之一個開口相關聯。根據又一實施例，該第二介電層中之該等開口可係近似正方形的或圓形的。根據又一實施例，該第二介電層中之該等開口可係矩形的。根據進一步實施例，一額外或無額外金屬層可安置在該金屬層之頂部上。
根據另一實施例，一種器件可包括：一外殼，其包括一微控制器及至少一個功率MOS場效應電晶體(FET)，其中該MOSFET包括複
數個電晶體單元，每一單元包括透過一矽晶圓晶粒之一表面接觸之一源極區域及一汲極區域；一第一介電層，其安置在該矽晶圓晶粒之該表面上；複數個凹槽，其處於該第一介電層中，分別形成於該等源極區域及汲極區域上面且填充有一導電材料；一第二介電層，其安置在該第一介電層之一表面上且包括開口以將接觸區曝露於該等凹槽；及一金屬層，其安置在該第二介電層之一表面上且填充該等開口，其中該金屬層經圖案化及蝕刻以形成透過該等凹槽分別連接該複數個電晶體單元之每一汲極區域與每一源極區域之單獨金屬線。
根據上述器件之又一實施例，該微控制器可形成在一第一晶片上且該至少一個功率電晶體形成在一第二晶片上，其中該第一晶片與該第二晶片在該外殼內藉由線接合而連接。根據上述器件之又一實施例，該微控制器及該至少一個功率電晶體可形成在一單個晶片上。根據上述器件之又一實施例，該器件可包括複數個功率MOSFET。
根據另一實施例，一種用於製造一功率MOS場效應電晶體(FET)之方法可包括：在一半導體晶圓晶粒內形成包括複數個電晶體單元之一功率MOSFET，每一單元包括一汲極區域及一源極區域；將一第一介電層安置在半導體晶圓晶粒之表面上；圖案化及蝕刻該第一介電層以分別在該等源極區域及汲極區域上面之該第一介電層中形成複數個凹槽；用一導電材料填充該等凹槽；將一第二介電層安置在該第一介電層之一表面上且在該第二介電層中形成開口以將接觸區曝露於該等凹槽；及將一金屬層安置在該第二介電層之一表面上，並圖案化及蝕刻該金屬層以形成透過該等凹槽分別連接該複數個電晶體單元之每一汲極區域與每一源極區域之單獨金屬線。
根據上述方法之又一實施例，該等汲極及源極區域可係條帶形狀的。根據上述方法之又一實施例，該等凹槽可分別覆蓋該等汲極及源極區域之一實質表面積。根據上述方法之又一實施例，可使每一凹
槽與該介電層中之一個開口相關聯。根據上述方法之又一實施例，該第二介電層中之該等開口可係近似正方形的或圓形的。根據上述方法之又一實施例，該第二介電層中之該等開口可係矩形的。根據上述方法之進一步實施例，在該金屬層之頂部上安置或不安置一額外金屬層。
110a‧‧‧經絕緣線線路/金屬線
110b‧‧‧經絕緣線線路/金屬線
120a‧‧‧接觸凹槽/凹槽/特定接觸開口
120b‧‧‧接觸凹槽/凹槽/特定接觸開口
130a‧‧‧凹槽/經蝕刻凹槽
130b‧‧‧凹槽/經蝕刻凹槽
140‧‧‧第二介電層/絕緣層
150‧‧‧磊晶層
160‧‧‧介電層/絕緣層
170‧‧‧汲極區域/區域
180‧‧‧源極區域/區域
400‧‧‧單個晶片
401‧‧‧功率MOS場效應電晶體器件
405‧‧‧單個半導體晶片
410‧‧‧外部連接或接針
420‧‧‧外部連接
430‧‧‧第二電晶體/外部連接或接針
440‧‧‧閘極
450‧‧‧閘極
460‧‧‧微控制器
470‧‧‧外部連接或接針
480‧‧‧功率電晶體/電晶體/第一電晶體
490‧‧‧功率電晶體/電晶體
500‧‧‧第二晶片/晶片
510‧‧‧微控制器
520‧‧‧接合線
530‧‧‧接合墊
540‧‧‧第一晶片/晶片/控制器晶片
550‧‧‧接合墊
610‧‧‧經隔離線/線
620‧‧‧第二金屬層
630‧‧‧導通孔
640‧‧‧導通孔
A‧‧‧線
B‧‧‧線
參考結合附圖所進行之以下說明可更完全地理解本發明，附圖中：圖1係一功率MOSFET之一實施例之一俯視圖；圖2係沿著圖1之線A之一剖視圖；圖3係沿著圖1之線B之一剖視圖；圖4A及圖4B展示在一積體電路器件中使用一功率MOSFET之進一步實施例；圖5展示使用可放置在一單個外殼中之一功率MOSFET晶粒與一積體電路器件之一組合之又一實施例；圖6至圖8展示一習用器件之俯視圖及剖視圖。
儘管本發明易於作出各種修改及替代形式，但在圖式中展示並在本文中詳細闡述其特定實例性實施例。然而應理解，本文對特定實例性實施例之描述並非意欲將本發明限定於本文所揭示之特殊形式，而是相反，本發明將涵蓋所有修改及等效形式。
現在參考圖式，示意性地圖解說明特定實例性實施例之細節。圖式中，將由相同編號表示相同元件，且將由帶有一不同小寫字母後綴之相同編號表示類似元件。
根據各項實施例，提出一種用於形成一凹槽型接觸對扣帶型接觸(諸如，導通孔)之方法。此方式允許形成作用區域與金屬層之一良
好互連並避免對一額外金屬層之需要。
接觸凹槽可根據各項實施例用氧化物層遮蔽且有選擇地允許金屬形成至該接觸之一部分之電連接。因此，可消除對一附加金屬層及因此導通孔處理步驟之需要。此導致生產功率MOSFET之成本降低、更緊密接觸間距，並啟用僅接觸FET半導體器件之一前側。
圖1展示一半導體功率MOSFET之一俯視圖。圖1展示作用汲極及源極區域藉助於在沈積於半導體晶圓之表面頂部上之一介電層內形成之接觸凹槽120a及120b之互連。凹槽120a及120b形成在各別作用源極及汲極區上面。類似之接觸凹槽可用於閘極連接。然而，圖1至圖3僅展示至汲極及源極區域之連接。
如在圖2及圖3中更詳細地展示，一半導體晶粒包括具有分別地作用源極區域180及作用汲極區域170之一磊晶層150。此等區域170及180通常以一交替圖案配置以產生各自具有一源極、汲極及一各別閘極(未圖示)之複數個電晶體單元。源極區域180及汲極區域170可以各種形式定形狀。如在圖1中所展示，根據一實施例，此等區域定形狀為細長條。然而，其他形狀可適用。為產生一功率MOSFET器件，複數個此等單元需要並聯連接。因此，所有汲極區域彼此連接且所有源極區域彼此連接。為此，一介電層160沈積在頂部表面上。然後此介電層160經圖案化及蝕刻以提供分別如在圖2及圖3中所展示定位於各別汲極區域170及源極區域180上面之凹槽130a及130b。經蝕刻凹槽130a、130b然後填充有一導電材料，諸如鎢。
根據各項實施例，一第二介電層140沈積在此結構上。此第二介電層140然後亦經圖案化及蝕刻以形成特定接觸開口120a及120b。最後，一金屬層直接沈積在該結構上以提供汲極區域170與源極區域180之各別互連。為此，頂部金屬層110可進一步經圖案化及蝕刻以形成如在圖1之俯視圖中所展示之單個經絕緣線線路110a、110b。
根據如上所述之各項實施例，汲極及源極區域可係條帶形狀的，如在圖1中所展示。凹槽可分別覆蓋下伏汲極及源極區域之一實質表面積。每一凹槽可與介電層中之一個開口相關聯，如在圖1中所展示。然而，根據其他實施例，可在第二介電絕緣層中提供一個以上接觸開口。第二介電層中之開口可係矩形的，如在圖1中所展示。然而，根據其他實施例，第二介電層中之開口亦可係近似正方形的或圓形的。可添加額外金屬層及對應導通孔開口以使金屬線寬度能夠適合於部分之組裝。可使開口130足夠大以允許金屬直接接觸凹槽120之鎢而因此清除對一單獨導通孔填充步驟之需要，同時維持鎢層120之一實質上緊密間隔。金屬線110a、110b可係鋁或銅。通常，絕緣層140及160將係任一類型之介電氧化物層。
圖4A示意性圖示一微控制器460可如何在單個晶片400上與根據如上所述之一實施例之兩個功率電晶體480及490組合。微控制器460可具有複數個周邊器件(諸如，可控制驅動器、調變器(特定而言，脈衝寬度調變器)、計時器等)且能夠直接或透過各別額外驅動器驅動電晶體480及490之閘極440及450。晶片400可經組態以使微控制器之複數個功能透過外部連接或接針470係可用的。第一電晶體480之源極可連接至外部連接或接針410。類似地，外部連接420提供至電晶體480及490之經組合汲極及源極之一連接以及用於第二電晶體430之汲極之外部連接或接針430。可使用根據所揭示之各項實施例製造之其他電晶體結構，諸如一H橋或多個單個電晶體。圖4B展示經連接以形成一H橋之複數個實例性MOSFET，該H橋可與一單個半導體晶片405內之一微控制器或調變器耦合。
圖5展示使用可在一單個外殼內組合之兩個單獨半導體晶片之又一實施例。一第一晶片540可包括一微控制器510且可包括複數個接合墊550。第二晶片500包括根據所揭示之各項實施例中之一者製造之一
或多個功率MOSFET 401。因此，如所展示，晶片500可包括各個接合墊530。兩個晶片500及540可藉由接合線520互連。虛線指示並非所有至功率MOSFET器件401之連接皆需要連接至控制器晶片540。所得之器件包括可由如本技術中已知之一引線框提供之外部連接。
儘管已參考本發明之實例性實施例來繪示、闡述及界定本發明之各實施例，但此參考並非意味著限定本發明，且不應推斷出存在此限定。所揭示之標的物能夠在形式及功能上具有大量修改、變更及等效形式，熟習相關技術且受益於本發明之技術者將會聯想到此等修改、變更及等效形式。所描繪及所闡述之本發明之實施例僅作為實例，而並非係對本發明之範疇之窮盡性說明。
110a‧‧‧經絕緣線線路/金屬線
110b‧‧‧經絕緣線線路/金屬線
120a‧‧‧接觸凹槽/凹槽/特定接觸開口
120b‧‧‧接觸凹槽/凹槽/特定接觸開口
130a‧‧‧凹槽/經蝕刻凹槽
130b‧‧‧凹槽/經蝕刻凹槽
A‧‧‧線
B‧‧‧線
Claims (20)
- 一種功率MOS場效應電晶體(FET)，其包括複數個電晶體單元，每一單元包括透過一矽晶圓晶粒之一表面接觸之一源極區域及一汲極區域；一第一介電層，其安置在該矽晶圓晶粒之該表面上；複數個凹槽，其處於該第一介電層中，分別形成於該等源極區域及汲極區域上面且填充有一導電材料；一第二介電層，其安置在該第一介電層之一表面上且包括開口以將接觸區曝露於該等凹槽；一金屬層，其安置在該第二介電層之一表面上且填充該等開口，其中該金屬層經圖案化及蝕刻以形成透過該等凹槽分別連接該複數個電晶體單元之每一汲極區域與每一源極區域之單獨金屬線。
- 如請求項1之功率MOSFET，其中該等汲極及源極區域係條帶形狀的。
- 如請求項1之功率MOSFET，其中該等凹槽分別覆蓋該等汲極及源極區域之一實質表面積。
- 如請求項1之功率MOSFET，其中每一凹槽與該介電層中之一個開口相關聯。
- 如請求項4之功率MOSFET，其中該第二介電層中之該等開口係近似正方形的或圓形的。
- 如請求項4之功率MOSFET，其中該第二介電層中之該等開口係矩形的。
- 如請求項1之功率MOSFET，其中無額外金屬層安置在該金屬層之頂部上。
- 如請求項1之功率MOSFET，其中一額外金屬層安置在該金屬層之頂部上。
- 一種器件，其包括：一外殼，其包括一微控制器及至少一個功率MOS場效應電晶體(FET)，其中該MOSFET包括複數個電晶體單元，每一單元包括透過一矽晶圓晶粒之一表面接觸之一源極區域及一汲極區域；一第一介電層，其安置在該矽晶圓晶粒之該表面上；複數個凹槽，其處於該第一介電層中，分別形成於該等源極區域及汲極區域上面且填充有一導電材料；一第二介電層，其安置在該第一介電層之一表面上且包括開口以將接觸區曝露於該等凹槽；一金屬層，其安置在該第二介電層之一表面上且填充該等開口，其中該金屬層經圖案化及蝕刻以形成透過該等凹槽分別連接該複數個電晶體單元之每一汲極區域與每一源極區域之單獨金屬線。
- 如請求項9之器件，其中該微控制器形成在一第一晶片上且該至少一個功率電晶體形成在一第二晶片上，其中該第一晶片與該第二晶片在該外殼內藉由線接合而連接。
- 如請求項9之器件，其中該微控制器及該至少一個功率電晶體形成在一單個晶片上。
- 如請求項9之器件，其包括複數個功率MOSFET。
- 一種用於製造一功率MOS場效應電晶體(FET)之方法，該方法包括：在在一半導體晶圓晶粒內形成包括複數個電晶體單元之一功率MOSFET，每一單元包括一汲極區域及一源極區域； 將一第一介電層安置在半導體晶圓晶粒之表面上；圖案化及蝕刻該第一介電層以分別在該等源極區域及汲極區域上面之該第一介電層中形成複數個凹槽，用一導電材料填充該等凹槽，將一第二介電層安置在該第一介電層之一表面上且在該第二介電層中形成開口以將接觸區曝露於該等凹槽；將一金屬層安置在該第二介電層之一表面上，及圖案化及蝕刻該金屬層以形成透過該等凹槽分別連接該複數個電晶體單元之每一汲極區域與每一源極區域之單獨金屬線。
- 如請求項13之方法，其中該等汲極及源極區域係條帶形狀的。
- 如請求項13之方法，其中該等凹槽分別覆蓋該等汲極及源極區域之一實質表面積。
- 如請求項13之方法，其中使每一凹槽與該介電層中之一個開口相關聯。
- 如請求項16之方法，其中該第二介電層中之該等開口係近似正方形的或圓形的。
- 如請求項16之方法，其中該第二介電層中之該等開口係矩形的。
- 如請求項13之方法，其中在該金屬層之頂部上不安置無額外金屬層。
- 如請求項13之方法，其中在該金屬層之頂部上安置一額外金屬層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/784,723 | 2013-03-04 | ||
| US13/784,723 US8937351B2 (en) | 2013-03-04 | 2013-03-04 | Power MOS transistor with improved metal contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201440224A true TW201440224A (zh) | 2014-10-16 |
| TWI619253B TWI619253B (zh) | 2018-03-21 |
Family
ID=50240065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103107290A TWI619253B (zh) | 2013-03-04 | 2014-03-04 | 具有改良金屬接觸之功率金屬氧化物半導體電晶體 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8937351B2 (zh) |
| EP (1) | EP2965355B1 (zh) |
| KR (1) | KR20150125643A (zh) |
| CN (1) | CN104937714B (zh) |
| TW (1) | TWI619253B (zh) |
| WO (1) | WO2014137644A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10446497B2 (en) * | 2016-03-29 | 2019-10-15 | Microchip Technology Incorporated | Combined source and base contact for a field effect transistor |
| US20170287834A1 (en) * | 2016-03-29 | 2017-10-05 | Microchip Technology Incorporated | Contact Expose Etch Stop |
| CN110690282B (zh) * | 2019-08-23 | 2022-10-18 | 福建省福联集成电路有限公司 | 一种基于晶体管的电阻结构及其制作方法 |
| CN113497145B (zh) * | 2020-04-01 | 2024-03-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
| US11355399B2 (en) * | 2020-05-19 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gap patterning for metal-to-source/drain plugs in a semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0623962A1 (en) * | 1993-05-05 | 1994-11-09 | Texas Instruments Deutschland Gmbh | Gate electrode of power MOS field effect transistor |
| DE19613409B4 (de) * | 1996-04-03 | 2005-11-17 | Texas Instruments Deutschland Gmbh | Leistungsbauelementanordnung |
| US5973368A (en) * | 1996-06-05 | 1999-10-26 | Pearce; Lawrence G. | Monolithic class D amplifier |
| JP4807894B2 (ja) | 1999-05-31 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6706594B2 (en) * | 2001-07-13 | 2004-03-16 | Micron Technology, Inc. | Optimized flash memory cell |
| US6514779B1 (en) * | 2001-10-17 | 2003-02-04 | Cree, Inc. | Large area silicon carbide devices and manufacturing methods therefor |
| US7956384B2 (en) * | 2006-06-23 | 2011-06-07 | Alpha & Omega Semiconductor Ltd. | Closed cell configuration to increase channel density for sub-micron planar semiconductor power device |
| JP2011029552A (ja) | 2009-07-29 | 2011-02-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2011100932A (ja) | 2009-11-09 | 2011-05-19 | Toshiba Corp | 半導体パッケージ及びｄｃ−ｄｃコンバータ |
| US8561004B2 (en) * | 2010-02-04 | 2013-10-15 | Advanced Micro Devices, Inc. | Ring power gating with distributed currents using non-linear contact placements |
-
2013
- 2013-03-04 US US13/784,723 patent/US8937351B2/en active Active
-
2014
- 2014-02-24 WO PCT/US2014/018034 patent/WO2014137644A1/en active Application Filing
- 2014-02-24 EP EP14709120.1A patent/EP2965355B1/en active Active
- 2014-02-24 KR KR1020157017561A patent/KR20150125643A/ko active IP Right Grant
- 2014-02-24 CN CN201480003825.7A patent/CN104937714B/zh active Active
- 2014-03-04 TW TW103107290A patent/TWI619253B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150125643A (ko) | 2015-11-09 |
| CN104937714B (zh) | 2018-06-22 |
| TWI619253B (zh) | 2018-03-21 |
| CN104937714A (zh) | 2015-09-23 |
| WO2014137644A1 (en) | 2014-09-12 |
| US8937351B2 (en) | 2015-01-20 |
| US20140246722A1 (en) | 2014-09-04 |
| EP2965355B1 (en) | 2021-04-14 |
| EP2965355A1 (en) | 2016-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4539773B2 (ja) | 半導体装置およびその製造方法 | |
| US9093433B2 (en) | Using bump bonding to distribute current flow on a semiconductor power device | |
| TWI619253B (zh) | 具有改良金屬接觸之功率金屬氧化物半導體電晶體 | |
| US9768135B2 (en) | Semiconductor device having conductive bump with improved reliability | |
| TW201340261A (zh) | 半導體裝置及其製造方法 | |
| TWI641142B (zh) | 絕緣的凸塊接合 | |
| EP3146561B1 (en) | Semiconductor device with bump bonds formed as metal line interconnects | |
| JP2007266435A (ja) | 半導体装置および半導体パッケージ | |
| US20130285247A1 (en) | Semiconductor device and production method of the same | |
| JP5715281B2 (ja) | 半導体装置 | |
| US20170287834A1 (en) | Contact Expose Etch Stop | |
| TW202101549A (zh) | 半導體封裝及其製造方法 | |
| US9685398B2 (en) | Thin semiconductor device packages | |
| TWI552281B (zh) | 暴露元件頂面和底面的封裝結構及其製作方法 | |
| JP2013149834A (ja) | 半導体装置 | |
| JP2000307109A5 (zh) | ||
| CN104599988A (zh) | 集成功率器件与控制器件的方法 | |
| TW201327747A (zh) | 功率元件封裝結構 |