CN104599988A - 集成功率器件与控制器件的方法 - Google Patents
集成功率器件与控制器件的方法 Download PDFInfo
- Publication number
- CN104599988A CN104599988A CN201510002755.XA CN201510002755A CN104599988A CN 104599988 A CN104599988 A CN 104599988A CN 201510002755 A CN201510002755 A CN 201510002755A CN 104599988 A CN104599988 A CN 104599988A
- Authority
- CN
- China
- Prior art keywords
- chip
- metal
- electrode
- power
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
Abstract
本发明涉及集成电路制造技术领域,尤其涉及一种功率器件与控制器件的集成方法,通过本发明的方法,既能使功率芯片和控制芯片相互独立的设计和制作,保证其性能、成本的优势,同时不采用连线和常规封装就能完成控制电路和芯片器件的互连;并通过共享减薄和背面金属工艺,进一步了降低制造成本,同时提高了功率器件的性能,且由于加厚了功率器件背面漏极的金属,从而进一步减小了器件的导通电阻,另外,采用金属再布线提高了散热性能,并通过硅通孔停止在功率芯片的金属层上,降低了硅通孔的高宽比,降低了工艺实现的难度。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种集成功率器件与控制器件的方法。
背景技术
场效应晶体管(FET)被广泛应用于各种电子电路中。它属于电压控制型半导体器件。具有输入电阻高(107~1015Ω)、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点,现已成为双极型晶体管和功率晶体管的强大竞争者。而场效应管的控制器件的制备工艺却与场效应管截然不同,然而,场效应管的工作有赖于控制器件的连接。故而,同时获得场效应管与其控制器件成为本领域的一项技术难点。
目前,主要的解决方案有三类:分立器件解决方案、多芯片模块解决方案和单芯片解决方案。
分立器件解决方案是通过分别设计和制作垂直型MOSFET功率器件和控制器件芯片,之后进行封装并利用金属引线与器件pad(焊垫)相连,以形成每个芯片的输入、输出引脚,并焊接在PCB板上。但由于每个器件、芯片均需要封装,方案占用空间大,且由于采用引线,带来了较大的寄生电感,增加了功耗,并降低了器件的抗电磁干扰能力以及带来了较大的电压过冲等,从而影响了器件的可靠性,且由于分立器件之间采用了较长的引线,增加了寄生电容、功耗和电流过冲。
多芯片模块解决方案(MCM)是通过根据特殊应用需求分别设计和制作垂直型功率器件和控制器件芯片,之后采取特殊的封装方案将没有封装的不同芯片封装在一起。但该方案需要将器件的源区置于硅片的背面,与常规垂直型功率器件中器件的源区置于硅片的正面不一致,因此现有垂直型功率器件不能适用于该方案。且多个芯片在平面上摊开相接,占用的面积较大。
单芯片方案是通过进行特殊芯片设计和制作,将功率器件和控制器件集成在同一芯片中,整个工艺是两种器件的工艺的总和,器件经过了不需要的工艺,成本高。且功率器件和控制器件的性能的兼容性不强,影响了双方器件性能的最佳化。
因此,如何找到一种集成功率MOSFET器件与控制器件的方法,以有效规避上述问题成为本领域技术人员致力研究的方向。
发明内容
针对上述存在的问题,本发明公开一种集成功率器件与控制器件的方法。
一种集成功率器件与控制器件的方法,其中,包括如下步骤:
提供制备有功率器件的功率芯片和制备有控制器件的控制芯片,且所述功率芯片上设置有漏区,所述功率器件具有源区电极和栅极电极,所述控制器件具有第一控制电极和第二控制电极;
在所述功率芯片的正面沉积一层第一介质层,并刻蚀部分所述第一介质层形成若干第一开孔,将所述源区电极和所述栅极电极的部分上表面予以暴露后,于所述若干第一开孔中填充第一金属;
在所述控制芯片的正面沉积所述第一介质层,并刻蚀部分所述第一介质层形成若干第二开孔,将所述第一控制电极和所述第二控制电极的部分上表面予以暴露后,于所述若干第二开孔中填充所述第一金属;
所述若干第一开孔和所述若干第二开孔在竖直方向上一一对应;
于所述若干第一开孔和所述若干第二开孔中填充第一金属;
采用正面键合工艺将所述功率芯片具有所述第一开孔的正面垂直键合到所述控制芯片具有所述第二开孔的正面之后,对所述功率芯片的背面进行减薄工艺;
在所述功率芯片的背面形成与所述漏区重叠的金属结构;
继续于所述功率芯片暴露的背面上刻蚀所述键合芯片形成若干硅通孔,并于所述若干硅通孔中填充第二金属,以形成将所述功率器件与所述控制器件电连接的互连线,以及将所述功率器件、所述控制器件分别与所述键合芯片的外部结构电连接的金属引线。
较佳的,上述的集成功率器件与控制器件的方法,其中,制备所述金属结构的步骤包括:
于所述功率芯片的背面沉积一金属层;
对所述金属层进行刻蚀工艺,形成所述金属结构。
较佳的,上述的集成功率器件与控制器件的方法,其中,所述方法还包括:
刻蚀所述键合芯片形成第一硅通孔、第二硅通孔和第三硅通孔,且所述第一硅通孔将所述栅极电极的部分表面和所述第一开孔的部分表面均予以暴露,所述第二硅通孔将所述源区电极的部分表面予以暴露,所述第三硅通孔将所述第二开孔的部分表面予以暴露;
于所述第一硅通孔、第二硅通孔以及第三硅通孔中均填充第二金属后形成所述互连线和所述金属引线,所述金属引线包括第一金属引线和第二金属引线;
其中,通过所述互连线将所述栅极电极和所述第一控制电极电连接,通过所述第一金属引线将所述源区电极与所述键合芯片外部结构电连接,通过所述第二金属引线将所述第二控制电极与所述键合芯片外部结构电连接。
较佳的,上述的集成功率器件与控制器件的方法,其中,所述方法还包括:
于所述互连线、第一金属引线、第二金属引线的上表面分别形成金属电极。
较佳的,上述的集成功率器件与控制器件的方法,其中,所述方法还包括:
形成所述互连线、第一金属引线、第二金属引线后;
继续沉积电极金属膜以将所述功率器件的背面予以覆盖;
部分刻蚀位于所述互连线和所述金属引线上方的所述电极金属膜,以在所述互连线上方形成第一金属电极、在所述第二金属引线上方形成第二金属电极、在所述第三金属引线上方形成第三金属电极。
较佳的,上述的集成功率器件与控制器件的方法,其中,所述功率器件为垂直型功率MOSFET器件。
较佳的,上述的集成功率器件与控制器件的方法,其中,所述功率芯片包括:
衬底;
位于所述衬底上表面的外延层;
位于所述外延层上表面的P阱衬底;
设置于所述P阱衬底内且延伸至所述外延层中的栅极沟槽;
位于所述栅极沟槽中的栅极结构,所述栅极结构包括沟槽栅氧化膜和覆盖所述沟槽栅氧化膜底部及其侧壁的沟槽多晶硅栅;
设置于所述栅极结构上方且与所述沟槽多晶硅栅电连接的所述栅极电极;以及
设置于所述栅极结构上方且通过第二介质层与所述栅极结构隔离的所述源区电极。
较佳的,上述的集成功率器件与控制器件的方法,其中,所述方法还包括:
形成所述金属结构后,于所述功率芯片的背面沉积一层第三介质层,对所述第三介质层进行图形化工艺,以将所述功率芯片的部分背面予以暴露;
以所述第三介质层为掩膜刻蚀所述功率芯片,以形成所述若干硅通孔。
较佳的,上述的集成功率器件与控制器件的方法,其中,所述方法还包括:
以所述第三介质层为掩膜刻蚀所述功率芯片至所述第二介质层表面停止形成若干沟槽;
于所述若干沟槽的侧壁表面均形成隔离介质层;
继续刻蚀所述若干沟槽形成所述若干硅通孔。
较佳的,上述的集成功率器件与控制器件的方法,其中,所述方法应用于将若干功率芯片和一个控制芯片实现互连或将一个功率芯片和若干控制芯片实现互连。
较佳的,上述的集成功率器件与控制器件的方法,其中,采用正面键合工艺将所述功率芯片具有所述第一开孔的正面垂直键合到所述控制芯片具有所述第二开孔的正面的具体步骤包括:
翻转所述功率芯片将所述功率芯片的正面朝下;
采用混合粘合工艺将所述功率芯片的正面和所述控制芯片的正面进行粘合,以使填充所述第一金属后的第一开孔和第二开孔在竖直方向上均一一对应接触。
上述发明具有如下优点或者有益效果:
1、本发明公开的集成功率器件与控制器件的方法,既能使功率芯片和控制芯片相互独立的设计和制作,保证其性能、成本的优势。
2、采用硅通孔技术,实现控制芯片和功率芯片的互联,免去了金属引线,减少了寄生的电感和电容。
3、通过共享减薄和背面金属工艺,进一步了降低制造成本,同时提高了功率器件的性能,且由于加厚了功率器件背面漏极的金属,从而进一步减小了器件的导通电阻。
4、采用金属再布线,提高了散热性能,并通过硅通孔停止在功率芯片的金属层上,降低了硅通孔的高宽比,降低了工艺实现的难度。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图,重点在于示出本发明的主旨。
图1a-13是本发明实施例中集成功率器件与控制器件的方法的流程结构示意图;
图14是本发明实施例中集成功率器件与控制器件的方法的流程图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
如图14所示,本发明提供了一种集成功率器件与控制器件的方法,包括如下步骤:
提供制备有功率器件的功率芯片和制备有控制器件的控制芯片,且功率芯片上设置有漏区;该功率器件具有源区电极和栅极电极,该控制器件具有第一控制电极和第二控制电极;
在功率芯片的正面和控制器件的正面沉积一层第一介质层,并分别刻蚀部分所述第一介质层以分别形成若干第一开孔、若干第二开口,若干第一开孔和所述若干第二开孔在竖直方向上一一对应;
其中,在各第一开孔形成后,于第一开孔中填充第一金属;同样在各第二开孔形成后,也填充该第一金属;
采用正面键合工艺将功率芯片垂直键合至控制芯片上形成一键合芯片后,对功率芯片的背面进行减薄工艺;
在功率芯片的背面形成与漏区重叠的金属结构;
继续从功率芯片暴露的背面上刻蚀键合芯片形成若干硅通孔,并于若干硅通孔中填充金属,以形成将功率器件与控制器件电连接的互连线,以及将功率器件、控制器件分别与键合芯片外部结构电连接的金属引线。
具体的,如图1-14所示,本实施例涉及一种集成功率器件与控制器件的方法,该方法可应用于将若干功率芯片和一个控制芯片实现互连或将一个功率芯片和若干控制芯片实现互连。具体的,该方法包括如下步骤:
步骤S1,提供制备有功率器件的功率芯片和制备有控制器件的控制芯片,该功率芯片上设置有漏区;功率器件包括源区电极201(即源极金属)和栅极电极202(即栅极金属),控制器件包括第一控制电极51和第二控制电极52;在本发明的实施例中,该功率器件为垂直型功率MOSFET器件,且该功率芯片和控制芯片设计和制作是相互独立的,从而能够保证功率器件和控制器件各自的性能以及成本优势。
进一步的,该功率芯片的结构如图1a所示,具体包括衬底12、覆盖衬底12上表面的外延层13、覆盖外延层13上表面的P阱区域16、设置于P阱区域16内且延伸至外延层13中的栅极沟槽、设置于该栅极沟槽中的栅极结构(该栅极结构包括覆盖沟槽底部及其侧壁的沟槽栅氧化膜141和覆盖沟槽栅氧化膜141底部及其侧壁的沟槽多晶硅栅151)、设置于相邻栅极结构之间的P阱区域16中的N源区17、位于N源区17之间的P阱接触区18、设置于沟槽多晶硅栅151上方且与沟槽多晶硅栅151通过多晶硅连线152连接的栅极电极202、设置于多晶硅连线152和P阱区域16之间将多晶硅连线152和P阱区域16予以隔离的氧化膜142以及设置于沟槽多晶硅栅151上方且通过第二介质层19与沟槽多晶硅栅151隔离的源区电极201,且栅极电极202和源区电极201之间亦通过第二介质层19隔离。
优选的,功率器件的厚度比器件承受电压的外延层的厚度至少厚0.2μm(例如0.2μm、0.3μm、0.5μm或1μm等)。
控制芯片的结构如图1b所示,具体包括硅衬底2、位于硅衬底2之上的控制器件介质膜6,设置于控制器件介质膜6中的有源和无源器件3、设置于控制器件介质膜6中的控制器件金属层4以及设置于控制器件介质膜6中且位于控制器件金属层4之上的若干控制电极和金属连线,其中上述的控制电极包括第一控制电极51和第二控制电极52以及其他控制电极。
步骤S2,首先,在功率芯片的正面沉积一层第一介质层31,并刻蚀部分第一介质层形成若干第一开孔,以将有源区电极和栅极电极的部分上表面予以暴露,之后在各第一开孔中填充第一金属361;继续在控制芯片的正面沉积该第一介质层,并刻蚀部分第一介质层31形成若干第二开孔,以将第一控制电极和第二控制电极的部分上表面予以暴露,之后在各第二开孔中填充上述第一金属361,如图2a和2b所示的结构。其中若干第一开孔和若干第二开孔在竖直方向上均一一对应,以便于后续键合工艺能够有效的将两开口中的金属接触。
其中,上述第一金属361的材质可以为银、铜或铝等其他金属材料,当然本领域技术人员可以根据工艺需求在第一开孔和第二开孔中各填充不同的金属材料,但对本发明无实质影响。
之后,采用正面键合工艺将功率芯片具有第一开孔的正面垂直键合到控制芯片具有第二开孔的正面,即将功率芯片和控制芯片面对面键合(bonding)在一起,具体的,翻转功率芯片将功率芯片的正面朝下,并采用混合粘合工艺将功率芯片的正面和控制芯片的正面进行粘合,以使填充第一金属后的第一开孔和第二开孔在竖直方向上均一一对应接触,进而实现将两种不同功能芯片的垂直叠加,从而减少了面积,如图3所示的结构。
步骤S3,利用控制芯片的硅片(即硅衬底2)作为支撑,对功率芯片的背面进行减薄工艺,将衬底12减薄到功率器件需要的最薄厚度,从而进一步提高了器件的性能(减小了导通电阻,提高了散热效率),并提高了减薄及其之后工艺的生产良品率,如图4所示的结构。
步骤S4,于功率芯片的背面(即衬底12的上表面)沉积一金属层41,形成如图5所示的结构。
步骤S5,于金属层41的上表面旋涂一层光刻胶42后,进行光刻和刻蚀工艺,将不与漏区形成重叠的金属层41刻蚀掉,也可以将部分漏区上需要开孔的区域的背面金属层41刻蚀掉(图中未示出),如图6所示的结构。
步骤S6,去除光刻胶42,剩余的金属层41形成与漏区重叠(覆盖位于漏区之上的功率芯片的背面)的金属结构41(以下称剩余的金属层41为金属结构41),并于功率芯片的背面沉积一层第三介质层32以将金属结构41的上表面和衬底12的裸露的上表面予以覆盖。
步骤S7,在键合芯片的互连区域和引线区域(非漏区所在的区域)对该第三介质层32进行图形化工艺(包括光刻和刻蚀工艺)后,以将衬底12的部分表面予以暴露,如图7所示的结构。
步骤S8,以剩余的第三介质层32为掩膜刻蚀功率芯片至第二介质层19的上表面停止以形成若干沟槽(图中未全部示出),在本发明的实施例中,为了更清楚的阐述本发明的技术方案,仅以部分沟槽(第一沟槽331、第二沟槽332和第三沟槽333)为例来进行后续的阐述;于第一沟槽331侧壁、第二沟槽332侧壁和第三沟槽333侧壁表面均形成一层较薄的隔离介质层,以在后续填充第二金属后,将第二金属与功率器件的硅实现隔离,同时还可通过该隔离介质层来进一步控制后续形成硅通孔的CD。在本发明的实施例中,在刻蚀形成第一沟槽331的过程中,氧化膜142被部分或全部刻蚀掉;如图8所示的结构。
步骤S9,继续刻蚀第一沟槽331形成第一硅通孔351,该第一硅通孔351将栅极电极202的部分表面和第一开孔的部分表面均予以暴露;继续刻蚀第二沟槽332形成第二硅通孔352以将源区电极201的部分表面予以暴露;同样刻蚀第三沟槽333形成第三硅通孔352以将第二开孔的部分表面予以暴露。优选的,该栅极电极202暴露的部分表面为该栅极电极202的侧壁,如图9所示的结构。
步骤S10,沉积第二金属36以充满第一硅通孔351、第二硅通孔352以及第三硅通孔353,且第二金属36覆盖第三介质层32的上表面,如图10所示的结构。
步骤S11,进行平坦化工艺以去除位于第三介质层32之上的第二金属36。因第一开孔和第二开孔中均填充有第一金属361,且第一金属361均接触至源极电极201、栅极电极202、第一控制电极51和第二控制电极52,因此第一硅通孔351中充满金属后形成将功率器件与控制器件电连接的互连线,第二硅通孔352中充满金属后形成将功率器件与键合芯片外部结构电连接的第一金属引线,第三硅通孔353中充满金属后形成将控制器件与键合芯片外部结构电连接的第二金属引线。换句话说,即通过互连线可以将栅极电极202和第一控制电极51电连接,通过第一金属引线可以将源区电极201与键合芯片外部结构电连接,通过第二金属引线可以将第二控制电极52与键合芯片外部结构电连接;如图11所示的结构。
步骤S12,通过光刻、刻蚀工艺将位于功率器件的漏区背面处的第三介质层32去除,换句话说,即将位于金属层41上表面第三介质层32移除,如图12所示的结构。
步骤S13,继续沉积电极金属膜以将功率器件的背面予以覆盖(该电极金属膜覆盖第三介质层32的上表面、金属层41的上表面、互连线、第一金属引线和第二金属引线的上表面),部分刻蚀位于第三介质层32之上的电极金属膜,以使得位于互连线之上的电极金属膜形成第一金属电极374、位于第一金属引线之上的电极金属膜形成第二金属电极372、位于第二金属引线之上的电极金属膜形成第三金属电极371,位于栅极结构上方的电极金属膜37形成第四金属电极373,且第一金属电极374、第二金属电极372、第三金属电极371和第四金属电极373之间相互隔离,如图13所示的结构。
其中,通过第一金属电极374和互连线将控制器件的第一控制电极51和功率器件的栅极电极202电连接并引出,通过第二金属电极372和第二金属引线将功率器件的源区电极201引出,通过第三金属电极371和第三金属引线将控制器件的第二控制电极52引出,从而通过采用硅通孔技术,实现两不同功能芯片的互连,免去了器件之间的连线,减少了寄生的电感和电容。
在本发明的另一实施中,在将功率芯片和控制芯片进行正面键合工艺形成一个键合芯片后,继续对该键合芯片进行背面的减薄工艺,然后直接在其背面进行第三介质层的沉积,并进行后续的第一硅通孔、第二硅通孔以及第三硅通孔的形成、第二金属的淀积等工艺,最后进行其他金属(如铝金属)的淀积以覆盖在键合芯片的背面之上并进行后续的PAD图形的形成;其工艺过程与上述实施例相同,在此不予赘述。
综上所述,本发明公开的集成功率器件与控制器件的方法,具有以下有益效果:
1、既能使功率芯片和控制芯片相互独立的设计和制作,保证其性能、成本的优势。
2、采用硅通孔技术,实现控制芯片和功率芯片的互联,免去了金属引线,减少了寄生的电感和电容。
3、通过共享减薄和背面金属工艺,进一步了降低制造成本,同时提高了功率器件的性能,且由于加厚了功率器件背面漏极的金属,从而进一步减小了器件的导通电阻。
4、采用金属再布线,提高了散热性能,并通过硅通孔停止在功率芯片的金属层上,降低了硅通孔的高宽比,降低了工艺实现的难度。
本领域技术人员应该理解,本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例,在此不做赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (11)
1.集成功率器件与控制器件的方法,其特征在于,包括如下步骤:
提供制备有功率器件的功率芯片和制备有控制器件的控制芯片,且所述功率芯片上设置有漏区,所述功率器件具有源区电极和栅极电极,所述控制器件具有第一控制电极和第二控制电极;
在所述功率芯片的正面沉积一层第一介质层,并刻蚀部分所述第一介质层形成若干第一开孔,将所述源区电极和所述栅极电极的部分上表面予以暴露后,于所述若干第一开孔中填充第一金属;
在所述控制芯片的正面沉积所述第一介质层,并刻蚀部分所述第一介质层形成若干第二开孔,将所述第一控制电极和所述第二控制电极的部分上表面予以暴露后,于所述若干第二开孔中填充所述第一金属;
所述若干第一开孔和所述若干第二开孔在竖直方向上一一对应;
采用正面键合工艺将所述功率芯片具有所述第一开孔的正面垂直键合到所述控制芯片具有所述第二开孔的正面之后,对所述功率芯片的背面进行减薄工艺;
在所述功率芯片的背面形成与所述漏区重叠的金属结构;
继续于所述功率芯片暴露的背面上刻蚀所述键合芯片形成若干硅通孔,并于所述若干硅通孔中填充第二金属,以形成将所述功率器件与所述控制器件电连接的互连线,以及将所述功率器件、所述控制器件分别与所述键合芯片的外部结构电连接的金属引线。
2.如权利要求1所述的集成功率器件与控制器件的方法,其特征在于,制备所述金属结构的步骤包括:
于所述功率芯片的背面沉积一金属层;
对所述金属层进行刻蚀工艺,形成所述金属结构。
3.如权利要求1所述的集成功率器件与控制器件的方法,其特征在于,所述方法还包括:
刻蚀所述键合芯片形成第一硅通孔、第二硅通孔和第三硅通孔,且所述第一硅通孔将所述栅极电极的部分表面和所述第一开孔的部分表面均予以暴露,所述第二硅通孔将所述源区电极的部分表面予以暴露,所述第三硅通孔将所述第二开孔的部分表面予以暴露;
于所述第一硅通孔、第二硅通孔以及第三硅通孔中均填充第二金属后形成所述互连线和所述金属引线,所述金属引线包括第一金属引线和第二金属引线;
其中,通过所述互连线将所述栅极电极和所述第一控制电极电连接,通过所述第一金属引线将所述源区电极与所述键合芯片外部结构电连接,通过所述第二金属引线将所述第二控制电极与所述键合芯片外部结构电连接。
4.如权利要求3所述的集成功率器件与控制器件的方法,其特征在于,所述方法还包括:
于所述互连线、第一金属引线、第二金属引线的上表面分别形成金属电极。
5.如权利要求4所述的集成功率器件与控制器件的方法,其特征在于,所述方法还包括:
形成所述互连线、第一金属引线、第二金属引线后;
继续沉积电极金属膜以将所述功率器件的背面予以覆盖;
部分刻蚀位于所述互连线和所述金属引线上方的所述电极金属膜,以在所述互连线上方形成第一金属电极、在所述第二金属引线上方形成第二金属电极、在所述第三金属引线上方形成第三金属电极。
6.如权利要求1所述的集成功率器件与控制器件的方法,其特征在于,所述功率器件为垂直型功率MOSFET器件。
7.如权利要求1所述的集成功率器件与控制器件的方法,其特征在于,所述功率芯片包括:
衬底;
位于所述衬底上表面的外延层;
位于所述外延层上表面的P阱衬底;
设置于所述P阱衬底内且延伸至所述外延层中的栅极沟槽;
位于所述栅极沟槽中的栅极结构,所述栅极结构包括沟槽栅氧化膜和覆盖所述沟槽栅氧化膜底部及其侧壁的沟槽多晶硅栅;
设置于所述栅极结构上方且与所述沟槽多晶硅栅电连接的所述栅极电极;以及
设置于所述栅极结构上方且通过第二介质层与所述栅极结构隔离的所述源区电极。
8.如权利要求7所述的集成功率器件与控制器件的方法,其特征在于,所述方法还包括:
形成所述金属结构后,于所述功率芯片的背面沉积一层第三介质层,对所述第三介质层进行图形化工艺,以将所述功率芯片的部分背面予以暴露;
以所述第三介质层为掩膜刻蚀所述功率芯片,以形成所述若干硅通孔。
9.如权利要求8所述的集成功率器件与控制器件的方法,其特征在于,所述方法还包括:
以所述第三介质层为掩膜刻蚀所述功率芯片至所述第二介质层表面停止形成若干沟槽;
于所述若干沟槽的侧壁表面均形成隔离介质层;
继续刻蚀所述若干沟槽形成所述若干硅通孔。
10.如权利要求1所述的集成功率器件与控制器件的方法,其特征在于,所述方法应用于将若干功率芯片和一个控制芯片实现互连或将一个功率芯片和若干控制芯片实现互连。
11.如权利要求1所述的集成功率器件与控制器件的方法,其特征在于,采用正面键合工艺将所述功率芯片具有所述第一开孔的正面垂直键合到所述控制芯片具有所述第二开孔的正面的具体步骤包括:
翻转所述功率芯片将所述功率芯片的正面朝下;
采用混合粘合工艺将所述功率芯片的正面和所述控制芯片的正面进行粘合,以使填充所述第一金属后的第一开孔和第二开孔在竖直方向上均一一对应接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510002755.XA CN104599988B (zh) | 2015-01-05 | 2015-01-05 | 集成功率器件与控制器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510002755.XA CN104599988B (zh) | 2015-01-05 | 2015-01-05 | 集成功率器件与控制器件的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104599988A true CN104599988A (zh) | 2015-05-06 |
CN104599988B CN104599988B (zh) | 2017-08-04 |
Family
ID=53125680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510002755.XA Active CN104599988B (zh) | 2015-01-05 | 2015-01-05 | 集成功率器件与控制器件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104599988B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1976056A (zh) * | 2005-11-30 | 2007-06-06 | 夏普株式会社 | 半导体器件及其制造方法 |
US20100190334A1 (en) * | 2003-06-24 | 2010-07-29 | Sang-Yun Lee | Three-dimensional semiconductor structure and method of manufacturing the same |
US20110143506A1 (en) * | 2009-12-10 | 2011-06-16 | Sang-Yun Lee | Method for fabricating a semiconductor memory device |
CN102201418A (zh) * | 2010-03-25 | 2011-09-28 | 索尼公司 | 半导体装置、其制造方法和设计方法、以及电子装置 |
CN102971851A (zh) * | 2010-07-09 | 2013-03-13 | 佳能株式会社 | 固态图像拾取设备 |
-
2015
- 2015-01-05 CN CN201510002755.XA patent/CN104599988B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100190334A1 (en) * | 2003-06-24 | 2010-07-29 | Sang-Yun Lee | Three-dimensional semiconductor structure and method of manufacturing the same |
CN1976056A (zh) * | 2005-11-30 | 2007-06-06 | 夏普株式会社 | 半导体器件及其制造方法 |
US20110143506A1 (en) * | 2009-12-10 | 2011-06-16 | Sang-Yun Lee | Method for fabricating a semiconductor memory device |
CN102201418A (zh) * | 2010-03-25 | 2011-09-28 | 索尼公司 | 半导体装置、其制造方法和设计方法、以及电子装置 |
CN102971851A (zh) * | 2010-07-09 | 2013-03-13 | 佳能株式会社 | 固态图像拾取设备 |
Also Published As
Publication number | Publication date |
---|---|
CN104599988B (zh) | 2017-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI431759B (zh) | 可堆疊式功率mosfet、功率mosfet堆疊及其製備方法 | |
US9570603B2 (en) | Semiconductor device having trench gate structure and method for manufacturing the semiconductor device | |
US8466561B2 (en) | Semiconductor module with a power semiconductor chip and a passive component and method for producing the same | |
CN104659026B (zh) | 半导体器件 | |
US8742490B2 (en) | Vertical power transistor die packages and associated methods of manufacturing | |
TWI620321B (zh) | Semiconductor device | |
CN102856309A (zh) | 半导体器件 | |
US9699918B2 (en) | Package assembly and method for manufacturing the same | |
US11069639B2 (en) | Semiconductor module, electronic component and method of manufacturing a semiconductor module | |
JPWO2005086216A1 (ja) | 半導体素子及び半導体素子の製造方法 | |
CN104882417A (zh) | 集成无源倒装芯片封装 | |
CN114267598B (zh) | 一种射频前端集成电路的封装结构以及封装方法 | |
TW201528469A (zh) | 多晶片疊合封裝結構及其製作方法 | |
CN104733398A (zh) | 一种晶圆三维集成引线工艺 | |
CN104241202B (zh) | 一种集成功率器件与控制器件的工艺 | |
CN104867865A (zh) | 一种晶圆三维集成引线工艺 | |
CN104332464B (zh) | 一种功率器件与控制器件的集成工艺 | |
CN104241201A (zh) | 一种集成功率器件与控制器件的方法 | |
CN104409421A (zh) | 一种垂直型沟道存储器件和控制器件的集成工艺 | |
CN104241200A (zh) | 一种功率器件与控制器件的集成方法 | |
CN104599988A (zh) | 集成功率器件与控制器件的方法 | |
CN110931477B (zh) | 一种智能功率模块及其制备方法 | |
CN110310923B (zh) | 功率元件的制造方法及其结构 | |
CN105742197A (zh) | 一种键合晶圆结构及其制备方法 | |
US9263369B2 (en) | Chip arrangement, wafer arrangement and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |