CN109659286A - 功率放大器模块 - Google Patents

功率放大器模块 Download PDF

Info

Publication number
CN109659286A
CN109659286A CN201811182641.8A CN201811182641A CN109659286A CN 109659286 A CN109659286 A CN 109659286A CN 201811182641 A CN201811182641 A CN 201811182641A CN 109659286 A CN109659286 A CN 109659286A
Authority
CN
China
Prior art keywords
emitter
layer
collector
power amplifier
convex block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811182641.8A
Other languages
English (en)
Other versions
CN109659286B (zh
Inventor
近藤将夫
柴田雅博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018125927A external-priority patent/JP2019075536A/ja
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109659286A publication Critical patent/CN109659286A/zh
Application granted granted Critical
Publication of CN109659286B publication Critical patent/CN109659286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供能够提高散热效率的功率放大器模块。基板在其上表面内包含活性区域和元件分离区域。在活性区域上层叠有集电极层、基极层以及发射极层。由层间绝缘膜覆盖集电极层、基极层以及发射极层。垫片与元件分离区域热耦合。在层间绝缘膜上配置有发射极凸块。发射极凸块经由设置于层间绝缘膜的导通孔与发射极层电连接，并且也与垫片电连接。在俯视时，发射极凸块与发射极层中的流过发射极电流的区域亦即发射极区域部分地重叠。

Description

功率放大器模块
技术领域
本发明涉及功率放大器模块，特别是涉及适用于移动电话等发送系统的功率放大器模块。
背景技术
在功率放大器模块的动作时晶体管自己发热，晶体管的温度上升并且功率放大器模块的性能降低。为了抑制性能的降低，期望从晶体管的发热源高效地向功率放大器模块的外部进行散热。在将包含该晶体管的半导体芯片经由凸块安装在印刷基板的构成中，通过从晶体管经由凸块到印刷基板的热路径进行散热。
在下述的专利文献1中公开了通过缩短散热路径来改善散热特性的半导体装置。该半导体装置包含HBT，在HBT的发射极区域上配置有发射极电极。在发射极电极上，隔着第一层的层间绝缘膜配置有发射极用的布线。发射极用的布线通过设置于第一层的层间绝缘膜的开口与发射极电极连接。在发射极用的布线上隔着第二层的层间绝缘膜配置有发射极主电极端子。发射极主电极端子通过设置于第二层的层间绝缘膜的开口与发射极用的布线连接。在发射极主电极端子上具备凸块电极。
在该HBT中，从发射极层经由发射极电极、发射极用的布线以及发射极主电极端子到达凸块电极的热路径作为释放在HBT产生的热的散热路径发挥作用。由于在基板的厚度方向依次层叠发射极层、发射极电极、发射极用的布线、发射极主电极端子以及凸块电极，所以与向基板的横向释放热的构成相比，能够得到缩短散热路径这样的效果。
专利文献1：日本特开2003－77930号公报
在专利文献1所公开的HBT中，将发射极、基极、集电极与和它们对应的凸块电极连接的散热路径的截面积由于发射极、基极、集电极的面积而受到制约。例如，为了连接发射极电极与发射极用的布线而设置于第一层的层间绝缘膜的开口的部分的散热路径的截面积不能够比发射极电极大。这样，难以无条件地增大散热路径的截面积。因此，难以充分降低从HBT到凸块电极的热路径的热阻。
发明内容
本发明的目的在于提供能够通过不受到发射极、基极、集电极的面积的制约地增大散热路径的截面积来提高散热效率的功率放大器模块。
本发明的一观点的功率放大器模块具有：
基板，在上表面内包含导电性的活性区域和与上述活性区域相邻的绝缘性的元件分离区域；
集电极层、基极层以及发射极层，依次层叠在上述活性区域上；
层间绝缘膜，覆盖上述集电极层、上述基极层以及上述发射极层；
垫片，与上述元件分离区域热耦合；以及
发射极凸块，配置在上述层间绝缘膜上，经由设置于上述层间绝缘膜的导通孔与上述发射极层电连接，并且也与上述垫片电连接，
在俯视时，上述发射极凸块与上述发射极层中的流过发射极电流的区域亦即发射极区域部分地重叠。
由于垫片与发射极凸块电连接，所以与经由绝缘层连接的构成相比，从垫片到发射极凸块的热路径的热阻降低。因此，形成使在集电极层、基极层以及发射极层的发热源产生的热通过基板传导至垫片并从垫片传导至发射极凸块的散热路径。该散热路径加入至在发射极区域与发射极凸块重叠的区域形成的散热路径。因此，散热路径的实际的截面积增大。其结果是，能够提高散热效率。
附图说明
图1A是第一实施例的功率放大器模块的晶体管的分别与发射极层、基极层以及集电极层连接的由金属构成的发射极电极、基极电极以及集电极电极、和与这些电极相比上层的由金属构成的布线的俯视图，图1B是图1A的点划线1B－1B处的剖视图。
图2是第二实施例的功率放大器模块的晶体管的分别与发射极层、基极层以及集电极层连接的由金属构成的发射极电极、基极电极以及集电极电极、和与这些电极相比上层的由金属构成的布线的俯视图。
图3是图2的点划线3－3处的剖视图。
图4是第三实施例的功率放大器模块的晶体管的分别与发射极层、基极层以及集电极层连接的由金属构成的发射极电极、基极电极以及集电极电极、和与这些电极相比上层的由金属构成的布线的俯视图。
图5A是图4的点划线5A－5A处的剖视图，图5B是图4的点划线5B－5B处的剖视图。
图6是图4的点划线6－6处的剖视图。
图7A以及图7B是第三实施例的变形例的功率放大器模块的剖视图。
图8是第四实施例的功率放大器模块的晶体管的分别与发射极层、基极层以及集电极层连接的由金属构成的发射极电极、基极电极以及集电极电极、和与这些电极相比上层的由金属构成的布线的俯视图。
图9A是图8的点划线9A－9A处的剖视图，图9B是图8的点划线9B－9B处的剖视图。
图10是图8的点划线10－10处的剖视图。
图11A以及图11B是第四实施例的变形例的功率放大器模块的剖视图。
图12是第五实施例的功率放大器模块的剖视图。
图13是第六实施例的功率放大器模块的输出级放大器的主要部分的俯视图。
图14是第六实施例的功率放大器的输出级的等效电路图。
图15是第七实施例的功率放大器模块的输出级放大器的主要部分的俯视图。
图16是第八实施例的功率放大器模块的输出级放大器的主要部分的俯视图。
附图标记说明：20…基板，21…活性区域，22…元件分离区域，30…台面结构，31…集电极层，32…基极层，33…发射极层，34…发射极接触层，36…发射极区域，37…发热源，40、41…层间绝缘膜，41a…在俯视时第二层发射极布线与集电极电极重叠的区域，41b…在俯视时第一层发射极布线与第二层集电极布线重叠的区域，42…保护膜，43…第一导通孔，44…第二导通孔，45…第三导通孔，51…柱，52…焊料，60…半导体芯片，70…HBT单元，80…模块基板，80a…第一面，80b…第二面，81…第一焊盘，82…第二焊盘，83…第三焊盘，85…导通孔导体，86…内层导体，87…绝缘膜，B0…基极电极，B1…第一层基极布线，B2…第二层基极布线，C…DC切断电容器，C0…集电极电极，C1…第一层集电极布线，C1a…集电极连接部分，C2…第二层集电极布线，CB…集电极凸块，E0…发射极电极，E1…第一层发射极布线，E2…第二层发射极布线，EB…发射极凸块，L2…第二层偏置布线，Q…晶体管，R…镇流电阻，T0…散热用的垫片，T1…导热膜，TP1…第一热路径，TP2…第二热路径，TP3…第三热路径，TP4…第四热路径，TP5…第五热路径，TP6…第六热路径，TP7…第七热路径，TP8…第八热路径。
具体实施方式
[第一实施例]
参照图1A以及图1B，对第一实施例的功率放大器模块进行说明。
图1A是第一实施例的功率放大器模块所包含的晶体管的分别与发射极层、基极层以及集电极层连接的由金属构成的发射极电极、基极电极以及集电极电极、和与这些电极相比上层的由金属构成的布线的俯视图。在图1A中，对第一层发射极布线E1以及第一层集电极布线C1附加影线。
具有马蹄形(U形)的平面形状的基极电极B0被配置成在宽度方向上夹着具有在一个方向(在图1A中是纵向)上较长的平面形状(例如长方形)的发射极电极E0。例如，在图1A中，基极电极B0配置在发射极电极E0的左右方向的两侧以及纵向的下侧。在基极电极B0的两侧分别配置有集电极电极C0。集电极电极C0的各个也具有在与发射极电极E0的长边方向平行的方向上较长的平面形状(例如长方形)。集电极电极C0、基极电极B0以及发射极电极E0配置在活性区域21的内侧。
第一层发射极布线E1被配置成在俯视时与发射极电极E0基本上重叠。第一层集电极布线C1被配置成与集电极电极C0的各个基本上重叠。第一层集电极布线C1比集电极电极C0的长边方向的端部延长到外侧，并且包含将延长的部分相互连接的集电极连接部分C1a。
关于发射极电极E0的宽度方向(在图1A中为横向)，在与一对集电极电极C0相比靠外侧分别配置散热用的垫片T0，在其上重叠地配置导热用的导热膜T1。散热用的垫片T0配置在与集电极电极C0相同的层内，导热膜T1配置在与第一层集电极布线C1相同的层内。
第二层发射极布线E2被配置成与发射极层中的实际上流过发射极电流的区域部分地重叠。将发射极层中的流过发射极电流的区域称为发射极区域36。发射极凸块EB被配置成与第二层发射极布线E2基本上重叠。第二层发射极布线E2经由设置于层间绝缘膜的导通孔内部而与其下的第一层发射极布线E1电连接。
这里，两个区域“部分地重叠”这样的构成包含在俯视时一方的区域的一部分与另一方的区域的一部分地重叠的构成、以及一方的区域的整体与另一方的区域的一部分地重叠的构成这双方。发射极区域36与配置有发射极电极E0的区域基本上一致。在图1A所示的例子中，发射极区域36的整个区域与第二层发射极布线E2以及发射极凸块EB的一部分地重叠。
第二层发射极布线E2以及发射极凸块EB通过分别配置在发射极电极E0的两侧的集电极电极C0的上方并伸展至散热用的垫片T0以及导热膜T1的上方。第二层发射极布线E2经由设置于层间绝缘膜的导通孔内部与导热膜T1电连接。
第一层集电极布线C1的集电极连接部分C1a配置在第二层发射极布线E2以及发射极凸块EB的外侧。第二层集电极布线C2被配置成与集电极连接部分C1a重叠。第二层集电极布线C2经由设置于层间绝缘膜的导通孔内部与第一层集电极布线C1电连接。集电极凸块CB被配置成与第二层集电极布线C2基本上重叠。集电极凸块CB与第二层集电极布线C2电连接。
图1B是图1A的点划线1B－1B处的剖视图。在该剖视图中，不仅示出电极以及布线，也示出基板以及半导体层。在第一实施例的功率放大器模块中包含有异质结双极晶体管(HBT)。
在基板20的上表面划分有给予了导电性的活性区域21和绝缘性的元件分离区域22。元件分离区域22与活性区域21相邻，并且包围活性区域21。基板20例如包含由半绝缘性的化合物半导体构成的基底基板和在基底基板上生长的由n型化合物半导体构成的外延生长层。通过对外延生长层的一部分进行绝缘注入来形成元件分离区域22。这里，“绝缘注入”是指为了使半导体变化为绝缘性而进行的离子注入。未进行绝缘注入的区域相当于活性区域21。
在基板20的活性区域21的一部分的区域上形成依次层叠了集电极层31、基极层32以及发射极层33的台面结构30。在发射极层33的一部分的区域上配置有发射极接触层34。未配置发射极接触层34的区域的发射极层33被耗尽。发射极电流在发射极层33与基极层32的接合界面中的在俯视时与发射极接触层34重叠的发射极区域36流动。如图1A所示，发射极区域36在俯视时与发射极电极E0以及发射极接触层34基本上一致。在HBT的动作时，发射极区域36以及其正下方的基极层32以及集电极层31成为发热源37。
在台面结构30的两侧的活性区域21上分别配置有集电极电极C0。集电极电极C0与活性区域21欧姆连接。在发射极接触层34的两侧分别配置有基极电极B0。基极电极B0配置在形成于发射极层33的开口内，并且与基极层32欧姆连接。在发射极接触层34上配置有发射极电极E0。
在活性区域21的两侧的元件分离区域22分别配置有散热用的垫片T0。散热用的垫片T0与基板20的上表面的元件分离区域22直接接触，并且热耦合。集电极电极C0、基极电极B0、发射极电极E0以及散热用的垫片T0由金属膜或者金属多层膜构成。
层间绝缘膜40覆盖台面结构30、发射极接触层34、集电极电极C0、基极电极B0、发射极电极E0以及散热用的垫片T0。
在发射极电极E0、集电极电极C0以及散热用的垫片T0上分别配置有第一层发射极布线E1、第一层集电极布线C1以及导热膜T1。第一层发射极布线E1、第一层集电极布线C1、导热膜T1分别经由形成于层间绝缘膜40的开口内部与发射极电极E0、集电极电极C0以及散热用的垫片T0电连接。导热膜T1与其下的垫片T0不经由绝缘膜而电连接，从而确保两者之间的良好的传热效率。
在层间绝缘膜40、第一层发射极布线E1、第一层集电极布线C1以及导热膜T1上配置有层间绝缘膜41。层间绝缘膜41例如由绝缘性的树脂形成，其上表面被基本上平坦化。
在层间绝缘膜41上配置有第二层发射极布线E2。第二层发射极布线E2经由形成于层间绝缘膜41的第一导通孔43内部与第一层发射极布线E1电连接。并且，第二层发射极布线E2经由形成于层间绝缘膜41的第二导通孔44内部与导热膜T1电连接。第二层发射极布线E2经由导热膜T1与垫片T0热耦合。
在第二层发射极布线E2以及层间绝缘膜41上配置有保护膜42。在保护膜42设置有在俯视时与第二层发射极布线E2基本上重叠的开口部。在该开口部内的第二层发射极布线E2上配置有发射极凸块EB。发射极凸块EB例如包含由铜(Cu)构成的柱51和配置在其上表面的焊料52。这种结构的凸块被称为Cu柱凸块。
接下来，对第一实施例的功率放大器模块具有的优异效果进行说明。
在发热源37产生的热经由由发射极电极E0、第一层发射极布线E1、第一导通孔43内的导体、第二层发射极布线E2构成的第一热路径TP1传递到发射极凸块EB。由于发射极凸块EB与发射极区域(发热源37)部分地重叠，所以第一热路径TP1在厚度方向上最短地连接发热源37与发射极凸块EB。因此，能够提高经由第一热路径TP1的散热效率。另外，优选构成为在俯视时发射极区域的90％以上的部分与发射极凸块EB重叠。通过采用该构成，能够增大第一热路径TP1的平截面的截面积，提高经由第一热路径TP1的散热效率。“平截面”是指用与基板20的上表面平行的假想平面切取的截面。
另外，由导体构成的散热用的垫片T0、导热膜T1以及第二导通孔44内的导体的导热率比层间绝缘膜41的导热率高。因此，在发热源37产生的热经由由基板20、散热用的垫片T0、导热膜T1、第二导通孔44内的导体以及第二层发射极布线E2构成的第二热路径TP2传递到发射极凸块EB。
配置在第一热路径TP1的第一导通孔43的平截面的面积因发射极电极E0的面积而受到制约。与此相对，由于第二导通孔44配置在元件分离区域22上，所以第二导通孔44的平截面的面积不受到这样的制约。同样地，为了将垫片T0与导热膜T1连接而设置于层间绝缘膜40的导通孔的平截面的面积也不受到这样的制约。因此，能够使第二热路径TP2的截面比第一热路径TP1的最小截面扩大。通过扩大第二导通孔44的平截面以及为了将垫片T0与导热膜T1连接而设置于层间绝缘膜40的导通孔的平截面的面积，能够提高经由第二热路径TP2的散热效率。
并且，由于被配置成在俯视时发射极凸块EB与散热用的垫片T0部分地重叠，所以能够缩短第二热路径TP2。由此，能够进一步提高经由第二热路径TP2的散热效率。
第一热路径TP1的平截面相当于连接发射极凸块EB与发射极层33的电流路径的平截面。为了提高散热效率，优选使将发射极凸块EB与散热用的垫片T0连接的导体部分的平截面的面积的最小值比将发射极凸块EB与发射极层33电连接的电流路径的平截面的面积的最小值大。在第一实施例中，例如在分别设置于配置在第二层发射极布线E2与发射极层33之间的层间绝缘膜40、41的导通孔的任意一个的位置处给予将发射极凸块EB与发射极层33连接的电流路径的平截面的面积的最小值。在为了将垫片T0与导热膜T1连接而设置于层间绝缘膜40的导通孔或者设置于层间绝缘膜41的第二导通孔44的任意一个给予将发射极凸块EB与垫片T0连接的导体部分的平截面的面积的最小值。
并且，在第一实施例中，从发热源37经由第一热路径TP1和第二热路径TP2两种热路径进行散热。因此，与仅利用任意一方的热路径的构成相比能够提高散热效率。
[第二实施例]
接下来，参照图2以及图3对第二实施例的功率放大器模块进行说明。以下，对与第一实施例的功率放大器模块相同的构成省略说明。
图2是第二实施例的功率放大器模块所包含的晶体管的分别与发射极层、基极层以及集电极层连接的由金属构成的发射极电极、基极电极以及集电极电极、和与这些电极相比上层的由金属构成的布线的俯视图。对图2所示的构成部分附加与附加给图1A所示的第一实施例的功率放大器模块的对应的构成部分的参照附图标记相同的参照附图标记。
在第一实施例中，散热用的垫片T0、导热膜T1(图1A)配置在与使发射极区域向与其长边方向正交的方向延长后的假想直线交叉的区域。在第二实施例中，散热用的垫片T0、导热膜T1配置在与使发射极区域36向其长边方向延长后的假想直线交叉的区域。
图3是图2的点划线3－3处的剖视图。在发射极电极E0的左侧的元件分离区域22上配置有散热用的垫片T0、导热膜T1。配置在层间绝缘膜41上的第二层发射极布线E2经由设置于层间绝缘膜41的第二导通孔44内部与导热膜T1电连接。
在从发射极电极E0观察与配置了散热用的垫片T0以及导热膜T1的一侧相反侧的元件分离区域22上隔着层间绝缘膜40配置有第一层集电极布线C1。在层间绝缘膜41上配置有第二层集电极布线C2。第二层集电极布线C2经由设置于层间绝缘膜41的第三导通孔45内部与第一层集电极布线C1电连接。
在第二层集电极布线C2上配置有集电极凸块CB。集电极凸块CB具有与发射极凸块EB相同的层叠结构。
接下来，对第二实施例的功率放大器模块具有的优异效果进行说明。在第二实施例中，也形成与第一实施例相同的第一热路径TP1以及第二热路径TP2。因此，与第一实施例相同地，能够提高从发热源37的散热效率。
并且，在第二实施例中，关于发射极电极E0的宽度方向，配置台面结构30、散热用的垫片T0以及导热膜T1的区域的尺寸比第一实施例的功率放大器模块的对应的区域的尺寸小。该构成在如后面参照图13说明的实施例那样在发射极电极E0的宽度方向排列多个HBT的情况下有利。
[第三实施例]
接下来，参照图4～图6的附图，对第三实施例的功率放大器模块进行说明。以下，对与第二实施例的功率放大器模块(图2、图3)相同的构成省略说明。
图4是第三实施例的功率放大器模块所包含的晶体管的分别与发射极层、基极层以及集电极层连接的由金属构成的发射极电极、基极电极以及集电极电极、和与这些电极相比上层的由金属构成的布线的俯视图。对图4所示的构成部分附加与附加给图2所示的第二实施例的功率放大器模块的对应的构成部分的参照附图标记相同的参照附图标记。在第二实施例中，在俯视时集电极电极C0配置在活性区域21的内侧。在第三实施例中，集电极电极C0伸展到活性区域21的外侧。
配置在发射极电极E0的两侧的集电极电极C0在发射极电极E0的宽度方向上，朝向活性区域21的外侧扩展。并且，集电极电极C0朝向发射极电极E0的长边方向的一侧，延伸到活性区域21的外侧。集电极电极C0延伸的方向从活性区域21观察与朝向散热用的垫片T0以及导热膜T1的方向相反。配置在发射极电极E0的两侧的集电极电极C0在活性区域21的外侧相互连续。第一层集电极布线C1具有与集电极电极C0基本上重叠的平面形状。
图5A是图4的点划线5A－5A处的剖视图。集电极电极C0从活性区域21朝向右侧延伸到活性区域21的外侧并到达元件分离区域22。配置在集电极电极C0上的第一层集电极布线C1也延伸到元件分离区域22。集电极电极C0与活性区域21以及元件分离区域22的表面直接接触。
配置在层间绝缘膜41上的第二层集电极布线C2经由设置于层间绝缘膜41的第三导通孔45内部与第一层集电极布线C1电连接。在第二层集电极布线C2上配置有集电极凸块CB。集电极凸块CB在俯视时与集电极电极C0部分地重叠。
图5B是图4的点划线5B－5B处的剖视图。图5B的剖视图与第二实施例的功率放大器模块的图3所示的剖视图对应。在第二实施例中，在第一层集电极布线C1与元件分离区域22之间配置有层间绝缘膜40。在第三实施例中，第一层集电极布线C1与集电极电极C0直接接触，集电极电极C0与元件分离区域22直接接触。在图5B所示的截面中，集电极凸块CB在俯视时也与集电极电极C0部分地重叠。
图6是图4的点划线6－6处的剖视图。配置在台面结构30的两侧的集电极电极C0向发射极电极E0的宽度方向(在图6中是右方向以及左方向)扩展，并到达至元件分离区域22上。在集电极电极C0上配置有第一层集电极布线C1。
接下来，对第三实施例的功率放大器模块具有的优异效果进行说明。在第三实施例中，也与第二实施例相同地，能够从发热源37经由第一热路径TP1(图5B、图6)以及第二热路径TP2(图5B)进行高效的散热。
并且，在第三实施例中，通过基板20、集电极电极C0、第一层集电极布线C1、第三导通孔45内的导体以及第二层集电极布线C2，形成第三热路径TP3(图5A、图5B、图6)。因此，能够进一步提高散热效率。
如图6所示，在发热源37产生的热在基板20沿横向进行传递并到达最近的集电极电极C0。其后，如图5A所示，在集电极电极C0以及第一层集电极布线C1在面内方向进行传递并到达第三导通孔45。由于第三热路径TP3中的在发射极电极E0的长边方向上较长的部分包含由金属构成的集电极电极C0以及第一层集电极布线C1，所以能够进行高效的热传递。
并且，在第三实施例中，集电极电极C0伸展到与活性区域21相邻的元件分离区域22，所以能够增大第三热路径TP3的平截面的面积。其结果是，能够进一步提高散热效率。
并且，在第三实施例中，第二层发射极布线E2以及发射极凸块EB(图5A、图6)与和基板20的上表面接触的集电极电极C0(图5A、图6)在俯视时部分地重叠。在两者重叠的部分中，形成从集电极电极C0通过第一层集电极布线C1以及层间绝缘膜41并朝向第二层发射极布线E2的第四热路径TP4(图5A)。虽然层间绝缘膜41的导热率与金属相比较低，但在第二层发射极布线E2与集电极电极C0的重叠的部分的面积较大的情况下，该第四热路径TP4也作为在发热源37(图6)产生的热的散热路径充分发挥作用。因此，能够提高散热效率。
[第三实施例的变形例]
接下来，参照图7A以及图7B，对第三实施例的变形例的功率放大器模块进行说明。
图7A以及图7B是第三实施例的变形例的功率放大器模块的剖视图，分别与第三实施例的功率放大器模块的图5A以及图6的剖视图对应。在本变形例中，第二层发射极布线E2与集电极电极C0在俯视时重叠的区域41a的层间绝缘膜41的导热率比其它的区域的层间绝缘膜41的导热率高。通过使重叠的区域41a的层间绝缘膜41混入有导热率较高的粒子，能够提高该部分的导热率。例如，能够通过在整个区域形成了聚酰亚胺等树脂膜之后，除去区域41a的树脂膜，并在进行了除去的区域埋入包含具有比树脂膜高的导热率的多个粒子的绝缘材料，从而形成这样的层间绝缘膜41。
在本变形例中，能够降低从集电极电极C0经由第一层集电极布线C1以及层间绝缘膜41朝向第二层发射极布线E2的第四热路径TP4的热阻。其结果是，能够通过第四热路径TP4高效地对通过第三热路径TP3传递到集电极电极C0的热进行散热。
在第三实施例的上述变形例中，仅对层间绝缘膜41的一部分使用具有较高的导热率的材料，但也可以对层间绝缘膜41的整体使用具有较高的导热率的材料。例如，也可以利用包含由具有比树脂高的导热率的无机材料构成的多个粒子的绝缘材料形成层间绝缘膜41的整体。
[第四实施例]
接下来，参照图8～图10的附图，对第四实施例的功率放大器模块进行说明。以下，对与第三实施例的功率放大器模块相同的构成省略说明。
图8是第四实施例的功率放大器模块所包含的晶体管的分别与发射极层、基极层以及集电极层连接的由金属构成的发射极电极、基极电极以及集电极电极、和与这些电极相比上层的由金属构成的布线的俯视图。对图8所示的构成部分附加与附加给图4所示的第三实施例的功率放大器模块的对应的构成部分的参照附图标记相同的参照附图标记。
在第三实施例中，第二层发射极布线E2以及发射极凸块EB(图4)与发射极区域36部分地重叠。与此相对，在第四实施例中，第二层集电极布线C2以及集电极凸块CB与发射极区域36部分地重叠。第二层发射极布线E2以及发射极凸块EB不与发射极区域36重叠。第二层集电极布线C2以及集电极凸块CB也与配置在发射极电极E0的两侧的集电极电极C0部分地重叠。
与发射极电极E0重叠地配置的第一层发射极布线E1在俯视时引出到第二层集电极布线C2的外侧(在图8中是纵向的下侧)。第一层发射极布线E1在第二层集电极布线C2的外侧展宽，面积变大。在该展宽的区域重叠地配置第二层发射极布线E2以及发射极凸块EB。并且，散热用的垫片T0也被配置成与该展宽的区域重叠。
图9A是图8的点划线9A－9A处的剖视图，与第三实施例的功率放大器模块的图5A所示的剖视图对应。在第三实施例中，第二层发射极布线E2(图5A)以及发射极凸块EB(图5A)扩展至集电极电极C0(图5)的上方。在第四实施例中，第二层发射极布线E2以及发射极凸块EB不与集电极电极C0重叠。第二层集电极布线C2以及集电极凸块CB配置在集电极电极C0以及第一层集电极布线C1的正上方。第二层集电极布线C2经由设置于层间绝缘膜41的第三导通孔45内部与第一层集电极布线C1电连接。
图9B是图8的点划线9B－9B处的剖视图，与第三实施例的功率放大器模块的图5B所示的剖视图对应。在第三实施例中，在发射极电极E0(图5B)的正上方配置第二层发射极布线E2(图5B)。在第四实施例中，配置在发射极电极E0上的第一层发射极布线E1朝向图9B的左侧延伸，并到达至配置在元件分离区域22上的散热用的垫片T0。
在层间绝缘膜41上，将第二层发射极布线E2以及发射极凸块EB配置成在俯视时与散热用的垫片T0重叠。第二层发射极布线E2经由设置于层间绝缘膜41的第一导通孔43内部与第一层发射极布线E1电连接。与第二实施例的功率放大器模块的第二热路径TP2(图3)相同，形成从发热源37到发射极凸块EB的第二热路径TP2。并且，形成从发热源37经由发射极电极E0、第一层发射极布线E1、第一导通孔43内的导体以及第二层发射极布线E2到达发射极凸块EB的第五热路径TP5。
被配置成与配置在元件分离区域22上的集电极电极C0部分地重叠的第二层集电极布线C2以及集电极凸块CB扩展至发射极电极E0的上方的区域。
图10是图8的点划线10－10处的剖视图，与第三实施例的功率放大器模块的图6所示的剖视图对应。在第三实施例中，第二层发射极布线E2(图6)配置在发射极电极E0(图6)的正上方。在第四实施例中，第二层集电极布线C2以及集电极凸块CB隔着层间绝缘膜41配置在发射极电极E0的正上方。
第二层集电极布线C2经由设置于层间绝缘膜41的第三导通孔45内部与配置在台面结构30的两侧的第一层集电极布线C1电连接。
接下来，对第四实施例的功率放大器模块具有的优异效果进行说明。
在第四实施例中，形成从发热源37通过基板20、集电极电极C0、第一层集电极布线C1、第三导通孔45内的导体以及第二层集电极布线C2并到达集电极凸块CB的第三热路径TP3(图10)。在第三实施例中，在发热源37产生的热在基板20进行传递并到达集电极电极C0(图6)，之后在集电极电极C0(图5A)以及第一层集电极布线C1(图5A)向面内方向传递并到达集电极凸块CB。在第四实施例中，配置在发热源37的两侧的集电极电极C0与配置在其正上方的集电极凸块CB经由第三导通孔45内的导体连接。因此，与第三实施例的构成相比，第三热路径TP3较短。其结果是，能够提高从发热源37经由集电极凸块CB的散热效率。
并且，在第四实施例中，与第一实施例的功率放大器模块(图1B)相同地包含散热用的垫片T0(图9B)的第二热路径TP2也作为散热路径被利用。因此，与第一实施例的情况相同地，能够提高散热效率。
[第四实施例的变形例]
接下来，参照图11A以及图11B，对第四实施例的变形例进行说明。
图11A以及图11B是第四实施例的变形例的功率放大器模块的剖视图，分别与第四实施例的功率放大器模块的图9B以及图10的剖视图对应。在本变形例中，第一层发射极布线E1与第二层集电极布线C2在俯视时重叠的区域41b的层间绝缘膜41的导热率比其它的区域的层间绝缘膜41的导热率高。
在本变形例中，形成从发热源37通过发射极电极E0、第一层发射极布线E1、区域41b的层间绝缘膜41以及第二层集电极布线C2并到达集电极凸块CB的第六热路径TP6。由此，与第四实施例相比能够进一步提高散热效率。
[第五实施例]
接下来，参照图12，对第五实施例的功率放大器模块进行说明。
图12是第五实施例的功率放大器模块的剖视图。第五实施例的功率放大器模块包含模块基板80以及安装于模块基板80的半导体芯片60。半导体芯片60具有与第四实施例或者第四实施例的变形例的功率放大器模块相同的构成。
模块基板80在一面(第一面)80a具有第一焊盘81以及第二焊盘82，在另一面(第二面)80b具有第三焊盘83。第一焊盘81经由从第一面80a贯通到第二面80b的多个导通孔导体85与第三焊盘83电连接。模块基板80还包含配置在内层的内层导体86。内层导体86经由导通孔导体85与第一焊盘81以及第三焊盘83电连接。内层导体86例如作为接地平面发挥作用。在俯视时，内层导体86与第二焊盘82部分地重叠。内层导体86与第二焊盘82之间的绝缘膜87的导热率比模块基板80的其它的绝缘部分的导热率高。
半导体芯片60的发射极凸块EB以及集电极凸块CB分别接合于第一焊盘81以及第二焊盘82。第三焊盘83与母板等印刷基板的例如接地用焊盘接合。接地用焊盘与印刷基板内的面积较大的接地平面连接。该接地平面作为散热片发挥作用。
接下来，对第五实施例的功率放大器模块具有的优异效果进行说明。
在半导体芯片60的发热源37产生的热通过第二热路径TP2(图9B)以及第五热路径TP5(图9B)传递到发射极凸块EB。传递到发射极凸块EB的热进一步经由包含第一焊盘81、导通孔导体85以及第三焊盘83的第七热路径TP7散热到功率放大器模块的外部。
并且，在发热源37产生的热通过第三热路径TP3(图12)传递到集电极凸块CB。传递到集电极凸块CB的热通过包含第二焊盘82、绝缘膜87、内层导体86、导通孔导体85以及第三焊盘83的第八热路径TP8散热到功率放大器模块的外部。
由于第二焊盘82与内层导体86部分地重叠，所以能够减少第八热路径TP8的热阻。并且，通过使配置在第二焊盘82与内层导体86之间的绝缘膜87的导热率比模块基板80的其它的绝缘部分的导热率高，能够使第八热路径TP8的热阻进一步降低。由此，能够提高从半导体芯片60的发热源37向功率放大器模块的外部的散热效率。在第五实施例中，使绝缘膜87的整个区域的导热率比其它的绝缘部分的导热率高，但也可以使绝缘膜87中的内层导体86与第二焊盘82重叠的区域的至少一部分的导热率比其它的绝缘部分的导热率高。
在第五实施例中，作为半导体芯片60使用了与第四实施例的功率放大器模块相同的构成的芯片，但也可以使用与第一实施例～第三实施例中的任意一个实施例或者变形例的功率放大器模块相同的构成的芯片。
[第六实施例]
接下来，参照图13以及图14，对第六实施例的功率放大器模块进行说明。第六实施例的功率放大器模块包含具有与第二实施例的功率放大器模块的晶体管(图2、图3)相同的结构的晶体管Q。以下，对晶体管Q的详细的构成省略说明。
图13是第六实施例的功率放大器模块的输出级放大器的主要部分的俯视图。在图13中，对晶体管Q的各构成部分附加与附加给第二实施例的功率放大器模块(图2、图3)的对应的构成部分的参照附图标记相同的参照附图标记。并排地配置多个HBT单元70。各个HBT单元70包含晶体管Q(图2)、镇流电阻R以及DC切断电容器C。多个HBT单元70的排列的方向与晶体管Q的发射极电极E0的长边方向正交。
第二层发射极布线E2以及发射极凸块EB在多个HBT单元70的排列的方向上扩展，被多个晶体管Q共用。这样，发射极凸块EB与多个HBT单元70的发射极电极E0重叠。发射极凸块EB也与在每个HBT单元70中配置的散热用的垫片T0以及导热膜T1重叠。
第一层集电极布线C1具有梳齿状的平面形状。第一层集电极布线C1的梳齿部分配置在发射极电极E0的两侧。配置在第二层发射极布线E2的外侧的集电极连接部分C1a在多个HBT单元70的排列的方向上延伸，将多个HBT单元70的多个梳齿部分相互连接。第二层集电极布线C2被配置成与集电极连接部分C1a重叠。
与多个晶体管Q的各个对应地配置镇流电阻R以及DC切断电容器C。在基极电极B0连接有第一层基极布线B1。第一层基极布线B1引出到未配置发射极凸块EB的区域，并经由镇流电阻R与第二层偏置布线L2连接。并且，第一层基极布线B1作为DC切断电容器C的下部电极发挥作用。被配置成与第一层基极布线B1部分地重叠的第二层基极布线B2作为DC切断电容器C的上部电极发挥作用。例如，第二层基极布线B2的整个区域在俯视时配置在第一层基极布线B1的内部。
图14是第六实施例的功率放大器的输出级的等效电路图。多个HBT单元70并联连接。HBT单元70包含晶体管Q、镇流电阻R以及DC切断电容器C。多个HBT单元70的晶体管Q并联连接。经由电感器对晶体管Q的集电极施加电源电压Vcc。晶体管Q的集电极与高频信号的输出端子RFo连接。晶体管Q的发射极接地。
高频信号经由DC切断电容器C输入到晶体管Q的基极。偏置电流经由镇流电阻R给予至基极。在图13以及图14中，示出了并联连接了四个HBT单元70的例子，但并联连接的HBT单元70的个数并不限定于四个。一般而言，并联连接十个以上四十个以下左右的HBT单元70。
接下来，对第六实施例的功率放大器具有的优异效果进行说明。
第六实施例的功率放大器使用具有与第二实施例的功率放大器模块的晶体管相同的构成的晶体管Q。因此，能够进行从晶体管Q的发热源的高效的散热。
并且，在第六实施例中，散热用的垫片T0以及导热膜T1配置于在发射极电极E0沿长边方向延长后的延长线上。因此，与采用在发射极电极E0的两侧配置散热用的垫片T0以及导热膜T1的构成(图1A)的情况相比，能够缩短在发射极电极E0的宽度方向排列的多个HBT单元70的总共的尺寸。
[第七实施例]
接下来，参照图15，对第七实施例的功率放大器进行说明。第七实施例的功率放大器包含具有与第三实施例的功率放大器模块的晶体管(图4、图5A、图5B、图6)相同的结构的晶体管Q。以下，对晶体管Q的详细的构成省略说明。
图15是第七实施例的功率放大器模块的输出级放大器的主要部分的俯视图。在图15中，对晶体管Q的各构成部分附加与附加给第三实施例的功率放大器模块(图4)的对应的构成部分的参照附图标记相同的参照附图标记。与第六实施例(图13)相同地，并排地配置多个HBT单元70。各个HBT单元70包含晶体管Q、镇流电阻R以及DC切断电容器C。晶体管Q、镇流电阻R以及DC切断电容器C的连接构成与第六实施例的情况相同。
集电极电极C0具有梳齿状的平面形状。集电极电极C0的梳齿部分配置在发射极电极E0的两侧。相互相邻的两个HBT单元70的相邻的梳齿部分连续而被一体化。第一层集电极布线C1与集电极电极C0基本上重叠，第一层集电极布线C1也具有梳齿状的平面形状。
在第七实施例中，也与第六实施例相同地，第二层发射极布线E2以及发射极凸块EB被多个HBT单元70共用。
接下来，对第七实施例的功率放大器模块具有的优异效果进行说明。
由于第七实施例的功率放大器模块使用与第三实施例的功率放大器模块的晶体管相同结构的晶体管Q，所以能够进行从晶体管Q的发热源的高效的散热。
[第七实施例的变形例]
接下来，对第七实施例的变形例进行说明。
在第七实施例中，使用与第三实施例的功率放大器模块的晶体管相同结构的晶体管作为构成HBT单元70的晶体管Q。作为其它的构成，也可以使用与第三实施例的变形例的功率放大器模块的晶体管(图7A、图7B)相同的结构的晶体管。
[第八实施例]
接下来，参照图16，对第八实施例的功率放大器模块进行说明。第八实施例的功率放大器模块包含具有与第四实施例的功率放大器模块的晶体管(图8、图9A、图9B、图10)相同的结构的晶体管Q。以下，对晶体管Q的详细的构成省略说明。
图16是第八实施例的功率放大器模块的输出级放大器的主要部分的俯视图。在图16中，对晶体管Q的各构成部分附加与附加给第四实施例的功率放大器模块(图8)的对应的构成部分的参照附图标记相同的参照附图标记。与第六实施例(图13)相同地，并排地配置多个HBT单元70。各个HBT单元70包含晶体管Q、镇流电阻R以及DC切断电容器C。晶体管Q、镇流电阻R以及DC切断电容器C的连接构成与第六实施例的情况相同。
集电极电极C0具有梳齿状的平面形状。集电极电极C0的梳齿部分配置在发射极电极E0的两侧。相互相邻的两个HBT单元70的相邻的梳齿部分连续而被一体化。第一层集电极布线C1与集电极电极C0基本上重叠，第一层集电极布线C1也具有梳齿状的平面形状。
第二层集电极布线C2以及集电极凸块CB被多个HBT单元70共用。第二层发射极布线E2以及发射极凸块EB沿多个HBT单元70的排列方向延伸，并被多个HBT单元70共用。
接下来，对第八实施例的功率放大器模块具有的优异效果进行说明。
由于第八实施例的功率放大器模块使用与第四实施例的功率放大器模块的晶体管相同结构的晶体管Q，所以能够进行从晶体管Q的发热源的高效的散热。
[第八实施例的变形例]
接下来，对第八实施例的变形例进行说明。
在第八实施例中，使用与第四实施例的功率放大器模块的晶体管相同结构的晶体管作为构成HBT单元70的晶体管Q。作为其它的构成，也可以使用与第四实施例的变形例的功率放大器模块的晶体管(图11A、图11B)相同的结构的晶体管。
上述的各实施例是例示，当然能够进行不同的实施例所示的构成的部分置换或者组合。对于多个实施例的相同的构成所带来的相同的作用效果，并不对每个实施例依次提及。并且，本发明并不限制于上述的实施例。例如能够进行各种变更、改进、组合等，这对于本领域技术人员来说是显而易见的。

Claims (15)

1.一种功率放大器模块，其中，具有：
基板，在上表面内包含导电性的活性区域和与所述活性区域相邻的绝缘性的元件分离区域；
集电极层、基极层以及发射极层，依次层叠在所述活性区域上；
层间绝缘膜，覆盖所述集电极层、所述基极层以及所述发射极层；
垫片，与所述元件分离区域热耦合；以及
发射极凸块，配置在所述层间绝缘膜上，经由设置于所述层间绝缘膜的导通孔与所述发射极层电连接，并且也与所述垫片电连接，
在俯视时，所述发射极凸块与所述发射极层中的流过发射极电流的区域亦即发射极区域部分地重叠。
2.根据权利要求1所述的功率放大器模块，其中，
所述发射极区域具有在一个方向上较长的平面形状，所述垫片配置在延长线上，所述延长线在所述发射极区域沿长边方向延长。
3.根据权利要求1或者2所述的功率放大器模块，其中，
所述发射极凸块在俯视时与所述垫片部分地重叠，并且经由设置于所述层间绝缘膜的其它的导通孔与所述垫片电连接。
4.根据权利要求1～3中任意一项所述的功率放大器模块，其中，
在俯视时，所述发射极区域的90％以上的部分与所述发射极凸块重叠。
5.根据权利要求1～4中任意一项所述的功率放大器模块，其中，
还具有与所述活性区域电连接并被所述层间绝缘膜覆盖的集电极电极，
在俯视时，所述发射极凸块与所述集电极电极部分地重叠。
6.根据权利要求5所述的功率放大器模块，其中，
所述集电极电极伸展到与所述活性区域相邻的所述元件分离区域。
7.根据权利要求5或者6所述的功率放大器模块，其中，
所述发射极凸块与所述集电极电极重叠的区域的至少一部分所述层间绝缘膜的导热率比其它的区域的所述层间绝缘膜的导热率高。
8.根据权利要求1～7中任意一项所述的功率放大器模块，其中，
与将所述发射极凸块与所述发射极层连接的电流路径的平截面的面积的最小值相比，将所述发射极凸块与所述垫片连接的导体部分的平截面的面积的最小值较大。
9.根据权利要求1～8中任意一项所述的功率放大器模块，其中，还具有：
集电极凸块，配置在所述层间绝缘膜上，并且与所述集电极层电连接；以及
模块基板，安装有包含所述基板的芯片，
所述模块基板具有：
第一焊盘，配置在第一面，并且与所述发射极凸块电连接；
第二焊盘，配置在所述第一面，并且与所述集电极凸块电连接；
第三焊盘，配置在与所述第一面相反侧的第二面；
导通孔导体，从所述第一面到达至所述第二面，将所述第一焊盘与所述第三焊盘电连接；以及
内层导体，配置在内层并与所述导通孔导体电连接，并且与所述第二焊盘部分地重叠。
10.根据权利要求9所述的功率放大器模块，其中，
所述内层导体与所述第二焊盘重叠的区域的所述内层导体与所述第二焊盘之间的至少一部分绝缘膜的导热率比所述模块基板的其它的区域的绝缘部分的导热率高。
11.一种功率放大器模块，其中，具有：
基板，在上表面内包含导电性的活性区域和与所述活性区域相邻的绝缘性的元件分离区域；
集电极层、基极层以及发射极层，依次层叠在所述活性区域上；
集电极电极，在俯视时，与所述活性区域部分地重叠，并且与所述活性区域电连接；
层间绝缘膜，覆盖所述集电极层、所述基极层、所述发射极层以及所述集电极电极；以及
集电极凸块，配置在所述层间绝缘膜上，经由设置于所述层间绝缘膜的导通孔与所述集电极电极电连接，在俯视时，与所述发射极层中的流过发射极电流的区域亦即发射极区域部分地重叠。
12.根据权利要求11所述的功率放大器模块，其中，
所述发射极区域与所述集电极凸块重叠的区域的至少一部分所述层间绝缘膜的导热率比其它的区域的所述层间绝缘膜的导热率高。
13.根据权利要求11或者12所述的功率放大器模块，其中，还具有：
垫片，与所述元件分离区域热耦合；以及
发射极凸块，配置在所述层间绝缘膜上，与所述发射极层电连接，并且在俯视时与所述垫片部分地重叠，
所述发射极凸块经由设置于所述层间绝缘膜的其它的导通孔与所述垫片电连接。
14.根据权利要求13所述的功率放大器模块，其中，
还具有安装有包含所述基板的芯片的模块基板，
所述模块基板具有：
第一焊盘，配置在第一面，并且与所述发射极凸块电连接；
第二焊盘，配置在所述第一面，并且与所述集电极凸块电连接；
第三焊盘，配置在与所述第一面相反侧的第二面；
导通孔导体，从所述第一面到达至所述第二面，将所述第一焊盘与所述第三焊盘电连接；以及
内层导体，配置在内层并与所述导通孔导体电连接，并且与所述第二焊盘部分地重叠。
15.根据权利要求14所述的功率放大器模块，其中，
所述内层导体与所述第二焊盘重叠的区域的所述内层导体与所述第二焊盘之间的至少一部分绝缘膜的导热率比所述模块基板的其它的区域的绝缘部分的导热率高。
CN201811182641.8A 2017-10-11 2018-10-11 功率放大器模块 Active CN109659286B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017197352 2017-10-11
JP2017-197352 2017-10-11
JP2018-125927 2018-07-02
JP2018125927A JP2019075536A (ja) 2017-10-11 2018-07-02 パワーアンプモジュール

Publications (2)

Publication Number Publication Date
CN109659286A true CN109659286A (zh) 2019-04-19
CN109659286B CN109659286B (zh) 2023-09-01

Family

ID=65993465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811182641.8A Active CN109659286B (zh) 2017-10-11 2018-10-11 功率放大器模块

Country Status (2)

Country Link
US (2) US10847436B2 (zh)
CN (1) CN109659286B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111090940A (zh) * 2019-12-17 2020-05-01 南方电网科学研究院有限责任公司 一种基于ansys的mmc子模块压接式igbt短期失效分析方法
CN112104332A (zh) * 2019-06-18 2020-12-18 株式会社村田制作所 半导体元件和功率放大装置
CN113225034A (zh) * 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件
CN113809036A (zh) * 2020-06-16 2021-12-17 株式会社村田制作所 半导体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121735A (ja) 2018-01-10 2019-07-22 株式会社村田製作所 半導体装置
JP2019204841A (ja) * 2018-05-22 2019-11-28 株式会社村田製作所 半導体装置
JP2020184580A (ja) * 2019-05-08 2020-11-12 株式会社村田製作所 半導体装置
JP2021002644A (ja) * 2019-06-21 2021-01-07 株式会社村田製作所 半導体装置及びその製造方法
JP2022051054A (ja) * 2020-09-18 2022-03-31 株式会社村田製作所 半導体装置
US11862688B2 (en) * 2021-07-28 2024-01-02 Apple Inc. Integrated GaN power module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373185A (en) * 1992-09-18 1994-12-13 Sharp Kabushiki Kaisha Multilayer vertical transistor having an overlay electrode connected to the top layer of the transistor and to the transistor substrate
JP2003077930A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 半導体装置及びその製造方法
CN1450652A (zh) * 2002-04-10 2003-10-22 株式会社日立制作所 半导体器件及其制造方法和功率放大器模块
CN1961412A (zh) * 2004-03-30 2007-05-09 日本电气株式会社 半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373185A (en) * 1992-09-18 1994-12-13 Sharp Kabushiki Kaisha Multilayer vertical transistor having an overlay electrode connected to the top layer of the transistor and to the transistor substrate
JP2003077930A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 半導体装置及びその製造方法
CN1450652A (zh) * 2002-04-10 2003-10-22 株式会社日立制作所 半导体器件及其制造方法和功率放大器模块
CN1961412A (zh) * 2004-03-30 2007-05-09 日本电气株式会社 半导体器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112104332A (zh) * 2019-06-18 2020-12-18 株式会社村田制作所 半导体元件和功率放大装置
TWI750682B (zh) * 2019-06-18 2021-12-21 日商村田製作所股份有限公司 半導體元件及功率放大裝置
US11289434B2 (en) 2019-06-18 2022-03-29 Murata Manufacturing Co., Ltd. Semiconductor element and power amplification device
CN111090940A (zh) * 2019-12-17 2020-05-01 南方电网科学研究院有限责任公司 一种基于ansys的mmc子模块压接式igbt短期失效分析方法
CN111090940B (zh) * 2019-12-17 2023-04-14 南方电网科学研究院有限责任公司 一种基于ansys的mmc子模块压接式igbt短期失效分析方法
CN113225034A (zh) * 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件
CN113809036A (zh) * 2020-06-16 2021-12-17 株式会社村田制作所 半导体装置
CN113809036B (zh) * 2020-06-16 2024-04-02 株式会社村田制作所 半导体装置

Also Published As

Publication number Publication date
US20190109066A1 (en) 2019-04-11
US11502016B2 (en) 2022-11-15
US20210043535A1 (en) 2021-02-11
US10847436B2 (en) 2020-11-24
CN109659286B (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
CN109659286A (zh) 功率放大器模块
CN108133913B (zh) 具有细长边垫的放大器管芯以及放大器模块
US9589927B2 (en) Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
US8368120B2 (en) Hybrid semiconductor device having a GaN transistor and a silicon MOSFET
JP6064054B2 (ja) トランジスタ、トランジスタの放熱構造及びトランジスタの製造方法
JP5728258B2 (ja) 半導体装置
CN106026935A (zh) 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法
TWI781704B (zh) 功率放大器模組
KR102632903B1 (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들
CN110391196A (zh) 半导体装置
US9337774B2 (en) Packaged RF amplifier devices and methods of manufacture thereof
US9721909B1 (en) Hybrid microwave integrated circuit
US10283475B2 (en) Power module assembly with dual substrates and reduced inductance
CN109994430A (zh) 半导体元件
CN107170732A (zh) 半导体装置
US9331642B2 (en) Monolithic transistor circuits with tapered feedback resistors, RF amplifier devices, and methods of manufacture thereof
EP3961699A2 (en) Radio frequency power dies having flip-chip architectures and power amplifier modules containing the same
US7583176B1 (en) Switch apparatus
CN108352382A (zh) 用于电动机的功率模块
US12009359B2 (en) Semiconductor device
US11876032B2 (en) Semiconductor device
CN114696759A (zh) 具有与功率放大器管芯相邻的接地端的放大器模块和系统
US20120068793A1 (en) Micropstrip transmission line/coplanar waveguide (cpw) transistor structure
JP2018530920A (ja) 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法
JP5738322B2 (ja) 高い電流許容能力を有するラテラル半導体構成エレメント用のスケーラビリティを有する構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant