CN1450652A - 半导体器件及其制造方法和功率放大器模块 - Google Patents

半导体器件及其制造方法和功率放大器模块 Download PDF

Info

Publication number
CN1450652A
CN1450652A CN03110562A CN03110562A CN1450652A CN 1450652 A CN1450652 A CN 1450652A CN 03110562 A CN03110562 A CN 03110562A CN 03110562 A CN03110562 A CN 03110562A CN 1450652 A CN1450652 A CN 1450652A
Authority
CN
China
Prior art keywords
emitter
bipolar transistor
amplifying circuit
power amplifier
base stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03110562A
Other languages
English (en)
Inventor
大部功
田上知纪
草野忠四郎
梅本康成
黑川敦
望月和浩
大西正已
松本秀俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002107286A external-priority patent/JP2003303827A/ja
Priority claimed from JP2003063047A external-priority patent/JP2004274430A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1450652A publication Critical patent/CN1450652A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21178—Power transistors are made by coupling a plurality of single transistors in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

以低成本实现功率附加效率和功率增益高且能降低功率增益的温度依存性的功率放大器。因此，在使用了形成在半导体衬底上，具有平面形状为环状的发射极顶部异质结双极晶体管的半导体器件中，采用了只在环状发射极基极结区域的内侧存在基极的构造。这样，不使用制造步骤复杂的集电极顶部构造，能降低单位发射极面积的基极集电极结容量，结果能实现功率附加效率和功率增益高、适合于半导体器件的功率放大器。

Description

半导体器件及其制造方法和功率放大器模块
技术领域
本发明涉及使用了异质结双极晶体管(下面，称作HBT)的半导体器件及其制造方法，特别是涉及面向移动通讯设备用功率放大器的半导体器件及其制造方法。
本发明还涉及降低功率增益的温度依存性，并且尽可能表现高的功率转换效率的功率放大器及其制造方法。
背景技术
近年，伴随着移动通讯设备的需要的急速增长，通讯设备中使用的功率放大器的研究开发盛行起来。作为移动通讯设备用功率放大器中使用的半导体晶体管，有GaAsHBT、GaAs场效应晶体管(以下，称作FET)、SiMOS(金属-氧化物-半导体)FET等。其中，GaAsHBT的输入输出特性的线性优异，只用正电源工作，不需要产生负电源所需的电路和部件，输出功率密度高，芯片面积小，所以具有省空间和低成本等特征，所以主要作为面向移动通讯设备用功率放大器的晶体管而使用。
为了提高使用GaAsHBT的功率放大器的性能，特别是为了功率附加效率、功率增益等的提高，就必须减小每单位发射极面积的基极集电极电容。因此，有必要降低每单位发射极基极结面积与基极集电极结面积的比r。作为降低r的方法，一般知道集电极顶部HBT的构造，在IEEE Transactions on Electron Devices Vol.42No.11(1995)pp.1897-1902中进行了描述。
图3表示了用所述以往技术制造的集电极顶部HBT的纵剖面构造。从图可知，能实现r＝1，但是与通常使用的发射极顶部HBT构造相比，增加了形成寄生发射极基极间高电阻区域35的步骤，具体而言，增加了硼等的离子注入和退火步骤，制造方法复杂化，所以存在与半导体器件的成本增加有关的问题。
因此，为了避免成本的增加，为了实现半导体器件的性能的提高，可以说通过发射极顶部HBT的布局变更，谋求r的降低是适当的。在以往的使用矩形发射极形状的HBT中，很难实现r＜2.5。这是因为基极以及连接基极和布线的通孔约束了基极集电极结面积的缩小。而使基极只为基极通孔区域，把发射极基极结的平面形状从以往的矩形变更为环形构造，能降低r。这样的环状发射极构造作为避免α射线照射导致的软错误等的错误动作的Si双极晶体管被提出，记载在特开平5-3204中。在所述Si双极晶体管的公开例中，在发射极基极结的内侧配置了集电极，但是如图1的平面构造图所示，代替集电极来配置基极，通过把集电极配置在环状发射极基极结的外侧，能实现r＜2.5。
发明内容
本发明的第一目的是提供使用满足r＜2.5的HBT的半导体器件。
本发明的第二目的是提供使用满足r＜2.0的HBT的半导体器件。
本发明的第三目的是提供使用满足r＜1.5的HBT的半导体器件。
本发明的第四目的是提供使用功率附加效率和功率增益高、适合于功率放大器的半导体器件。
下面，说明关于功率放大器的此前的状况。近年，伴随着移动通讯设备的需要的急速增长，通讯设备中使用的功率放大器的研究开发盛行起来。作为移动通讯设备用功率放大器中使用的半导体晶体管，有异质结双极晶体管(下面，简称为HBT)、场效应晶体管(以下，简称为FET)、SiMOS FET等。其中，HBT的输入输出特性的线性优异，只用正电源工作，不需要产生负电源的电路和部件，输出功率密度高，芯片面积小，所以具有省空间和低成本等特征。因此，主要作为面向移动通讯设备用功率放大器的晶体管而使用。
为了移动通讯设备用功率放大器的高性能化，成为它的基本器件的HBT的高性能化是必须的。因此，有必要降低基极-集电极间电容。例如在公开公报特开2001-189319号中描述了使用环状发射极形状的HBT作为它的一个方法的技术。
所述特开2001-189319号公报表示的技术中，存在功率增益的温度依存性大的难点。图41是测定了这样的HBT单体的功率增益的温度依存性的结果。在图41，具有环状发射极的HBT(以下简称为环状发射极HBT)、具有矩形发射极的HBT(以下简称为矩形发射极HBT)的各结果分别由线120、121表示。环状发射极HBT、矩形发射极HBT都设计为总发射极面积约等于800μm2。环状发射极HBT由6个发射极面积132μm2的基本HBT并联构成，矩形发射极HBT由8个发射极面积108μm2的基本HBT并联构成。测定条件是发射极电压3.5V，频率1.9GHz。环状发射极HBT、矩形发射极HBT的各功率增益的温度系数是-0.012dB/℃、-0.006dB/℃。因此，当形成2级结构的功率放大器时，在环状发射极HBT中，功率增益的温度系数是-0.024dB/℃，在矩形发射极HBT中功率增益的温度系数是-0.012dB/℃。
环状发射极HBT和矩形发射极HBT的功率增益的温度依存性差异起因于基极电阻的温度依存性。伴随着温度上升，基极电阻增大。而在环状发射极HBT中，与矩形发射极HBT相比，基极电阻大。因此，对于伴随着温度变化的基极电阻的变化量，环状发射极HBT比矩形发射极HBT大。结果，在环状发射极HBT中，如果伴随着温度上升，与匹配电路的高频匹配偏移增大，功率增益的温度依存性也增大。
鉴于这样的背景，本发明的第五目的在于：提供功率增益的温度依存性小的高性能功率放大器。
本发明的第六目的提供功率增益的温度依存性小的高性能功率放大器的制造方法。
为了实现本发明的第一目的，在本发明的半导体器件中，为了触及发明要解决的课题，在使用了形成在半导体衬底上，具有平面形状为环状的发射极基极结区域的双极晶体管的半导体器件中，所述半导体衬底是在表面具有(100)(±5度)面的闪锌矿型半导体衬底，所述双极晶体管是发射极顶部型HBT。并且该HBT的基极只存在于所述环状的发射极基极结区域的内侧。
另外，为了实现本发明的第二目的，(1)在实现本发明的第一目的的HBT的发射极基极结区域的外周不存在与[011](±5度)平行的边；或者(2)在使用了形成在表面具有(100)(±5度)面的闪锌矿型半导体衬底上，具有平面形状为环状的发射极基极结区域的发射极顶部型HBT的半导体器件中，该HBT的基极集电极结区域的外周和发射极基极结区域的外周的[01-1]方向的距离的最小值比[011]方向的距离的最小值还大；(3)在使用了形成在表面具有(100)(±5度)面的闪锌矿型半导体衬底上，具有平面形状为非环状的发射极基极结区域的发射极顶部型HBT的半导体器件中，该HBT的基极集电极结区域的外周和发射极基极结区域的外周的[01-1]方向的距离的最小值比[011]方向的距离的最小值还大。这里，所谓的在发射极基极结区域的外周不存在与[011](±5度)平行的边，当所述平面形状为多边形时，是指其各边与[011](±5度)不平行，包括所述平面形状为圆、椭圆或它们的一部分(半圆等)。
另外，为了实现本发明的第三目的，依次经过发射极的形成、以该发射极为掩模的台面的形成、基极的形成、向该发射极和该发射极台面的侧面的绝缘膜侧壁的形成、以该发射极和该绝缘膜侧壁为掩模的基极台面的形成等步骤，制造实现本发明的第二(1)的HBT。
另外，为了实现第四目的，实现本发明的第一、第二和第三目的的HBT是与电容元件、电阻元件、电感元件、二极管中的至少一种集成在一起的单片微波集成电路(以下称作MMIC)。
下面，说明功率放大器模块。
用于实现本发明的第五目的的要点如下所述。即一种功率放大器模块，其特征在于：多级连接把至少一个以上的双极晶体管并联而构成的第一放大电路、把至少一个以上的双极晶体管并联而构成第二放大电路，所述第一放大电路具有的双极晶体管作为平面配置，是在发射极两侧具有基极的双极晶体管，所述第二放大电路具有的双极晶体管作为平面配置，是具有依次配置了基极、发射极和集电极的部分的双极晶体管。
在所述发射极两侧具有基极的所述第一放大电路具有的双极晶体管的所述发射极的平面形状中，四边形是代表形状。多使用矩形。
第二放大电路的双极晶体管具有依次配置了基极、发射极和集电极的部分，并且通常所述发射极具有至少包围所述基极的一部分的部分。该双极晶体管的所述发射极的平面形状一般为在内部具有空间，并且至少具有曲线部和直线部的任意一者的封闭的平面图形或具有该封闭的平面图形一部分的形状。
而且，在所述发射极的平面图形的内部的空间部分配置了所述基极。
该第二放大电路具有的双极晶体管的发射极的平面形状中，环状或环状的一部分是代表性的。如上所述，作为该环状，可以是封闭的多边形的外形形状。
须指出的是，所述第一放大电路和所述第二放大电路可以分别形成在不同的半导体衬底上，或形成在一个半导体衬底上。这由全体模块设计的各要求事项决定。
另外，所述第一或第二放大电路是在功率放大器模块的驱动级或输出级的哪一个中使用，也由全体模块设计的各要求事项决定。
须指出的是，所述双极晶体管的发射极层材料的代表例是从InGaP、AlGaAs、InP和InGaAlAs的群中选择的至少一者。
为了实现本发明的第六目的，依次经过发射极的形成、发射极台面的形成、基极的形成、基极台面的形成、集电极的形成步骤而制造的。如果更具体地例示该步骤，则如下所述。
包括：在半绝缘性衬底的上部上层叠集电极用半导体层，在所述集电极用半导体层上形成基极用半导体层，在所述基极用半导体层上层叠形成发射极用半导体层的步骤；在所述发射极用半导体层的上部形成所希望形状的发射极的步骤；把所述发射极用半导体层加工成台面形状，形成发射极区域的步骤；在所述基极用半导体层上形成基极的步骤；把所述基极用半导体层加工为搭载了在平面区域内包含所述发射极区域的区域的台面形状，形成基极区域的步骤；形成集电极的步骤；并且在所述发射极和基极的加工步骤中，具有以下的特征。
即对于第一放大电路具有的双极晶体管区域，作为平面配置，是在发射极两侧具有基极的电极的平面配置。而对于所述第二放大电路具有的双极晶体管区域，作为平面配置，以具有依次配置了基极、发射极和集电极的部分，并且所述发射极具有包围所述基极的至少一部分的电极的平面配置的配置，进行加工。关于各电极的平面形状和配置，与模块构造的说明是同样的。
这样，本发明的功率放大器模块使用形成在绝缘性或半绝缘性衬底上的半导体元件，在构成功率放大器模块时的制约下，不但能充分降低功率增益的温度依存性，而且能尽可能表现高功率转换效率。
附图说明
下面简要说明附图。
图1是本发明的实施例1的半导体器件中使用的发射极顶部HBT的平面构造图。
图2是本发明的实施例1的半导体器件中使用的发射极顶部HBT的纵剖面构造图(图1A-A’切断面)。
图3是以往技术的集电极顶部HBT的纵剖面构造图。
图4是本发明的实施例2的半导体器件中使用的发射极顶部HBT的平面构造图。
图5是本发明的实施例1和2(图4B-B’切断面)的半导体器件中使用的发射极顶部HBT的纵剖面构造图。
图6是本发明的实施例2(图4C-C’切断面)的半导体器件中使用的发射极顶部HBT的纵剖面构造图。
图7是本发明的实施例3的半导体器件中使用的发射极顶部HBT的平面构造图。
图8是本发明的实施例3的半导体器件中使用的发射极顶部HBT的纵剖面构造图(图7A-A’切断面)。
图9是本发明的实施例3的半导体器件中使用的发射极顶部HBT的平面构造图。
图10是本发明的实施例3的半导体器件中使用的发射极顶部HBT的平面构造图。
图11是本发明的实施例1的半导体器件中使用的发射极顶部HBT的制造步骤的说明图。
图12是本发明的实施例1的半导体器件中使用的发射极顶部HBT的制造步骤的说明图。
图13是关于本发明的实施例1的半导体器件中使用的发射极顶部HBT的平面构造例的图。
图14是本发明的实施例4的半导体器件中使用的发射极顶部HBT的平面构造图。
图15是本发明的实施例4的半导体器件中使用的发射极顶部HBT的制造步骤的说明图。
图16是本发明的实施例4的半导体器件中使用的发射极顶部HBT的制造步骤的说明图。
图17是本发明的实施例4的半导体器件中使用的发射极顶部HBT的制造步骤的说明图。
图18是本发明的实施例4的半导体器件中使用的发射极顶部HBT的制造步骤的说明图。
图19是表示本发明的实施例5的功率放大器模块用MMIC中的发射极顶部HBT、电容元件、电阻元件的集成化的纵剖面构造图。
图20是表示本发明的实施例5的功率放大器模块用MMIC中使用的多电极指HBT的平面构造图。
图21是由2级HBT和偏压电路构成的功率放大器用MMIC的电路图。
图22是本发明的实施例5的功率放大器模块的纵剖面构造图。
图23是表示本发明的一个实施例的功率放大器的框图。
图24是表示本发明的一个实施例的功率放大器的第一放大电路的例子的电路图。
图25是表示本发明的一个实施例的功率放大器的第一放大电路的例子的平面图。
图26是表示本发明的一个实施例的功率放大器的第一放大电路的例子的剖视图。
图27是表示本发明的一个实施例的功率放大器的第一放大电路中使用的基本HBT的例子的平面图。
图28是表示本发明的一个实施例的功率放大器的第二放大电路的例子的电路图。
图29是表示本发明的一个实施例的功率放大器的第二放大电路的例子的平面图。
图30是表示本发明的一个实施例的功率放大器的第二放大电路的例子的器件剖视图。
图31是表示本发明的一个实施例的功率放大器的第二放大电路中使用的基本HBT的例子的平面图。
图32是表示本发明的一个实施例的功率放大器的第二放大电路中使用的基本HBT的例子的平面图。
图33是表示本发明的一个实施例的功率放大器的第二放大电路中使用的基本HBT的例子的平面图。
图34是表示本发明一个实施例的功率放大器的例子的框图。
图35A～图35H是按步骤顺序表示本发明一个实施例的功率放大器的制造方法的器件剖视图。
图36是表示本发明其他实施例的功率放大器的例子的框图。
图37是表示本发明其他实施例的功率放大器的第二放大电路的例子的平面图。
图38是表示本发明其他实施例的功率放大器的第二放大电路的例子的平面图。
图39是表示以往构造的功率放大器的特性的温度依存性的测定结果的图。
图40是表示本发明的功率放大器的特性的温度依存性的测定结果的图。
图41是表示单体HBT的功率增益的温度依存性的测定结果的图。
图42是表示代表的功率放大器模块的安装的剖视图。
图43是表示代表的功率放大器模块的安装的平面图。
下面简要说明附图符号。
1-发射极；2-基极；3-集电极；4-发射极布线；5-基极布线；6-集电极布线；7-半导体衬底；8-子集电极层；9-集电极层；10-基极；11-发射极层；12-帽状层；13-层间绝缘膜；14-基极台面外周；15-侧壁；16-光敏电阻；17-发射极顶部HBT；18-电阻元件；19-电容元件；20-电阻膜；21、22、23-电容层叠膜；24-电容元件下部电极布线；25-金属帽；26-芯片元件；27-传输线路；31-接合线；32-MMIC；33-热通道；28、29、30-地线层；34-偏压线路；35-高电阻寄生发射极基极区域；36-集电极焊盘；37-基极焊盘；38-偏压孔焊盘；101-功率放大器；102-第一放大电路；103-第二放大电路；104a-输入匹配电路；105-基本HBT；106-基本HBT；107-发射极层；108-基极层；109-集电极层；110-子集电极层；111-发射极布线；112-发射极；113-基极；114-集电极布线；115-集电极；116-基极布线；117-电阻；118-发射极接触层；119-半绝缘性GaAs衬底；120-环状发射极单体HBT功率增益的温度依存性；121-矩形发射极单体HBT功率增益的温度依存性；122-高频信号输入端子；123-高频信号输出端子；124-第一放大电路的形成区域；125-第二放大电路的形成区域。
具体实施方式
实施例1
下面参照图1、图11、图12、图13说明本发明实施例1的发射极顶部HBT。
图1是本发明的实施例1的发射极顶部HBT的平面构造图。在环状发射极1的内侧配置了基极2，在外侧配置了集电极3。另外，发射极布线4(集电极3的内侧未图示)、基极布线5(集电极3的内侧未图示)、集电极布线6分别通过通孔(未图示)连接着发射极1、基极2、集电极3。r由基极台面外周14和发射极1的距离决定，但是，如果作为光刻的对位余量考虑了1.0μm，则例如宽度为4.5μm的发射极时，能实现r＝2.5或以下。须指出的是，在本实施例中，考虑了使用干蚀刻制造HBT时的情形，对位余量为1.0μm。如果对位余量在此之下，则由于基极台面表面14上的干蚀刻损伤的影响，从发射极经过基极流入集电极的电子在基极台面14上复合，发生电流放大率劣化的问题。如果使用湿蚀刻，则能避免损伤的影响，但是关于它将在实施例2和3中详细描述。
图11和图12表示了通过干蚀刻制造图1所示的HBT时的制造步骤。首先，在半绝缘性GaAs衬底(表面(100)(±5度)面)7上通过有机金属气相外延生长法生长了高掺杂n型GaAs子集电极层(Si浓度5×1018cm-3，膜厚0.6μm)8、n型GaAs集电极层(Si浓度1×1016cm-3，膜厚0.8μm)9、p型GaAs基极层(C浓度3×1019cm-3，膜厚70nm)10、n型InGaP发射极层(InP摩尔比0.5、Si浓度3×1017cm-3，膜厚0.2μm)11、n型InGaAs帽状层(InAs摩尔比0.5、Si浓度4×1019cm-3，膜厚0.2μm)12。然后，使用高频溅射法，在晶片整个面淀积WSi(Si摩尔比0.3，膜厚0.3μm)，通过光刻和使用了CF4的干蚀刻，形成了发射极1然后，以该发射极1为掩模，通过CF4和Cl2等离子体，干蚀刻InGaAs帽状层12、InGaP发射极层11，露出了GaAs基极层10。然后，通过剥离法形成了Ti(膜厚50nm)/Pt(膜厚50nm)/Au(膜厚200nm)基极2(图11)。
然后，使用光刻和C2F6、SF6，干蚀刻GaAs基极层10和GaAs集电极层9，形成基极台面14，露出了GaAs子集电极层8。然后，通过剥离法，形成AuGe(膜厚60nm)/Ni(膜厚10nm)/Au(膜厚200nm)集电极3，在350℃，在30分钟形成合金(图12)。然后，使用金属的淀积、光刻、铣削，实施布线，制作了具有图5所示的纵剖面构造的发射极顶部HBT。
在图1中说明的实施例中，把发射极基极结区域为圆形的环状构造作为代表例而表示，但是环状构造没必要是圆形，具有任意性。例如如图13所示那样的环状形状也是可以的。
另外，本实施例中，说明了在GaAs衬底上制作HBT，但是能应用于形成在InP、GaN、GaP、InSb等闪锌矿型半导体衬底上的所有HBT。
根据本实施例，因为只在该环状发射极基极结区域的内侧存在具有平面形状为环状的发射极基极结区域的HBT的基极，所以基极只限定于通孔区域中，具有能容易地实现r＜2.5的效果。
实施例2
下面，参照图1、图2、图4、图5、图6说明本发明的实施例的发射极顶部HBT。
图4是本发明实施例2的发射极顶部HBT的平面构造图。在实施例1所示的环状发射极HBT(图1)中，如果要实现基极台面外周14和发射极1的对位余量减小到0.5μm，r＜2.0，则在图1的A-A’切断面中，如图2所示，在基极台面外周14表现了反台面形状。因为基极台面外周14和发射极1的对位余量小，所以复合速度高的GaAs表面存在于集电极内的电子扩散距离内，电流放大率劣化。因此，如图4所示，与出现反台面形状的[011]方向平行的边不存在于发射极1外周和基极台面外周14上。如果这样，则在图4的B-B’切断面中，成为图5所示的垂直台面形状，在图4C-C’切断面中，成为图6所示的正台面形状，不发生图2所示的电子表面复合的问题。
图4所示的HBT的制作方法只把实施例1的干蚀刻变为湿蚀刻。具体而言，对含有As的层的湿蚀刻使用了磷酸∶过氧化氢水∶水＝1∶2∶40，对含有P的层的湿蚀刻使用了盐酸。
在本实施例中，说明了制作在GaAs衬底上的HBT，但是能应用于形成在InP、GaN、GaP、InSb等闪锌矿型半导体衬底上的所有HBT。
根据本实施例，在没有干蚀刻损伤和反台面形状引起的电流放大率劣化的前提下，具有能容易实现r＜2.0的效果。
实施例3
下面，参照图7说明本发明的实施例3的发射极顶部HBT。
图7是实施例3的发射极顶部HBT的平面构造图。虽然存在与[011]方向平行的边，但是HBT的基极集电极结的外周和发射极基极结的外周的[01-1]方向的距离最小值比[011]方向的距离最小值还大。具体而言，基极台面外周14和发射极1的对位余量在[011]方向为0.5μm，在[01-1]方向为1.5μm。另外，HBT的制作与实施例2同样，使用了湿蚀刻。
根据本发明，在使用了形成在表面具有(100)(±5度)面的闪锌矿型半导体衬底上，具有平面形状为环状的发射极基极结区域的发射极顶部型HBT的半导体器件中，该HBT的基极集电极结区域的外周和发射极基极结区域的外周的[01-1]方向的距离的最小值比[011]方向的距离的最小值还大，结果，具有能容易实现r＜2.0的效果。
当图9和图10所示的非环状发射极时，如果设计为基极集电极结区域的外周和发射极基极结区域的外周的[01-1]方向的距离的最小值比[011]方向的距离的最小值还大，当然也能容易实现r＜2.0。
在本实施例中说明了在GaAs衬底上制作的HBT，但是能应用于形成在InP、GaN、GaP、InSb等闪锌矿型半导体衬底上的所有HBT。
实施例4
下面，参照图14～图18说明满足r＜1.5的HBT及其制造方法。
图14是满足r＜1.5的HBT的平面构造图。发射极1的外周都由与{010}平行的边构成，通过绝缘膜侧壁15自对准地形成发射极1和基极台面外周，其距离0.3μm。当发射极宽度为4.5μm时，r＝1.5。
图15～图18是说明图14所示的HBT的制造方法的纵剖面构造图。从通过有机金属气相外延生长法的结晶生长到GaAs基极层10的露出和基极2的形成，与实施例1同样。然后，通过等离子体激发化学气相淀积法，整个面淀积SiO2膜(膜厚0.5μm)，通过使用了C2F6、CHF3等离子体的SiO2各向异性干蚀刻，形成了SiO2侧壁(膜厚0.3μm)15(图15)。
然后，在发射极电极指间形成光致抗蚀剂，以该光致抗蚀剂、露出的发射极1和SiO2侧壁15为掩模，形成了基极台面14。蚀刻通过湿蚀刻进行，但是，因为基极台面方位与{010}平行，所以使用湿蚀刻，台面形状也变为垂直(图16)。
然后，除去光致抗蚀剂，通过剥离法形成AuGe(膜厚60nm)/Ni(膜厚10nm)/Au(膜厚200nm)集电极3，在350℃，在30分钟形成合金(图17)。
然后使用金属的淀积、光刻、铣削，实施布线，制作了具有图18所示的纵剖面构造的发射极顶部HBT。
本实施例中，说明了在GaAs衬底上制作的HBT，但是能应用于形成在InP、GaN、GaP、InSb等闪锌矿型半导体衬底上的所有HBT。
根据本实施例，基极台面外周14和发射极1的距离靠近到0.3μm左右，结果具有能容易地实现r＜1.5的效果。
实施例5
下面，参照图19～图21说明本发明实施例5的半导体器件以及使用它的功率放大器模块。
图19是满足r＜1.5的HBT17与电阻元件18、电容元件19集成在一起的MMIC(单片微波集成电路)的纵剖面构造图。电阻元件18由1层电阻体WSiN构成，电容元件19由SiO2膜22、Si3N4膜23、SiO2膜24等三层构成。须指出的是，24是从电容元件的下部电极连接的布线第一层。
作为MMIC，除了所述电阻元件和电容元件以外，在与HBT17同一衬底上具有包含电感元件、pn结二极管、肖特基势垒二极管的任意一种无源元件。HBT17可以是并联多个HBT而形成的多电极指HBT，图20表示了四并联的多电极指HBT的平面构造例。这时为了避免各HBT间的不均匀动作，有时在各HBT的发射极或基极上附加镇流电阻。
图21是作为半导体器件而制作的MMIC的电路图。本MMIC32用于图22所示功率放大器模块内。在图22的封装中，使用了相对介电系数为8的低温烧固玻璃陶瓷衬底。25是金属帽，26是芯片元件。27是传输线路，通过厚膜丝网印刷形成了Ag和Pt的层叠膜。MMIC芯片32的背面通过银胶电连接到地线层29。配置在MMIC芯片32的表面的输入输出用电极焊盘通过接合线31向芯片外引出。33是热通道，28和30是与29相同的地线层。使用宽带编码复用方式(W-CDMA)信号，评价了功率放大器的结果为功率附加效率45％，功率增益28dB，与使用以往技术的发射极顶部HBT时的40％、25dB相比，确认了大幅度的特性的提高。
根据本实施例，使用r＜1.5的半导体器件，具有能制造功率附加效率和功率增益高的功率放大器的效果。
根据本发明，能实现使用了r＜2.5到r＜1.5、并且适合于功率附加效率和功率增益高的功率放大器的制作的HBT的半导体器件。
下面，在例示功率放大器模块的具体实施例之前，列举本发明的更具体的形态。
为了实现本发明的第五目的，在本发明的功率放大器中，在由并联至少一个以上的双极晶体管的第一放大电路、并联至少一个以上双极晶体管的第二放大电路构成的多级功率放大器中，第一放大电路中使用的双极晶体管的平面形状为矩形的发射极形状，第二放大电路中使用的双极晶体管是平面形状为环状的发射极形状，并且基极只存在于所述环状发射极的内侧。
另外，为了实现本发明的第五目的，在本发明的功率放大器中，在由并联至少一个以上的双极晶体管的第一放大电路、并联至少一个以上双极晶体管的第二放大电路构成的多级功率放大器中，第一放大电路中使用的双极晶体管的平面形状为矩形的发射极形状，第二放大电路中使用的双极晶体管是平面形状为环形形状的一部分的发射极形状，并且基极只存在于所述环状发射极的内侧。
为了实现本发明的第五目的，在本发明的功率放大器中，在并联了至少一个以上的双极晶体管的放大电路中，双极晶体管的平面形状具有环状的发射极形状，基极只存在于所述环状发射极的内侧，并且，基极与具有负的温度系数的电阻相连，抵消基极电阻的温度变化。
为了实现本发明的第五目的，在本发明的功率放大器中，在并联了至少一个以上的双极晶体管的放大电路中，双极晶体管的平面形状具有环状的一部分的发射极形状，基极只存在于作为所述环状一部分的发射极的内侧，并且，基极与具有负的温度系数的电阻相连，抵消基极电阻的温度变化。
下面，参照附图，详细说明表示本发明的实施例的功率放大器以及功率放大器的制造方法。须指出的是，在用于说明实施例的所有图中，对具有同一功能时采用了相同的符号，省略了对它的重复说明。
实施例6
下面，参照附图，说明本实施例6的功率放大器。图23是表示本实施例的功率放大器的结构框图。本例是2级结构的功率放大器。图中，符号102、103分别是第一放大电路、第二放大电路，符号104a、104b、104c分别是输入匹配电路、级间匹配电路、输出匹配电路。放大的高频信号从端子122输入到本功率放大器中，通过所述匹配电路104a、104b、104c、放大电路102、103放大后，从端子123输出。
图42、图43是表示代表性的功率放大器模块的安装状态的剖视图和平面图。在安装衬底160上搭载了半导体元件151和无源元件152。符号154表示导体层，构成与半导体元件151的电信号连接。在本例子中，层叠使用了多个安装衬底160、161、162。须指出的是，半导体元件151是所述功率放大器。
图24表示了所述第一放大电路102的电路图。并联了8个发射极面积108μm2的基本HBT105。图24用虚线包围表示了该基本HBT105的部分。另外，图25表示了放大电路102的平面构造，图26表示了沿着图25中的AA’的截面构造。这里，符号118、107、108、109、110、119分别是发射极接触层、InGaP发射极层、GaAs基极层、GaAs集电极层、GaAs子集电极层、GaAs衬底。另外，符号112、113、115分别是发射极、基极、集电极。符号111、116、114分别是连接各基本HBT的发射极布线、基极布线、集电极布线。
图27表示了基本HBT的详细平面图。本例子是发射极形状为矩形的HBT。在形成在半绝缘性GaAs衬底上的GaAs子集电极110上搭载了各部分。符号109是集电极区域，在平面上，在其中央，在发射极接触层118上形成了矩形的发射极112。如图26的剖视图中所示，在该发射极接触层118的下部形成了发射极层107。发射极112两侧的矩形区域是基极113，用符号108表示的是基极区域。存在于集电极区域109的两侧的矩形区域是集电极115。
图28表示了所述第二放大电路103的电路图。本例子是并联28个发射极面积132μm2的基本HBT106。图28中，用虚线包围表示了该基本HBT106的部分。图29表示了放大电路103的平面构造，图8表示了沿着图29的BB’的剖面构造。这里，符号118、107、108、109、110、119分别是发射极接触层、InGaP发射极层、GaAs基极层、GaAs集电极层、GaAs子集电极层、GaAs衬底。另外，符号112、113、115分别是发射极、基极、集电极。符号111、116、114分别是连接各基本HBT的发射极布线、基极布线、集电极布线。
图31表示了基本HBT的详细平面图。与图25所示的例子不同，该基本HBT的例子中，发射极形状是环状。在本例子中，是基极只存在于环状发射极的内侧的HBT。在形成在GaAs衬底上的GaAs子集电极110上搭载了各部分。符号109是圆形的集电极区域，在平面上，在其中央，在发射极接触层118上形成了环状的发射极112。如图30的剖视图所示，在该发射极接触层118的下部形成了发射极层7。在环状的发射极112的内侧配置了基极113。用符号8表示的是基极区域。包围集电极区域109的大部分而存在的区域是集电极115。
须指出的是，在本实施例的功率放大器中，第二放大电路中使用的基本HBT以图31所示的圆形的环状发射极HBT为代表例进行了表示，但是也可以是具有图32所示的作为环状的一部分区域形状的发射极形状，并且基极只存在于作为该环状的一部分形状的发射极内侧的HBT。
也可以是图33所示的多边形发射极形状的HBT。图33的例子具体到四边形，但是能使用其它多边形。HBT的各部分的配置与图31的例子同样，所以省略了详细说明。
即第二放大电路中使用的基本HBT中，发射极形状是环状或环状的一部分的形状、或者多边形等形状，基极可以只存在于该发射极区域的内侧。
另外，在本实施例的功率放大器中，表示了第一放大电路102是驱动级，第二放大电路103是输出级时的情形，但是，如图34所示，即使第一放大电路102是输出级，第二放大电路103是驱动级，也具有相同的效果。可是，这时，有必要调整各放大电路中使用的基本HBT的并联数。
另外，作为本实施例的功率放大器中使用的双极晶体管，以InGaP发射极HBT为例进行了表示，但是在本发明中，除此之外，能使用AlGaAs发射极HBT、使用InP衬底的InP发射极HBT、InGaAlAs发射极HBT等广阔范围的HBT。
另外，放大电路2和放大电路3可以形成在同一半导体衬底上，匹配电路104a、104b、104c也可以形成在形成有放大电路102和放大电路103的衬底上。
实施例7
下面，参照附图，说明功率放大器的制造方法。
图35A～35H是根据制造步骤表示功率放大器的制造方法的器件剖视图。本例子是2级结构的功率放大器的例子。图中，符号124、125分别是第一放大电路的形成部分、第二放大电路的形成部分。下面，主要说明基本HBT。本例子中，第一放大电路中使用的基本HBT是矩形发射极形状HBT，第二放大电路中使用的基本HBT是环状发射极形状HBT。
首先，在半绝缘性GaAs衬底119上通过有机金属气相外延生长法生长了n型GaAs子集电极层(Si浓度5×1018cm-3，膜厚0.6μm)110、n型GaAs集电极层(Si浓度1×1016cm-3，膜厚0.8μm)109、p型GaAs基极层(C浓度4×1019cm-3，膜厚90nm)108、n型InGaP发射极层(InP摩尔比0.5、Si浓度3×1017cm-3，膜厚30nm)107、n型InGaAs发射极接触层(InAs摩尔比0.5、Si浓度1×1019cm-3，膜厚0.2μm)118(图35A)。
然后，使用高频溅射法，在晶片整个面淀积WSi(Si摩尔比0.3，膜厚0.3μm)112(图35B)，通过光刻和使用了CF4的干蚀刻，形成发射极112(图35C)。
然后，把n型InGaAs发射极接触层118和n型InGaP发射极层107加工成所希望的形状，形成发射极区域(图35D)。加工方法的例子如下所述。通过光刻和使用了蚀刻液(蚀刻液的组成例：磷酸∶过氧化氢水∶水＝1∶2∶40)的湿蚀刻，除去n型InGaAs发射极接触层118的不要区域。接着，通过使用了盐酸的湿蚀刻，除去n型InGaP发射极层107的不要区域。
然后，使用通用例子的剥离法，形成Ti(膜厚50nm)/Pt(膜厚50nm)/Au(膜厚200nm)基极113(图35E)。
然后，通过光刻和使用了蚀刻液(蚀刻液的组成例：磷酸∶过氧化氢水∶水＝1∶2∶40)的湿蚀刻，除去p型GaAs基极层108，形成基极区域。实施蚀刻直到n型GaAs集电极层109，使n型GaAs子集电极层110露出(图35F)。
然后，通过通用例子的剥离法，形成集电极115，在350℃，用30分钟形成合金(图35G)。集电极115的结构为AuGe(膜厚60nm)/Ni(膜厚10nm)/Au(膜厚200nm)的层叠体。
最后，形成元件间分离用的隔离沟120。形成连接基本HBT间的发射极之间、基极之间、集电极之间的布线(图35H)。须指出的是，所述各布线省略了图示。
另外，HBT各部分的平面形状如实施例6所述，当然能用各种形态实施。这里，省略了该点的详细说明。
实施例8
在本例子中，说明组合使用本发明的各种HBT构成功率放大器的例子。
图36是表示2级结构的功率放大器的例子的结构框图。图中，符号102、103分别是第一放大电路、第二放大电路。另外，符号104a、104b、104c分别是输入匹配电路、级间匹配电路、输出匹配电路。放大的高频信号从端子122输入到本功率放大器中，通过所述匹配电路104a、104b、104c、放大电路102、103放大后，从端子123输出。
第一放大电路102并联有6个实施例1中说明的平面形状是矩形形状的发射极HBT。
第二放大电路103并联有128个实施例6说明的具有平面形状为环状形状或者环状形状的一部分的发射极的HBT，在基极布线116上串联电阻117(图38)。该电阻的例子是WSiN。其室温下的电阻值为10Ω。如图39所示，该电阻117可以导入各基本HBT中。这时WSiN电阻的室温值是280Ω。本实施例的WSiN电阻的电阻值是一个例子，根据要求的功率放大器的规格而不同。
<功率放大器模块发明的特性例>
参照附图，说明通过本发明而取得的特性和效果。
图39和图40分别比较本发明的功率放大器的特性和以往技术的功率放大器的特性，进行了表示。测定条件为频率是1.9GHz，集电极电压3.4V，周围温度是-20℃到+85℃的范围。
图39表示了以往技术的功率放大器的功率增益和输出功率的关系。从图39可知，如果周围温度在-20℃到+85℃的范围变化，则功率增益变化3.3dB。而图40表示了本发明的功率放大器的功率增益和输出功率的关系。从图40可知，如果周围温度在-20℃到+85℃的范围变化，则功率增益变化降低到2.9dB。即根据本发明，功率增益的温度变化改善了0.4dB。
这样，本发明的功率放大器模块提供功率增益的温度依存性小的高性能功率放大器。另外，根据本发明的其他方面，能提供功率增益的温度依存性小的高性能功率放大器的制造方法。

Claims (24)

1.一种半导体器件，使用形成在半导体衬底上且具有平面形状为环状的发射极基极结区域的双极晶体管，其特征在于：
所述半导体衬底是在表面具有(100)(±5度)面的闪锌矿型半导体衬底，所述双极晶体管是发射极顶部型异质结双极晶体管，并且该异质结双极晶体管的基极存在于所述环状的发射极基极结区域的内侧。
2.根据权利要求1所述的半导体器件，其特征在于：
所述异质结双极晶体管的发射极基极结区域的外周不存在与[011]方向(±5度)大致平行的边。
3.根据权利要求1所述的半导体器件，其特征在于：
所述平面形状是多边形。
4.根据权利要求1所述的半导体器件，其特征在于：
所述平面形状是圆、椭圆或它们的一部分。
5.一种半导体器件，使用形成在表面具有(100)(±5度)面的闪锌矿型半导体衬底上且具有平面形状为非环状的发射极基极结区域的发射极顶部型异质结双极晶体管，其特征在于：
该异质结双极晶体管的基极集电极结区域的外周和发射极基极结区域的外周的与[01-1]方向大致平行方向的距离最小值比与[011]方向大致平行方向的距离最小值还大。
6.一种半导体器件的制造方法，其特征在于：依次经过以下步骤，包括：
异质结双极晶体管的发射极的形成、以该发射极为掩模的发射极台面的形成、基极的形成、向所述发射极和所述发射极台面的侧面的绝缘膜侧壁的形成、以所述发射极和该绝缘膜侧壁为掩模的基极台面的形成。
7.一种半导体器件，使用形成在半导体衬底上且具有平面形状为环状的发射极基极结区域的双极晶体管，其特征在于：
所述半导体衬底是在表面具有(100)(±5度)面的闪锌矿型半导体衬底，所述双极晶体管是发射极顶部型异质结双极晶体管，并且该异质结双极晶体管的基极存在于所述环状的发射极基极结区域的内侧的半导体器件是具有电容元件、电阻元件、电感元件、二极管中的至少一种的单片微波集成电路。
8.一种半导体器件，使用形成在表面具有(100)(±5度)面的闪锌矿型半导体衬底上，具有平面形状为非环状的发射极基极结区域的发射极顶部型异质结双极晶体管，其特征在于：
该异质结双极晶体管的基极集电极结区域的外周和发射极基极结区域的外周的与[01-1]方向大致平行方向的距离最小值比与[011]方向大致平行方向的距离最小值还大的半导体器件是具有电容元件、电阻元件、电感元件、二极管中的至少一种的单片微波集成电路。
9.一种功率放大器模块，其特征在于：多级连接把至少一个以上的双极晶体管并联而构成的第一放大电路、把至少一个以上的双极晶体管并联而构成第二放大电路；
所述第一放大电路具有的双极晶体管作为平面配置，是在发射极两侧具有基极的双极晶体管；
所述第二放大电路具有的双极晶体管作为平面配置，是具有依次配置了基极、发射极和集电极的部分，并且所述集电极具有包围所述基极的至少一部分的部分的双极晶体管。
10.根据权利要求9所述的功率放大器模块，其特征在于：
在发射极两侧具有基极的构成所述第一放大电路的双极晶体管的所述发射极具有四边形的平面形状；
具有依次配置了基极、发射极和集电极的部分，并且所述集电极具有包围所述基极的至少一部分的部分的构成所述第二放大电路的双极晶体管的所述发射极在内部具有空间，并且至少具有曲线部和直线部的任意一者，具有封闭的平面图形；
在所述发射极的平面图形的内部的空间部分中配置了所述基极。
11.根据权利要求9所述的功率放大器模块，其特征在于：
所述第一放大电路具有的双极晶体管的所述基极的平面形状是四边形。
12.根据权利要求2所述的功率放大器模块，其特征在于：
所述第一放大电路具有的双极晶体管的所述基极的平面形状是四边形。
13.根据权利要求9所述的功率放大器模块，其特征在于：
所述第二放大电路具有的双极晶体管的所述发射极的平面形状是环状。
14.根据权利要求10所述的功率放大器模块，其特征在于：
所述第二放大电路具有的双极晶体管的所述发射极的平面形状是环状。
15.根据权利要求9所述的功率放大器模块，其特征在于：
所述第二放大电路具有的双极晶体管的所述发射极的平面形状是环状的一部分。
16.根据权利要求10所述的功率放大器模块，其特征在于：
所述第二放大电路具有的双极晶体管的所述发射极的平面形状是环状的一部分。
17.根据权利要求9所述的功率放大器模块，其特征在于：
所述第一放大电路和所述第二放大电路是分别形成在不同的半导体衬底上的放大电路。
18.根据权利要求9所述的功率放大器模块，其特征在于：
所述第一放大电路和所述第二放大电路是分别形成在一个半导体衬底上的放大电路。
19.根据权利要求9所述的功率放大器模块，其特征在于：
所述第一放大电路是驱动级，并且所述第二放大电路是输出级。
20.根据权利要求9所述的功率放大器模块，其特征在于：
所述第二放大电路是驱动级，并且所述第一放大电路是输出级。
21.根据权利要求9所述的功率放大器模块，其特征在于：
所述双极晶体管的发射极层是从InGaP、AlGaAs、InP和InGaAlAs的群中选择的至少一者。
22.根据权利要求9所述的功率放大器模块，其特征在于：
所述第二放大电路的基极区域连接了具有负的温度系数的电阻。
23.根据权利要求10所述的功率放大器模块，其特征在于：
所述第二放大电路的基极区域连接了具有负的温度系数的电阻。
24.一种功率放大器模块的制造方法，其特征在于：
包括：在半绝缘性衬底的上部上至少层叠集电极用半导体层，在所述集电极用半导体层上形成基极用半导体层，在所述基极用半导体层上层叠形成发射极用半导体层的步骤；
在所述发射极用半导体层的上部形成所希望形状的发射极的步骤；
把所述发射极用半导体层加工成台面形状，形成发射极区域的步骤；
在所述基极用半导体层上形成基极的步骤；
把所述基极用半导体层加工为搭载了在平面区域内包含所述发射极区域的区域的台面形状，形成基极区域的步骤；
形成集电极的步骤；
并且在所述发射极和基极的加工步骤中：
对于第一放大电路具有的双极晶体管区域，作为平面配置，加工为在发射极两侧具有基极的电极的平面配置；
而对于所述第二放大电路具有的双极晶体管区域，作为平面配置，以具有依次配置了基极、发射极和集电极的部分，并且所述发射极是具有包围所述基极的至少一部分的部分的电极的平面配置的配置，进行加工。
CN03110562A 2002-04-10 2003-04-10 半导体器件及其制造方法和功率放大器模块 Pending CN1450652A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002107286A JP2003303827A (ja) 2002-04-10 2002-04-10 半導体装置及びその製造方法
JP107286/2002 2002-04-10
JP63047/2003 2003-03-10
JP2003063047A JP2004274430A (ja) 2003-03-10 2003-03-10 電力増幅器モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
CN1450652A true CN1450652A (zh) 2003-10-22

Family

ID=28456377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03110562A Pending CN1450652A (zh) 2002-04-10 2003-04-10 半导体器件及其制造方法和功率放大器模块

Country Status (5)

Country Link
US (1) US6943387B2 (zh)
EP (1) EP1353384A3 (zh)
KR (1) KR20030081094A (zh)
CN (1) CN1450652A (zh)
TW (1) TW200405475A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244003A (zh) * 2011-06-20 2011-11-16 中国科学院微电子研究所 一种InP HBT器件侧墙的制备方法
CN101517744B (zh) * 2006-09-22 2012-07-18 英特尔公司 用于深亚微米制造工艺的对称双极结型晶体管
CN103093018A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 用于提取hbt器件中基区寄生电阻的方法
CN105261639A (zh) * 2014-07-18 2016-01-20 稳懋半导体股份有限公司 异质接面双极性电晶体
CN109659286A (zh) * 2017-10-11 2019-04-19 株式会社村田制作所 功率放大器模块
CN111916494A (zh) * 2019-05-08 2020-11-10 株式会社村田制作所 半导体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1353384A3 (en) * 2002-04-10 2005-01-12 Hitachi, Ltd. Heterojunction bipolar transistor, manufacturing thereof and power amplifier module
JP2004146748A (ja) * 2002-10-28 2004-05-20 Alps Electric Co Ltd 薄膜キャパシタ素子
JP2004296567A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2008513167A (ja) * 2004-09-21 2008-05-01 タイムプレイ アイピー インク 多人数参加型ゲームのシステム、方法および手持ち式コントローラ
JP2006129443A (ja) * 2004-09-30 2006-05-18 Renesas Technology Corp 高周波電力増幅器
JP2006156776A (ja) * 2004-11-30 2006-06-15 Toshiba Corp 半導体装置
JP2006165248A (ja) * 2004-12-07 2006-06-22 Renesas Technology Corp 半導体装置およびその製造方法
US20080157081A1 (en) * 2006-12-28 2008-07-03 Samsung Electronics Co., Ltd. Organic light emitting device and method for manufacturing the same
US8020128B2 (en) * 2009-06-29 2011-09-13 International Business Machines Corporation Scaling of bipolar transistors
US8119522B1 (en) 2010-11-08 2012-02-21 International Business Machines Corporation Method of fabricating damascene structures
US10056518B2 (en) * 2014-06-23 2018-08-21 Qorvo Us, Inc. Active photonic device having a Darlington configuration
US9933304B2 (en) 2015-10-02 2018-04-03 Qorvo Us, Inc. Active photonic device having a Darlington configuration with feedback
US10147833B2 (en) 2016-04-15 2018-12-04 Qorvo Us, Inc. Active photonic device having a Darlington configuration with feedback
US11309412B1 (en) * 2017-05-17 2022-04-19 Northrop Grumman Systems Corporation Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring
KR20220036128A (ko) * 2020-09-15 2022-03-22 삼성전기주식회사 전력 증폭기 시스템
NL2032932B1 (en) * 2022-09-01 2024-03-18 Ampleon Netherlands Bv Digital rf amplifier

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053204A (ja) 1991-06-26 1993-01-08 Hitachi Ltd 耐α線半導体装置、半導体集積回路装置および論理計算装置
JP2001118319A (ja) * 1992-12-15 2001-04-27 Hitachi Ltd データ再生装置
US6045614A (en) * 1996-03-14 2000-04-04 Raytheon Company Method for epitaxial growth of twin-free, (111)-oriented II-VI alloy films on silicon substrates
JP3345293B2 (ja) * 1997-02-27 2002-11-18 日本電信電話株式会社 ヘテロ接合型バイポーラトランジスタ
US6236071B1 (en) * 1998-07-30 2001-05-22 Conexant Systems, Inc. Transistor having a novel layout and an emitter having more than one feed point
US6521917B1 (en) * 1999-03-26 2003-02-18 Matsushita Electric Industrial Co., Ltd. Semiconductor structures using a group III-nitride quaternary material system with reduced phase separation
JP3341740B2 (ja) * 1999-11-15 2002-11-05 日本電気株式会社 ヘテロバイポーラ型トランジスタ及びその製造方法
JP3681942B2 (ja) * 1999-12-28 2005-08-10 松下電器産業株式会社 バイポーラトランジスタの製造方法
US6472680B1 (en) * 1999-12-31 2002-10-29 Matsushita Electric Industrial Co., Ltd. Semiconductor structures using a group III-nitride quaternary material system with reduced phase separation
US6472679B1 (en) * 1999-12-31 2002-10-29 Matsushita Electric Industrial Co., Ltd. Semiconductor structures using a group III-nitride quaternary material system with reduced phase separation and method of fabrication
JP2001217404A (ja) 2000-02-01 2001-08-10 Promos Technol Inc 深いトレンチキャパシターの製造方法
JP2001230261A (ja) 2000-02-16 2001-08-24 Nec Corp 半導体装置及びその製造方法
JP3730873B2 (ja) * 2000-03-16 2006-01-05 ノースロップ・グラマン・コーポレーション 片持ちベースを有する超高速ヘテロ接合バイポーラ・トランジスタ
JP3421631B2 (ja) * 2000-03-24 2003-06-30 富士通カンタムデバイス株式会社 半導体集積回路装置およびその製造方法
JP2001345329A (ja) * 2000-06-01 2001-12-14 Hitachi Ltd 半導体装置およびそれを用いた電力増幅器
EP1353384A3 (en) * 2002-04-10 2005-01-12 Hitachi, Ltd. Heterojunction bipolar transistor, manufacturing thereof and power amplifier module

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101517744B (zh) * 2006-09-22 2012-07-18 英特尔公司 用于深亚微米制造工艺的对称双极结型晶体管
CN102244003A (zh) * 2011-06-20 2011-11-16 中国科学院微电子研究所 一种InP HBT器件侧墙的制备方法
CN103093018A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 用于提取hbt器件中基区寄生电阻的方法
CN103093018B (zh) * 2011-11-04 2016-02-10 上海华虹宏力半导体制造有限公司 用于提取hbt器件中基区寄生电阻的方法
CN105261639A (zh) * 2014-07-18 2016-01-20 稳懋半导体股份有限公司 异质接面双极性电晶体
CN105261639B (zh) * 2014-07-18 2019-02-26 稳懋半导体股份有限公司 异质接面双极性电晶体
CN109659286A (zh) * 2017-10-11 2019-04-19 株式会社村田制作所 功率放大器模块
CN109659286B (zh) * 2017-10-11 2023-09-01 株式会社村田制作所 功率放大器模块
CN111916494A (zh) * 2019-05-08 2020-11-10 株式会社村田制作所 半导体装置

Also Published As

Publication number Publication date
EP1353384A3 (en) 2005-01-12
KR20030081094A (ko) 2003-10-17
US6943387B2 (en) 2005-09-13
EP1353384A2 (en) 2003-10-15
TW200405475A (en) 2004-04-01
US20030218185A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
CN1450652A (zh) 半导体器件及其制造方法和功率放大器模块
JP4977313B2 (ja) ヘテロ接合バイポーラトランジスタ
CN101320733B (zh) 半导体器件及其制造方法
CN1961412A (zh) 半导体器件
CN1819265A (zh) 半导体装置及半导体装置的制造方法
CN1855533A (zh) 异质结双极晶体管及其制造方法
CN1667804A (zh) 异质结双极晶体管及其制造方法
CN1722435A (zh) 半导体装置及其制造方法
JP4216634B2 (ja) 半導体装置
CN1495909A (zh) 双极晶体管及其制造方法
JP2002252344A (ja) 半導体装置およびその製造方法
CN107004600B (zh) 异质结双极晶体管
US8358005B2 (en) Packaged gallium nitride material transistors and methods associated with the same
CN1248296C (zh) 硅－双极型晶体管,电路设置和制造硅－双极型晶体管的方法
CN1877838A (zh) 半导体器件及其制造方法
CN1897301A (zh) 双极晶体管和功率放大器
US20030186509A1 (en) Method of manufacturing semiconductor device
CN1149648C (zh) 集电极朝上的射频功率晶体管及其制造方法
CN1864268A (zh) 具有隧道式mis发射结的异质结双极晶体管
CN113903799B (zh) 垂直的高阻断的iii-v族双极晶体管
CN1655363A (zh) 双极晶体管
WO2019001144A1 (zh) 多重外延层的共射共基晶体管
TWI652819B (zh) 用於功率放大器晶片的石墨烯散熱構裝
JP2010183054A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
TWI778598B (zh) 功率電晶體的製作方法及功率電晶體

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication