CN1864268A - 具有隧道式mis发射结的异质结双极晶体管 - Google Patents

具有隧道式mis发射结的异质结双极晶体管 Download PDF

Info

Publication number
CN1864268A
CN1864268A CNA2004800290649A CN200480029064A CN1864268A CN 1864268 A CN1864268 A CN 1864268A CN A2004800290649 A CNA2004800290649 A CN A2004800290649A CN 200480029064 A CN200480029064 A CN 200480029064A CN 1864268 A CN1864268 A CN 1864268A
Authority
CN
China
Prior art keywords
emitter
layer
optionally
metal
rare earth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800290649A
Other languages
English (en)
Inventor
肖恩·约瑟夫·坎宁安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commonwealth Scientific and Industrial Research Organization CSIRO
Original Assignee
Commonwealth Scientific and Industrial Research Organization CSIRO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commonwealth Scientific and Industrial Research Organization CSIRO filed Critical Commonwealth Scientific and Industrial Research Organization CSIRO
Publication of CN1864268A publication Critical patent/CN1864268A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7311—Tunnel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0895—Tunnel injectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供了一种用于高性能异质结双极晶体管的方法和结构，该晶体管适用于化合物半导体系统(例如砷化镓(GaAs))，并且该晶体管利用了由多个金属层和多个超薄绝缘层形成的发射结。所选择的金属层具有功函数，当沉积在超薄绝缘层之上时，形成了隧道式金属－绝缘体－半导体结。该绝缘层可以由稀土氧化物(例如氧化钆(Gd2O3))制成，其在化合物半导体基板上外延地生长，并且可覆盖有第二超薄绝缘层。

Description

具有隧道式MIS发射结的异质结双极晶体管
技术领域
本发明总体涉及集成电路。更具体地说，本发明提供了一种用于包括化合物半导体材料的金属-绝缘体-半导体(MIS)晶体管结构的制造方法和结构。然而，应该理解，可以有很多变化、更改和替换。这将便于在下文中描述涉及包括GaAs基板的MIS异质结双极晶体管(HBT)的本发明，但是，应该理解，本发明并不仅仅限于该用途。
背景技术
本发明已经确定了以下的发明背景和相关技术。多年来，装置设计者已经认识到带隙工程技术在设计用于高性能应用的晶体管装置(器件)中的重要性。如本领域所公知的，带隙工程技术是由具有类似的晶体结构但内在的电子能级不同的材料制造半导体结的技术。由不同材料形成的结一般被称作异质结。通过选择合适的材料，能提高穿过这些结的电子转移。
基于砷化镓(GaAs)、磷化铟(InP)和其他元素化合物的化合物半导体材料体系可以用作基底，在该基底上能够形成异质结，并且从该基底能够构造超高性能晶体管。
由诸如GaAs的材料制成的单晶颗粒可以生长并切片以形成晶片基板。不同材料的层可以在这些晶片的表面上外延地(取向)生长，然后通过蚀刻而图样化以形成诸如异质结双极晶体管(HBT)的装置。这些装置由不同材料的层制成，其掺杂有杂质以使其为多电子型(n-型)或缺电子型(p-型)。这样，可以形成期望的p-n结，它可以提高晶体管中的载荷子运输。
例如，在砷化镓晶片上，可以使用诸如磷化铟镓(InGaP)、砷化铟镓(InGaAs)、砷化铝镓(AlGaAs)和砷化铝(AlAs)的材料层来形成传统的异质结。在磷化铟晶片上，可以使用铟镓砷化物材料来形成异质结。在每种情况下，可以通过改变材料的元素成分的相对比例来控制异质结的带隙和能带偏移。虽然在传统的装置中已经有显著的进步，但仍旧存在许多局限性，需要另外的改进。
图1示出了用于形成传统的npn GaAs HBT的典型的层结构。
典型地，设计层结构使其不仅实现晶体管期望的电子特性，还使晶片具有诸如选择性蚀刻的处理优点。选择性蚀刻技术允许在晶片的一些区域去除一层而不影响在下面的层或周围的层。这在控制蚀刻过程中非常重要，蚀刻过程需要在可能会非常薄(例如，100-500埃)的层的界面上突然停止。
晶体管性能不仅取决于层材料的选择，还取决于层的厚度。层厚度的选择有时涉及一些晶体管参数之间的折衷。例如，在传统的装置中，高速装置通常需要薄层来缩短电子跃迁时间，而高功率装置一般需要厚层以耐受高压。因此，一般说来，完全最优化传统晶体管(使其高速和高工作电压)是不可能的。图1还示出了现有技术npn GaAs/lnGaP HBT装置的典型的层厚度。
晶体管性能也受装置几何形状的影响。例如，为了最大化装置的工作频率，使装置尽可能的小是有利的。装置的最大工作频率随装置变小而增加，因为通过使装置变小降低了结电容和扩展电阻。扩展电阻是由典型半导体材料的电阻率和接触的物理位移(physicaldisplacement)导致的在横向(lateral)基极接触和装置的中央有源区之间遇到的电阻。
图2提供了某种传统装置结构的实施例。
发射极台面结构200包括四个半导体层：
●层204，形成发射极/基极异质结的发射端，并且由具有与相邻层不同蚀刻特性的材料制成；
●层203，为缓冲/隔离层；
●层202，为分级结构，其从与层203的界面处的GaAs晶格间距到与层201的界面处的InGaAs(50％Ga)的晶格间距不等；以及
●层201，其允许非合金欧姆接触制成发射极结构。
发射极台面200的形成过程如下：首先在晶片表面上沉积并图样化发射极接触层205，该晶片有如图1所示的层结构。接着，除了由发射极接触层205保护的区域，蚀刻发射极层201、202和203。蚀刻停止在层204，因为层204不受用于去除层201-203的蚀刻剂的影响。然而，蚀刻在水平方向上继续，并且促进了发射极台面结构的底切侧壁的产生。
然后使用不影响下面的基极层207的蚀刻剂去除层204。这样，可以在不削减很薄的基极层207的情况下形成发射极台面。
利用定向沉淀法将基极接触层206沉积在整个基极和发射极区之上。由于发射极台面结构的侧壁是底切的，发射极接触层205产生阴影区，其允许基极接触层206b沉积在十分接近发射极而不接触发射极的位置，不包括无害地沉积在发射极欧姆之上的206a。传统的装置用这种方式实现了基极发射极结连接的自校准，从而通过使基极扩展电阻最小化而提高了装置的性能。
然而，在传统过程中经常遇到的主要问题是，发射极台面的蚀刻剖面取决于发射极层的晶体结构，这将使得发射极在图3所示的X和Y维中被不同地蚀刻。
沿Y轴观看的发射极台面的侧视图301示出了由沿该维的晶体取向所产生的蚀刻剖面303。发射极台面相对于发射极接触在这些侧面上底切。这使得在基极接触302的沉积过程中产生了阴影区，这确保了与发射极台面的隔离304。
沿X轴观看的同一发射极台面的侧视图311示出了由晶体取向产生的不同的蚀刻剖面313。如果发射极接触和顶面结合良好，其能够阻止沿着发源于该点的晶面蚀刻台面。这意味着发射极台面的侧壁能突出在发射极接触的周边之外，以使基极接触312与发射极台面相接触，从而导致形成不想要的附加连接314。这些附加连接是严重的问题，它限制了传统HBT制造中的装置和电路的成品率。
传统HBT的生产商在制造与发射极接触的连接中也遇到了问题，因为如图4所示，这些连接从绝缘面纵向(竖直)位移，金属互连沉积在晶片上的该绝缘面上。
为了使传统晶片上的装置相互电绝缘，有时会蚀刻外延层以便在下面的彼此物理绝缘的半绝缘基板上形成台面结构。这产生了与图4a所示的结构类似的结构。
发射极台面401建立在基极-集电极台面402之上，该基极-集电极台面又建立在半绝缘基板403之上。通过以拱的形式沉积的金属404来形成与发射极欧姆接触409的连接。该拱形结构或者形成“空中桥梁”，或者形成由下面的聚合物(未示出)支撑的相似的结构。设置该拱，以便实现从晶体管台面的壁的水平位移，从而提供电绝缘，同时跨过从发射极欧姆到半绝缘基板表面的垂直位移。这些连接可以部分地不支撑407并且易碎，这限制了装置生产成品率。
如图4b所示，注入也用于使晶体管绝缘。将一些成分注入基极和集电极层418的冗余部分使它们绝缘，而不是蚀刻掉不想要的基极-集电极台面层。这减小了晶体管的垂直剖面，并且减轻了上述问题，但并没有克服这些问题。
因为发射极互连金属404/414倾向于变厚(例如：2-3微米)以增强所获得的结构，因此难以使该层图样化而形成与发射极欧姆409/419的亚微米尺寸的连接。需要发射极欧姆409/419大于互连拱404/414的底部，以考虑到在制造过程中可能的校准误差。因此发射极拱结构设定了发射极面积不能再降低的下限。这限制了传统装置规格大约在1微米的发射极宽度，并且阻碍了通过使装置更小而改善晶体管高频率性能。
双极晶体管的设计者一直努力提高装置的电流增益，其能提高效率并降低噪音指数。电流增益定义为集电极给与基极电流的比率，并且可以通过提高发射极效率来增加电流增益。
在传统的化合物半导体晶体管中，基极-发射极连接周围的表面泄露效应(例如，由高表面复合速度引起)增加了基极-发射极泄露电流，并且降低了电流增益。当将装置做得更小以提高它们的工作频率时，发射极面积与发射极周长(periphery)的比率降低。因此，在发射极边缘的表面泄露电流表现为总发射极电流的更大比率，因而降低了电流增益。因而，将晶体管做得更小以提高它们的高频性能，却有害于它们的增益、效率和噪声指数。
因此，希望设计一种在较高频率时具有高增益和低噪声特性的晶体管的制造方法。
传统的HBT装置通过使用增加本征电流增益的特殊的发射极结构(异质结)来解决这一难题。这些结构将宽带隙材料用于发射极层，其阻止了从基极到发射极的空穴注入，因此提高了本征电流增益。为这一目的，在GaAs基板上制成的HBT使用AlGaAs或InGaP。这些材料的选择性蚀刻特性也允许这些材料的“突出部分”213位于发射极台面的底部周围(如图2所示)。由于这层非常薄，它变得完全耗尽载荷子，因此起到阻止“无用的”发射极表面电流到达基极的屏障的作用。
形成发射极台面和周围欧姆和互连结构所需要的工艺的复杂性极大地累及装置和电路的生产成品率。例如，包含了数千个HBT的电路通常具有低于50％的成品率。
本申请的发明人进一步认识到对于半导体设计和制造技术已经进行了大量的改进。在这点上，本申请的发明人也已经认识到下述内容。
最近，M.Hong等人在Mat，Res.Soc.Proc.，Vol.535，1999上发表的题为“Single Crystal Gd2O3 Films Epitaxially Grown on GaAs-ANew Dielectric for GaAs Passivation”的论文首次描述了一种新型的钝化方法。多年来，研究人员使用氧化镓(Ga2O3)和氧化钆(Gd2O3)的组合，试图在GaAs上生长绝缘膜。该论文描述了Gd2O3膜可以在GaAs上外延地(取向附生的)生长作为单晶结构。这一发现是出乎意料的，因为两种材料的晶格常数之间有较大的失配(Gd2O3和GaAs的晶格常数分别是10.8A°和5.6A°)。
B.P.Gila在phys.stat.sol.(a)188，No.1，239-242，2001中发表的另一篇题为“Gadolinium Oxide and Scandium Oxide：GateDielectrics for GaN MOSFETs”的论文描述了将Gd2O3用作氮化镓上的钝化层。
将金属发射极结构用于硅双极晶体管的原理是已知的。在M.A.Green等人在IEEE Electron Device Letters，vol.EDL-4，No.7，pp225-227，July 1983中发表的题为“Super-Gain Silicon MISHeterojunction Emitter Transistors”的论文中可以找到这类晶体管的基本原理的说明。这些装置的发射器由低功函数的金属(例如镁)制成，沉积在大约20埃厚的超薄二氧化硅绝缘层之上。
图5示出了这类晶体管的发射极-基极结在零偏压条件下的能带图。选择低功函数的金属用于发射极，以使电子能够从金属的导带穿过绝缘层进入p-型基极层，形成假-n-型反型层。因为这类结的能带结构，发射极-基极电流主要是由从发射极到基极的电子隧穿而导致的，并且有效地阻止了从基极到发射极的空穴注入。这提高了晶体管的电流增益并减少了噪声产生的来源。已经报道了具有高达25,000电流增益的硅晶体管。
为了使MIS晶体管正常运行，需要所选的用于超薄绝缘体的材料能够钝化下面的半导体表面并消除会扭曲能带结构和妨碍电子转移的表面态。虽然已知二氧化硅在硅上形成良好的钝化层，但是多年来仍未报道过用于化合物半导体(例如砷化镓)的等效的钝化材料。
本说明书中的文献、装置、法案或常识的任何论述都被包括在内以便用于解释本发明的上下文，不应该将其作为允许任何材料形成澳大利亚或其它地区在本申请及权利要求的优先权日之前或当天的相关技术中的现有技术基础或公知常识的一部分。
本发明的目的在于提供一种改进的MIS HBT装置和生产方法。
本发明进一步的目的是减少至少一个与现有技术相关的缺陷。
发明内容
根据本发明，提供了改进的集成电路。更具体地，本发明提供了一种用于高性能异质结双极晶体管的方法和结构，该晶体管适用于化合物半导体材料系统(例如砷化镓)，并且使用了由多个金属层和多个超薄绝缘层形成的发射结。所选择的金属层具有功函数，当将其沉积在超薄绝缘层之上时，其形成隧道效应的金属-绝缘体-半导体(MIS)发射结。可以用诸如氧化钆(Gd2O3)的稀土氧化物制成绝缘层，其在化合物半导体基板上外延地生长，并且可覆盖有第二超薄绝缘层。
在一具体实施例中，本发明提供了包括III/V化合物半导体材料的金属-绝缘体-半导体晶体管结构。该结构包括：集电区；与该集电区相连的基极层；连接至该基极层的超薄绝缘层，包括稀土氧化物；以及连接至该超薄绝缘层的发射极结构，包括多个金属层。
在可选的具体实施例中，本发明提供了一种用于制造包括III/V化合物半导体材料的金属-绝缘体-半导体晶体管结构的方法。该方法包括提供具有表面区的半导体基板。该方法还包括在部分的该基板中形成集电区，以及在该集电区上形成基极层。该方法包括在该基极层上形成稀土氧化物层，以及使用单程式操作在该稀土氧化物层上选择性地沉积发射极层和发射极覆盖层。该方法包括选择性地移除至少部分该发射极层，同时底切部分该发射极覆盖层以减小发射极层的宽度。该方法包括在基极和发射极区上选择性地沉积基极接触层以形成基极接触。该基极接触可相对于发射极结构自校准(自动调整)。
在又一可选实施例中，本发明提供了一种用于制造包括III/V化合物半导体材料的金属-绝缘体-半导体晶体管结构的方法。该方法包括提供半导体基板，并在该基板中形成集电区。该方法还包括在该集电区上形成基极层，以及在该基极层上形成稀土氧化物层。该方法包括选择性地将离子注入该基板，使其绝缘并形成隔离区，以及以单程式操作在稀土氧化物上选择性地沉积发射极层和发射极覆盖层。该方法还包括选择性地移除至少部分该发射极层，同时底切部分该发射极覆盖层以减小发射极层的宽度，以及在基极和发射极区上选择性地沉积基极接触层来形成基极接触，该基极接触可对于发射极结构自校准。
在另一实施例中，本发明提供了一种用于制造包括III/V化合物半导体材料的MIS HBT晶体管结构的方法。该方法包括提供半导体基板，并且在该基板中形成覆盖式集电区。该方法还包括在该集电区上形成覆盖式基极区，并在该基极区上形成覆盖式稀土氧化物。该方法还可以进一步包括选择性地注入一个或多个区域，以形成一个或多个隔离区。
在另一实施例中，本发明提供了一种用于制造包括III/V化合物半导体材料的MIS HBT晶体管结构的方法。该方法包括提供半导体基板，并且在基板中形成集电区。该方法还包括在该集电区上形成基极区，以及在该基极区上形成稀土氧化物。该方法包括在该稀土氧化物上形成覆盖式发射极层，以及在该发射极层上形成覆盖式发射极覆盖层。还可以包括至少使该覆盖式发射极覆盖层图样化的步骤，以限定一个或多个发射极结构的第一部分，以及限定一个或多个互连结构的第二部分。
在另一方面，本发明还提供了一种用于在化合物半导体基板上产生高性能MIS HBT晶体管的制造方法。该制造方法允许通过将金属发射极层用作使该装置和其他元件相连接的方式来制造亚微米尺寸的发射极结构。这使得发射极不再需要附加的金属互连层，该金属互连层阻止了传统的装置加工中发射极尺寸的减小。
根据具体实施例，用于描述晶体管的高频性能的品质因数是Ft和Fmax。Ft是在HBT的电流增益降到1的情况下的频率。Fmax是在装置的最大可用功率增益降到整数的情况下的频率。由砷化镓制成的传统的HBT装置的Ft和Fmax典型地分别约为50GHz和70GHz。高性能HBT的Ft和Fmax可以超过100GHz，超高性能HBT的Ft和Fmax可以超过150GHz。也可以使用其他定义。
本质上，本发明源自如下的认识：因为许多稀土元素具有非常相似的原子结构，所以可以预期广泛的稀土氧化物也可以用作各种化合物半导体材料的钝化层。可以预期形成X2O3(其中X是稀土元素)形式的三价氧化物的稀土元素适用于这一目的。这些稀土氧化物的应用的随后开发已经完全集中在用于化合物半导体MOSFET的栅极绝缘层的开发上。在这些装置中，特地将稀土氧化物制得足够厚以阻止电子穿过它们。据本申请的发明人所知，化合物半导体MIS HBT装置中的这些新材料(其中稀土氧化物足够薄以使电子穿过)的优点在现有技术中是未知的。
将氧化钆用作化合物半导体MOSFET装置(器件)中的栅极绝缘材料时，其特性的发现表明，它使诸如砷化镓的材料良好地钝化。本发明的申请人相信这种绝缘材料还适合用于诸如MIS双极晶体管的其他装置(其中表面钝化同样重要)。用于形成MIS结的绝缘材料的带隙是重要的材料参数。如果带隙过大(例如对于二氧化硅为9电子伏)，则绝缘体-半导体界面的势垒高度降低了电子穿过的可能性并且结的性能也降低。另一方面，如果绝缘体的带隙过窄，就不能阻止无用的电流(例如，npn双极晶体管中从基极到发射极的空穴电流)。因此，认为使用具有大于约3电子伏的带隙的绝缘体是有利的。
此外，本发明源自如下的认识：在传统的化合物半导体HBT中，在基极-发射极结中的电子的高表面复合速度产生了泄漏电流，该泄漏电流降低了晶体管电流增益，并增加了噪声指数。因为本发明利用了低功函数金属发射极和电子隧穿的绝缘层，所以与传统装置的表面泄漏电流相关的问题得以消除，并且发射极中的电子可以均匀地隧穿而到达基极。由于结的有利的能带结构，MIS结构还提高了从发射极流动到基极的电流与空穴电流的比率。因此，与传统的化合物半导体双极晶体管相比，本发明所得到的MIS结构具有更高的电流增益和较低的噪声指数。因此，本发明能够制造化合物半导体HBT晶体管，使得晶体管的尺寸缩减而不累及它们的电流增益和噪声指数。现有技术的化合物半导体双极晶体管中并未意识到这种MIS结构的优点，因为适用于MIS结的绝缘材料是未知的。
将在本说明书中披露和/或在所附的权利要求书中定义的其他方面和优选方面，构成本发明的说明的一部分。
已经发现本发明产生了许多优点，使得所得到的MIS HBT装置和制造方法：
●简化了制造要求，并增加了装置和电路成品率，
●使得所制造的装置具有亚微米发射极宽度，
●提高了发射极-基极结的重现性，以及
●提高了通过装置的电子迁移，并改善了发射极效率、电流增益、噪声指数和最大工作频率。根据实施例，可以实现一个或多个这些优点。
本发明的更广泛的适用性将通过下文中给出的详细说明而变得显而易见。但是，应该理解，仅以示例的方式给出了详细说明和具体实例，同时指出了本发明的优选实施例，因为，根据这些详细的说明，在本发明的精神和原则之内的各种变化和更改对于本领域的技术人员来说是显而易见的。
本发明的这个和其他的实施例、方面、优点以及特性将部分在随后的描述中阐述，并且通过参考本发明的以下描述以及参照附图、或通过实践本发明将使本发明对于本领域技术人员变得显而易见。通过在附加的权利要求中特别指出的方法、程序和组合可以实现并获得本发明的各个方面、优点和特性。
附图说明
通过参考以下结合附图的优选实施例的描述，本领域技术人员将会更好地理解本申请进一步的公开、目的、优点和方面，该附图仅是示例而已，并不用于限制本发明，附图中：
图1是传统的HBT装置结构的简图，
图2是GaAs/lnGaP npn传统的HBT装置的简图，
图3是传统发射极台面蚀刻剖面的简图，
图4a和4b是具有注入隔离的传统的HBT结构的简图，
图5是现有技术中已知的MIS双极晶体管的发射极-基极结的能带图，
图6是根据本发明实施例的npn GaAs MIS HBT层结构，
图7a-7c是根据本发明实施例的装置的简图，
图8a-8c是根据本发明实施例的装置的简图，
图9a-9c是根据本发明实施例的装置的简图，
图10是根据本发明实施例的蚀刻剖面的简图，
图11a-11b是根据本发明实施例的装置的简图，以及
图12a-12c是根据本发明实施例的装置的简图。
具体实施方式
在以下详细说明中，将参考构成本说明书一部分的附图，并且在附图中以示例的方式示出了具体的优选实施例，以该优选实施例的方式可以实施本发明。十分详细地描述了这些实施例，以使本领域技术人员能够实施本发明，并且应该理解，可以利用其他实施例，并且可以对本发明进行结构的、材料的和电学的改变而不偏离本发明的范围。因此，不应将下述详细说明理解为限制的意义，本发明的范围仅由所附的权利要求来限定。
根据本发明，提供了改进的集成电路。更具体地说，本发明提供了一种用于高性能异质结双极晶体管的方法和结构，该晶体管适用于化合物半导体材料系统(例如砷化镓)，并且利用了由多个金属层和多个超薄绝缘层形成的发射结。所选择的金属层具有功函数，当其沉积在超薄绝缘层之上时形成隧道式的金属-绝缘体-半导体(MIS)发射结。绝缘层由诸如氧化钆(Gd2O3)的稀土氧化物制成，该稀土氧化物在化合物半导体基板上外延地生长，其也可以覆盖有第二超薄绝缘层。本发明的其它细节可以在本说明书中找到，并且下面将更为具体地说明。
如图6所示，本发明优选地使用传统装置中所使用的具有同等的基极层、集电极层和次集电极层的化合物半导体片。本发明利用由稀土氧化物(例如Gd2O3)制成的薄绝缘层代替通常的发射极结构来钝化基极层。该绝缘层优选厚度在5埃到100埃之间，并通过外延生长技术(例如分子束蒸发)沉积在GaAs晶片上作为单晶膜。
将低功函数金属层沉积在超薄绝缘体之上以形成装置的发射极层。优选地，在晶片图样化过程中，将该层沉积在晶片上以产生装置和电路。优选地根据如下的要求选择金属发射极层的组分：
1)它具有低功函数，优选小于4.2eV，
2)它提供对下面的绝缘层良好的附着特性，
3)它具有高的熔融温度，并不易通过绝缘层扩散，
4)它能由化学试剂蚀刻而不影响下面的绝缘层，
5)它具有良好的导电性，
6)它具有良好的长期化学稳定性。
该金属发射极层优选由稀土金属例如钆，或锰、钛、铪或其他类似的低功函数金属制成。它也可以由半金属化合物(例如硫化镧、硫化钕)制成，该半金属化合物提供非常低的电子功函数以及良好的热稳定性和化学稳定性。它也可以由多种元素以无定形或分层结构制成，以实现上述的电学特性、化学特性或物理特性。该发射极层优选厚度在1000埃到5000埃之间。
应该理解，虽然此处为了简明的目的，通过npn装置结构描述了本发明，但是本发明的基本原理同样适用于pnp装置。因此，本发明也提供了用于pnp MIS HBT晶体管的结构。在这些装置中，将诸如镍、铂或钯的高功函数金属用于发射极金属。
如图6所示，该发射极层覆盖有第二金属层，第二金属层优选由具有如下特性的材料制成：
1)对用于蚀刻低功函数发射极层的化学过程的高耐受性，以及
2)高电导率。
发射极覆盖层优选为金，并且厚度在1000埃到10000埃之间。同样优选地，使用与沉积低功函数发射极层相同的处理步骤，将该发射极覆盖层沉积在晶片上。
可以在该发射极覆盖层和发射极层之间加入附加层来促进层之间的附着或阻止层的相互扩散。分别具有厚度为100埃和1000埃之间的钛和铂可用于这些目的。
从其他方面来说，本发明提供了一种形成自校准发射极-基极结的方法，该发射极-基极结使得基极和发射极接触之间的间隔最小化，并减小了基极扩展电阻，优选地根据下述说明。
用于制造npn MIS HBT晶体管的过程起始于具有与图7a相似的层结构的晶片。该装置层701-704的每一个作为单晶结构外延地沉积。通过随后在晶片表面上沉积并图样化两个金属层705和706来形成该装置的发射极。如图7b所示，可以使用众所周知的诸如剥离处理(lift-off process)的技术来完成这一过程。在这一过程中，将光刻胶707沉积在晶片表面，并且使其暴露并显影(developed)，以产生所示的剖面。将金属层705和706沉积在光刻胶层之上，形成发射极结构705a、706a。然后溶解光刻胶以去除多余的金属705b、706b，从而形成如图7c所示的结构。
该发射极覆盖层的主要目的在于通过选择性地蚀刻使发射极结构图样化，以在其周围产生“底切”剖面，从而允许晶体管的基极欧姆接触层以自校准的方式随后沉积在发射极周围。该发射极覆盖层的次要目的在于减小横向发射极电阻。
沉积基极欧姆接触的过程开始于如图8所示的底切发射极结构。这随后在发射极层的侧壁和随后沉积的基极欧姆接触层之间提供了横向空间。该横向蚀刻的深度优选约为1000埃。
图8a-8c示出了三种可选的发射极结构。
在图8a中，蚀刻剂用于去除发射极层805侧面的部分，以产生期望的底切剖面。选择发射极覆盖层的组成以抵抗该蚀刻过程，从而保护该发射极层的顶面。该覆盖层优选为金。
如图8a所示的蚀刻过程还去除了绝缘层804的暴露部分，以使随后将基极欧姆接触层直接沉积在基极层803的表面上。选择用于去除绝缘层804的蚀刻剂以避免蚀刻下面的基极层803。
利用诸如含水HCl的酸或诸如HN4OH的碱的湿法化学过程可用于此目的。可选地，可以使用利用含氯、氟或甲基的气态反应物的干法蚀刻过程。
可以使用湿法和干法蚀刻过程的组合来实现图8b所示的可选结构。可以使用上述的湿法过程来蚀刻发射极815，而使用定向干法蚀刻过程来去除绝缘层814。在这一过程中，发射极覆盖层816掩蔽并保护了绝缘层814免受该定向蚀刻过程。这一过程的优点在于绝缘层814钝化了发射极和基极接触之间的基极层813的表面，并提高了电流增益。
图8c示出了只蚀刻发射极层825的第三可选实施例。
图9a-c示出了对应于图8a-8c的基极欧姆沉积。，
将基极欧姆层沉积在发射极结构之上以形成基极接触909b/919b/929b。在该沉积过程中，发射极覆盖层906/916/926掩蔽了发射极层905/915/925，以使基极接触具有与发射极层隔开的横向间隔908/918/928。该间隔优选约为1000埃。
基极欧姆接触层909a，b/919a，b/929a，b优选地由厚度分别为200/200/2000埃的钛/铂/金层制成，或由厚度分别为400/200/200/2000的铂/钛/铂/金制成。
本发明提供了如图9c所示的简化的基极欧姆连接。选择基极欧姆接触层929a，b的组成以提供通过绝缘层924与基极层923的隧穿式接触。为此目的，首先沉积诸如铂、镍或钯的高功函数金属。该层优选由厚度分别为400/200/200/2000埃的铂/钛/铂/金制成。这种方法的优点在于绝缘层924钝化了晶体管的整个表面，并且简化了对于基极-发射极结的蚀刻要求。
本发明的发射极结构的优点在于很好地控制了发射极层的侧壁的蚀刻剖面。如前所述，传统化合物半导体HBT晶体管发射极的晶体结构导致了相对较差的发射极蚀刻剖面，并降低了装置制造的成品率。本发明使用了以无定形态或多晶态沉积的金属，并且该金属在所有维数中都具有均一的蚀刻特性。这在使用化合物半HBT的情况下被认为是独特的。这提供了如图10所示的高重现性的蚀刻剖面1002/1012以及高制造成品率。
从其它方面来说，本发明还提供了一种制造HBT晶体管的方法，其中，该晶体管的发射极层也设置有使发射极和其它装置互连的装置(方式)。
由于本发明的发射极和发射极覆盖层是金属的，所以它们能用于使发射极和其它装置互连。这避免了用于连接发射极接触和其它传统装置所需要的第二、独立的金属化过程。
图11a示出了传统HBT的发射极和基极连接。为了缩小装置的垂直剖面，使用离子注入来产生装置隔离区1101。典型地，通过诸如空中桥梁的非平面互连1105进行装置的发射极接触1104b的连接。如前所述，发射极互连结构1105的尺寸和校准要求阻止了用于提高传统装置高频性能的传统装置尺寸的减小。
图11b示出了本发明的发射极和基极接触。离子注入用于形成隔离区1121。金属层1131和1132在区1133形成HBT晶体管的发射极，在区1134形成发射极互连结构元件。这意味着发射极结构的宽度(垂直于所画图形的页面)可以减小到1微米以下，并且该宽度仅由用于使发射极金属层图样化的光刻的分辨度来限制。这显著地改善了高频性能。
从其它方面来说，本发明还提供了一种包括多个超薄绝缘层的MIS HBT晶体管结构，每一个绝缘层都具有不同的组成和蚀刻性能，发射极层金属就沉积在其上。
图12示出加入了双绝缘层的本发明的方案。
为了钝化基极层1201的表面，第一绝缘层1202在该表面上外延地生长。这一层优选厚度在5埃到100埃之间。第二绝缘层1203沉积在第一绝缘层上，并具有和第一绝缘层相似的厚度范围，不需要钝化下面的层，并且能够以无定形或多晶形的形式沉积。选择具有与下面的层1202不同的蚀刻特性的第二层1203的组合物，从而可以在不损坏该层的情况下选择性地去除第二层。第二层1203优选是氮化硅或二氧化硅。
在沉积发射极金属之前，空穴1204在上部绝缘层1203中的一些位置是开放的。使用含氟反应物的干法蚀刻过程可以用于此目的。
然后，沉积发射极金属，以形成发射极结构1205a/1206a和1205b/1206b。因为两个发射极结构具有不同的绝缘层整体厚度，所以两个晶体管的电子的隧穿特性将是不同的，这使得相同晶片上的装置被制成不同的特性。例如，具有较厚绝缘层的装置会在高能量水平下将电子发射进入基极，以使电子发射式地朝集电极移动，从而增加了装置的工作频率。然而，这一改进可能引起装置功率效率的耗费。尽管如此，本发明使得电路设计者能够为不同的应用在单个晶片上定制单独的晶体管的性能。
虽然已经结合具体实施例描述了本发明，应该理解，可以对本发明作进一步的修改。本申请覆盖总体上遵循本发明原理(并且包括诸如源自本发明所属技术领域的公知常识或惯例、以及适用于并且可以应用于上述基本特征的本发明的原理)的本发明的任何变换应用或修改。
由于可以以多种方式实施本发明而不偏离本发明的本质特征的精神，因此，应该理解，除非另有说明，上述实施例并不用于限制本发明，而应当具有在所附的权利要求所限定的本发明的精神和范围内的广泛的解释。各种修改和等同设置包括在本发明和所附权利要求的精神和范围之中。因此，应该理解，具体实施例是用于说明实践本发明的原理的多种方式。在下述权利要求中，装置加功能条款覆盖实施所定义的功能的结构，不仅是结构上的等效，而且是等效的结构。例如，虽然由于钉子利用圆柱形面把木质部分固定在一起，而螺丝钉利用螺旋状面把木质部分固定在一起，钉子和螺丝钉可能不是结构上的等效物，但是在紧固木质部件的环境中，钉子和螺丝钉是等效的结构。
本说明中所使用的“包含/包括”是为了具体化所述特性、整体、步骤或部件的存在，但并不排除存在或附加一个或多个其它特性、整体、步骤、部件或它们的组合。因此除非上下文明确要求相反的含义，否则，在整个说明书和权利要求中，单词“包含”“包括”等可解释为包括的意思，而不是排他或穷举的意思；即“包括，但不限于”的意思。

Claims (52)

1.一种适用于化合物半导体金属-绝缘体-半导体装置的分层材料设置，包括超薄绝缘层。
2.根据权利要求1所述的设置，其中，所述装置为包括超薄绝缘层的双极晶体管，所述超薄绝缘层由具有大于3电子伏的带隙的材料制成。
3.一种包括III/V化合物半导体材料以及根据权利要求1或2所述的分层材料设置的金属-绝缘体-半导体晶体管结构，所述结构进一步包括：
集电极区；
基极层，连接至所述集电极区；
超薄绝缘层，包括连接至所述基极层的稀土氧化物；以及
发射极结构，包括连接至所述超薄绝缘层的多个金属层。
4.根据权利要求3所述的结构，其中，所述发射极结构形成NPN晶体管的一部分，并且包括：
连接至所述超薄绝缘层的低功函数金属层；以及
发射极覆盖层，包括连接至所述低功函数金属层的具有与所述低功函数金属不同的蚀刻特性的金属。
5.根据权利要求3所述的结构，其中，所述发射极结构形成PNP晶体管的一部分，并且包括：
连接至所述超薄绝缘层的高功函数金属层；以及
发射极覆盖层，包括连接至所述高功函数金属层的具有与所述高功函数金属不同的蚀刻特性的金属。
6.根据权利要求3所述的结构，其中，所述稀土氧化物具有X2O3的形式，其中X是稀土元素。
7.根据权利要求6所述的结构，其中，X是钆。
8.根据权利要求3所述的结构，其中，所述超薄绝缘层的厚度范围为约5埃到约100埃。
9.根据权利要求3所述的结构，其中，所述超薄绝缘层的厚度范围为约10到约20埃。
10.根据权利要求4或5所述的结构，其中所述发射极覆盖层从金材料、铜材料、银材料和铝材料中选择。
11.根据权利要求10所述的结构，其中，所述发射极覆盖层进一步包括在所述低功函数金属层和所述发射极覆盖层之间的附着层。
12.根据权利要求11所述的结构，其中，所述附着层从钛、镍、铬和锰中选择。
13.根据权利要求10所述的结构，其中，所述发射极覆盖层进一步包括在所述低功函数金属层和所述发射极覆盖层之间的扩散势垒层。
14.根据权利要求11所述的结构，其中，所述附着层从铂、钯、钨或其它耐熔材料中选择。
15.根据权利要求3所述的结构，其中，所述发射极层从诸如钆的稀土金属、锰、钛、铪、锆中选择。
16.根据权利要求3所述的结构，其中，所述稀土氧化物外延地生长。
17.根据权利要求3所述的结构，其中，所述稀土氧化物的特征在于晶体结构，所述晶体结构与所述基极区相容。
18.根据权利要求17所述的结构，其中，所述稀土氧化物为与所述基极区的材料匹配的晶体。
19.根据权利要求3所述的结构，其中所述稀土氧化物钝化所述基极区的实质部分的表面态。
20.根据权利要求3所述的结构，其中，所述基极区和所述集电极区设置在化合物半导体材料中。
21.根据权利要求3所述的结构，其中，相对于所述发射极覆盖层底切所述发射极层。
22.权利要求3所述的结构，进一步包括位于部分所述基极上的基极接触区，所述基极接触区延伸向所述发射极层的底切处。
23.根据权利要求22所述的结构，其中，所述基极接触区提供了穿过所述超薄绝缘层至所述基极区的隧穿式接触。
24.一种用于制造包括III/V化合物半导体材料的金属-绝缘体-半导体晶体管结构的方法，所述方法包括：
利用单程式操作选择性地在超薄绝缘层之上沉积包括发射极层和发射极覆盖层的发射极结构；
选择性地去除至少部分所述发射极层，同时底切部分所述发射极覆盖层，以减小所述发射极层的宽度；以及
在基极层和发射极层和覆盖区上选择性地沉积基极接触层，以形成对所述发射极结构自校准的基极接触。
25.根据权利要求24所述的方法，其中所述超薄绝缘层包括稀土氧化物。
26.一种用于制造包括III/V化合物半导体材料的金属-绝缘体-半导体晶体管结构的方法，所述方法包括：
提供具有表面区的半导体基板；
在所述基板的部分中形成集电极区；
在所述集电极区上形成基极层；
在所述基极层上形成稀土氧化物层；
利用单程式操作在所述稀土氧化物上选择性地沉积包括发射极层和发射极覆盖层的发射极结构；
选择性地去除至少部分所述发射极层，同时底切部分所述发射极覆盖层，以减小所述发射极层的宽度；以及
在所述基极层和所述发射极结构上选择性地沉积基极接触层，以形成基极接触，所述基极接触对于所述发射极结构自校准。
27.根据权利要求25或26所述的方法，其中，所述选择性地沉积包括剥离过程。
28.根据权利要求25到26所述的方法，其中，所述选择性地去除包括选择性的蚀刻剂，所述蚀刻剂相对于部分所述发射极覆盖层选择性地去除部分所述发射极层。
29.根据权利要求28所述的方法，其中，所述蚀刻剂为含水的或由湿法处理所提供。
30.根据权利要求28所述的方法，其中，所述蚀刻剂是气态的或由干法处理所提供。
31.根据权利要求28所述的方法，其中，所述蚀刻剂还去除所述稀土氧化物，但保留下面的所述基极层。
32.根据权利要求25或26所述的方法，进一步包括使用定向干法蚀刻技术去除所述稀土氧化物，以使在所述发射极覆盖层下的氧化层保持完整。
33.根据权利要求32所述的方法，其中，所述定向蚀刻技术是活性离子蚀刻。
34.根据权利要求25或26所述的方法，其中，将所述基极接触层沉积在所述稀土氧化物层上，以形成低阻抗金属-绝缘体-半导体结。
35.根据权利要求34所述的方法，其中，所述基极层为p-型，并且高功函数金属层与所述稀土氧化物层相连。
36.根据权利要求35所述的方法，其中，所述高功函数金属从铂、钯、镍或金中选择。
37.根据权利要求34所述的方法，其中，所述基极层为n-型，并且低功函数金属层与所述稀土氧化物层相连。
38.根据权利要求37所述的方法，其中，所述低功函数金属层从诸如钆的稀土金属、锰、钛、铪、锆中选择。
39.根据权利要求25或26所述的方法，进一步包括在所述稀土氧化物上形成第二超薄绝缘层。
40.根据权利要求39所述的方法，其中，选择性地蚀刻去除所述第二绝缘层，同时保留所述稀土氧化物层。
41.根据权利要求40所述的方法，其中，通过干法处理提供所述蚀刻。
42.根据权利要求40所述的方法，其中，所述第二绝缘层从二氧化硅或氮化硅中选择。
43.一种用于制造包括III/V化合物半导体材料的金属-绝缘体-半导体晶体管结构的方法，所述方法包括：
选择性地将离子注入半导体基板，所述离子使所述半导体基板绝缘并形成隔离区；
以单程式操作在超薄绝缘层之上选择性地沉积包括发射极层和发射极覆盖层的发射极结构；
选择性地去除至少部分所述发射极层，同时底切所述发射极覆盖层的部分，以减小所述发射极层的宽度；以及
在基极层和所述发射极结构上选择性地沉积基极接触层，以形成对于所述发射极结构自校准的基极接触。
44.一种用于制造包括III/V化合物半导体材料的金属-绝缘体-半导体晶体管结构的方法，所述方法包括：
提供半导体基板；
在所述基板中形成集电极区；
在所述集电极区上形成基极层；
在所述基极层上形成稀土氧化物层；
选择性地将离子注入所述基板，所述离子使所述基板绝缘并形成隔离区；
以单程式操作在所述稀土氧化物之上选择性地沉积发射极层和发射极覆盖层；
选择性地去除至少部分所述发射极层，同时底切所述发射极覆盖层的部分，以减小所述发射极层的宽度；以及
在基极和发射极区上选择性地沉积基极接触层，以形成对于所述发射极结构自校准的基极接触。
45.根据权利要求43或44所述的方法，其中，所述注入的离子是氧。
46.根据权利要求43或44所述的方法，其中，所述发射极层既在非离子注入区形成装置的发射极，又在其它位置形成用于发射极的互连装置。
47.一种用于制造包括III/V化合物半导体材料的MIS HBT晶体管结构的方法，所述方法包括：
提供半导体基板；
在所述基板中形成覆盖式集电极区；
在所述集电极区上形成覆盖式基极层；
在所述基极区上形成覆盖式稀土氧化物；以及
选择性地注入一个或多个区域，以形成一个或多个隔离区。
48.一种用于制造包括III/V化合物半导体材料的MIS HBT晶体管结构的方法，所述方法包括：
提供半导体基板；
在所述基板中形成集电极区；
在所述集电极区上形成基极区；
在所述基极区上形成稀土氧化物；
在所述稀土氧化物上形成覆盖式发射极层；
在所述发射极层上形成覆盖式发射极覆盖层；以及
至少使所述覆盖式发射极覆盖层图样化，以限定一个或多个发射极结构的第一部分，并限定一个或多个互连结构的第二部分。
49.适于制造晶体管结构的设备，所述设备包括：
处理器装置，适于根据预定的指令系统运行，
所述设备，连同所述指令系统，适用于执行权利要求24到48中任一项所述的方法。
50.计算机程序产品，包括：
计算机可用介质，具有具体化在所述介质上的计算机可读程序编码和计算机可读系统编码，用于在数据处理系统中制造晶体管结构，所述计算机程序产品包括：
在所述计算机可读介质中的计算机可读编码，用于执行权利要求23到46的所述步骤。
51.基本上如本文所述的方法。
52.基本上如本文所述的设备、分层材料设置或结构。
CNA2004800290649A 2003-09-02 2004-09-02 具有隧道式mis发射结的异质结双极晶体管 Pending CN1864268A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49978503P 2003-09-02 2003-09-02
US60/499,785 2003-09-02

Publications (1)

Publication Number Publication Date
CN1864268A true CN1864268A (zh) 2006-11-15

Family

ID=34272869

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800290649A Pending CN1864268A (zh) 2003-09-02 2004-09-02 具有隧道式mis发射结的异质结双极晶体管

Country Status (6)

Country Link
US (1) US20060284282A1 (zh)
EP (1) EP1668705A1 (zh)
CN (1) CN1864268A (zh)
AU (1) AU2004269433A1 (zh)
TW (1) TW200629363A (zh)
WO (1) WO2005022580A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875523B1 (en) 2004-10-15 2011-01-25 Hrl Laboratories, Llc HBT with emitter electrode having planar side walls
US7396731B1 (en) 2004-10-15 2008-07-08 Hrl Laboratories, Llc Method for preparing a non-self-aligned heterojunction bipolar transistor with a small emitter-to-base spacing
US7365357B2 (en) * 2005-07-22 2008-04-29 Translucent Inc. Strain inducing multi-layer cap
WO2007076576A1 (en) * 2005-12-30 2007-07-12 Epitactix Pty Ltd Method and structure for a high performance semiconductor device
WO2007121524A1 (en) * 2006-04-20 2007-11-01 Epitactix Pty Ltd. Method of manufacture and resulting structures for semiconductor devices
US8193609B2 (en) * 2008-05-15 2012-06-05 Triquint Semiconductor, Inc. Heterojunction bipolar transistor device with electrostatic discharge ruggedness
US8269253B2 (en) 2009-06-08 2012-09-18 International Rectifier Corporation Rare earth enhanced high electron mobility transistor and method for fabricating same
JP2015073001A (ja) * 2013-10-02 2015-04-16 三菱電機株式会社 半導体素子
JP2015170824A (ja) * 2014-03-10 2015-09-28 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389803A (en) * 1993-03-29 1995-02-14 International Business Machines Corporation High-gain Si/SiGe MIS heterojunction bipolar transistors
US5550089A (en) * 1994-03-23 1996-08-27 Lucent Technologies Inc. Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source.
US6469357B1 (en) * 1994-03-23 2002-10-22 Agere Systems Guardian Corp. Article comprising an oxide layer on a GaAs or GaN-based semiconductor body
US5903037A (en) * 1997-02-24 1999-05-11 Lucent Technologies Inc. GaAs-based MOSFET, and method of making same
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6756320B2 (en) * 2002-01-18 2004-06-29 Freescale Semiconductor, Inc. Method of forming article comprising an oxide layer on a GaAs-based semiconductor structure
AU2003217189A1 (en) * 2002-01-22 2003-09-02 Massachusetts Institute Of Technology A method of fabrication for iii-v semiconductor surface passivation

Also Published As

Publication number Publication date
US20060284282A1 (en) 2006-12-21
AU2004269433A1 (en) 2005-03-10
WO2005022580A8 (en) 2005-06-09
WO2005022580A1 (en) 2005-03-10
TW200629363A (en) 2006-08-16
EP1668705A1 (en) 2006-06-14

Similar Documents

Publication Publication Date Title
CN1280914C (zh) 半导体器件及其制造方法
CN1208849C (zh) 制造半导体发光装置的方法及其制造的半导体发光装置
CN1162917C (zh) 场效应晶体管
Han et al. Growth and fabrication of GaN/AlGaN heterojunction bipolar transistor
CN1943035A (zh) GaN系半导体装置
CN1853261A (zh) 单个或多个栅极场板的制造
CN1921148A (zh) 氮化物半导体元件
CN1921147A (zh) 氮化物半导体元件
CN1957474A (zh) Ⅲ－氮电流控制装置及其制造方法
CN1819265A (zh) 半导体装置及半导体装置的制造方法
CN1639875A (zh) 功率半导体器件
CN1622350A (zh) 半导体发光元件及其制造方法
CN1741296A (zh) 半导体衬底及在半导体衬底上通过外延生长制造的半导体器件
CN1643696A (zh) 掺杂型iii－v族氮化物材料及由这种材料构成的微电子器件和器件前体结构
CN1667804A (zh) 异质结双极晶体管及其制造方法
CN1755932A (zh) 半导体电阻元件及其制造方法
Xing et al. Very high voltage operation (> 330 V) with high current gain of AlGaN/GaN HBTs
US6703649B2 (en) Semiconductor element
CN1574388A (zh) 半导体器件
CN1450652A (zh) 半导体器件及其制造方法和功率放大器模块
CN1870292A (zh) 异质结半导体器件及其制造方法
CN1864268A (zh) 具有隧道式mis发射结的异质结双极晶体管
CN1706047A (zh) 弹道半导体元件
CN1877838A (zh) 半导体器件及其制造方法
CN1248296C (zh) 硅－双极型晶体管,电路设置和制造硅－双极型晶体管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication