CN1755932A - 半导体电阻元件及其制造方法 - Google Patents
半导体电阻元件及其制造方法 Download PDFInfo
- Publication number
- CN1755932A CN1755932A CN200510106458.6A CN200510106458A CN1755932A CN 1755932 A CN1755932 A CN 1755932A CN 200510106458 A CN200510106458 A CN 200510106458A CN 1755932 A CN1755932 A CN 1755932A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor resistor
- contact layer
- schottky
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 145
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 45
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- UYJXRRSPUVSSMN-UHFFFAOYSA-P ammonium sulfide Chemical compound [NH4+].[NH4+].[S-2] UYJXRRSPUVSSMN-UHFFFAOYSA-P 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910052979 sodium sulfide Inorganic materials 0.000 claims description 4
- GRVFOGOEDUUMBP-UHFFFAOYSA-N sodium sulfide (anhydrous) Chemical compound [Na+].[Na+].[S-2] GRVFOGOEDUUMBP-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 description 23
- 238000000576 coating method Methods 0.000 description 23
- 239000002800 charge carrier Substances 0.000 description 16
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 14
- 238000005260 corrosion Methods 0.000 description 14
- 230000007797 corrosion Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 7
- 229910001020 Au alloy Inorganic materials 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 229910000927 Ge alloy Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910003902 SiCl 4 Inorganic materials 0.000 description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 3
- 239000005864 Sulphur Substances 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000003595 mist Substances 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明的目的在于提供可以改善饱和电压特性的半导体电阻元件及其制造方法。本发明的半导体电阻元件和GaAs FET形成在同一基板上，所述的有源元件具有沟道层、在沟道层上形成的由不掺杂的InGaP构成的肖特基层、以及在肖特基层上形成的接触层，该半导体电阻元件具有活性区域以及在所述接触层上形成的2个欧姆电极，所述的活性区域具有由与GaAs FET分离的接触层的一部分构成的接触层、与GaAs FET分离的肖特基层以及沟道层的一部分，在所述2个欧姆电极之间露出有与GaAs FET分离的肖特基层。
Description
技术领域
本发明涉及利用化合物半导体的半导体电阻元件及其制造方法。
背景技术
具有由GaAs形成的半绝缘性基板的场效应型晶体管(以下，称为GaAs FET)由于其优良的性能而被利用在通信设备特别是移动电话终端等的功率放大器和开关中。集成该GaAs FET等有源元件和半导体电阻元件、金属电阻元件以及电容等无源元件而得到的单片式微波集成电路(以下，称为GaAs MMIC)得到了特别广泛的应用。
近年来，伴随着移动电话终端的急速发展，对于该GaAs MMIC也存在更高性能化的需求。因此，不仅是有源元件，对构成集成电路的无源元件也要求高性能化。特别是因为半导体电阻元件是利用作为GaAs FET的导电层的半导体层来形成的，所以对于半导体电阻元件，和GaAs FET一样，要求提高失真特性(饱和电压特性)。
图1A是在现有的GaAs MMIC中作为有源元件的GaAs FET和作为无源元件的半导体电阻元件(参考特开平6-77019号公报)的俯视图，图1B是GaAs FET和半导体电阻元件的截面图(沿图1A的A-A’线的截面图)，图1C是半导体电阻元件的截面图(沿图1A的B-B’线的截面图)。
GaAs FET700和半导体电阻元件710形成在同一基板上，由元件分离区域730分离，即被电分离。
GaAs FET700由下述部分构成：由半绝缘性GaAs形成的基板701、和在基板701上使半导体层结晶生长而形成的外延层709。外延层709由下述的层依次层叠而成：用于缓和外延层709和基板701之间的晶格失配的由不掺杂GaAs构成的缓冲层702、由不掺杂AlGaAs构成的缓冲层703、由厚20nm的不掺杂In0.2Ga0.8As构成且是载流子进行移动的沟道层704、由掺杂有n型杂质离子Si的厚30nm的AlGaAs构成并且也是电子供给层的肖特基(schottky)层705、以及由厚100nm的n+型GaAs构成的接触层706。
这里，在接触层706上，形成有2个欧姆电极720。而且，在两个欧姆电极720之间的区域中接触层706被除去，在外延层709表面上露出的肖特基层705上形成有门电极721。另外，元件分离区域730由在GaAs FET700和半导体电阻元件710之间的沟道层704以及肖特基层705内形成的沟构成。
半导体电阻元件710由半绝缘性基板701、基板701上形成的缓冲层702和缓冲层703、缓冲层703上形成的活性区域719、活性区域719上形成的由厚10nm的n+型GaAs构成的接触层713构成。活性区域719由通过元件分离区域730而被与GaAs FET700分离的沟道层704以及肖特基层705的一部分即InGaAs层711及n型AlGaAs层712构成。
这里，在接触层713上形成有2个欧姆电极722。而且，在两个欧姆电极722之间的区域中，接触层713通过将其下层的n型AlGaAs层712作为阻挡层的选择蚀刻而被除去。进而，在GaAs MMIC上，以覆盖GaAs FET700和半导体电阻元件710的方式形成有由SiN和SiO构成的薄膜的绝缘保护膜(未图示出来)。
下面，参考附图对具有上述结构的半导体电阻元件710的制造方法进行说明。
图2A～2E是半导体电阻元件710的截面图(沿图1A的B-B’线的截面图)。
首先，如图2A所示，在基板701上，利用MOCVD法(有机金属化学气相生长法)或者MBE法(分子束外延生长法)等使缓冲层702、缓冲层703、沟道层704、肖特基层705和接触层706依次外延生长，形成外延层709。
下面，如图2B所示，用光致抗蚀剂掩模801保护规定的区域，利用例如磷酸、过氧化氢水以及水的混合液对外延层709进行湿腐蚀，形成元件分离区域730。由此，形成半导体电阻元件710的接触层713和活性区域719。
下面，如图2C所示，通过利用光致抗蚀剂掩模和由例如Ni/Au/Ge合金构成的欧姆金属的蒸镀和脱膜(lift off)法形成欧姆电极722。
下面，如图2D所示，通过利用光致抗蚀图案802和例如磷酸、过氧化氢水以及水的混合液的湿腐蚀，有选择地除去2个欧姆电极722之间的规定区域的接触层713。此时，活性区域719的n型AlGaAs层712起到阻挡层的作用。还有，通过控制被蚀刻的接触层713的面积和形状，使半导体电阻元件的电阻值为期望值。
下面，如图2E所示，除去光致抗蚀图案802后，在半导体电阻元件710上，以覆盖欧姆电极722和露出的n型AlGaAs层712的方式形成由SiO或SiN等构成的膜厚较薄的绝缘保护膜800。这样，就形成了半导体电阻元件710。
发明内容
但是，现有的半导体电阻元件具有下述问题。
在现有的半导体电阻元件中，是选择蚀刻2个欧姆电极722之间的规定区域的接触层713，并利用接触层713下层的n型AlGaAs层712作为露出到表面的电阻层。但是，因为n型AlGaAs层712由AlGaAs构成，所以在n型AlGaAs层712的表面存在高密度的表面态。因此，存在的问题是，由于表面耗尽层的影响，制约了半导体电阻元件的饱和电压特性，半导体电阻元件的进一步高性能化变得困难。
为了解决上述问题而提出了本发明，其目的在于提供一种可以改善饱和电压特性的半导体电阻元件，也就是使进一步高性能化成为可能的半导体电阻元件。
为了实现上述目的，本发明的半导体电阻元件的特征在于，其和有源元件形成在同一基板上，其中所述有源元件具有沟道层和在上述沟道层上形成的由不掺杂的InGaP构成的肖特基层，所述的半导体电阻元件具有活性区域、在上述活性区域上形成的接触层、以及在上述接触层上形成的2个欧姆电极，所述的活性区域具有通过元件分离区域而被与上述有源元件分离的上述肖特基层以及沟道层的一部分，在上述2个欧姆电极之间露出有上述肖特基层。这里，上述活性区域表面也可以和上述元件分离区域表面位于同一平面内，上述元件分离区域也可以通过硼的离子注入来形成，上述基板也可以是由GaAs或者InP构成的化合物半导体基板。
从而，因为将表面态少的InGaP层用作露出到表面的电阻层，所以能够实现可以改善饱和电压特性的半导体电阻元件。因此，和将表面态多的AlGaAs层或GaAs层用作露出到表面的电阻层相比，能够实现具有良好的饱和电压特性的半导体电阻元件。
另外，本发明可提供一种半导体电阻元件的制造方法，所述半导体电阻元件和有源元件形成在同一基板上，所述有源元件具有沟道层、在上述沟道层上形成的由不掺杂的AlGaAs或GaAs构成的肖特基层、以及在上述肖特基层上形成的接触层，该制造方法包括下述工序：在上述接触层上形成光致抗蚀图案，并利用上述光致抗蚀图案除去上述接触层的规定区域，从而使接触层的一部分与上述有源元件分离的接触层形成工序；通过进行利用上述光致抗蚀图案的离子注入，在上述肖特基层和沟道层内形成元件分离区域，并形成具有与上述有源元件分离的肖特基层和沟道层的一部分的活性区域的活性区域形成工序；在与上述有源元件分离的接触层上形成2个欧姆电极的电极形成工序；在上述2个欧姆电极之间，除去与上述有源元件分离的接触层的规定区域以使与上述有源元件分离的肖特基层露出的除去工序；以及对在上述2个欧姆电极之间露出的肖特基层实施硫化处理的硫化处理工序。本发明还可提供一种半导体电阻元件的制造方法，所述半导体电阻元件和有源元件形成在同一基板上，所述有源元件具有沟道层、在上述沟道层上形成的由不掺杂AlGaAs或GaAs构成的肖特基层、以及在上述肖特基层上形成的接触层，该制造方法包括下述工序：在上述接触层上形成光致抗蚀图案，利用上述光致抗蚀图案除去上述接触层的规定区域，从而使接触层的一部分与上述有源元件分离的接触层形成工序；通过进行利用上述光致抗蚀图案的蚀刻，在上述肖特基层和沟道层内形成元件分离区域，并形成具有与上述有源元件分离的肖特基层和沟道层的一部分的活性区域的活性区域形成工序；在与上述有源元件分离的接触层上形成2个欧姆电极的电极形成工序；在上述2个欧姆电极之间，除去与上述有源元件分离的接触层的规定区域以使与上述有源元件分离的肖特基层露出的除去工序；以及对在上述2个欧姆电极之间露出的肖特基层实施硫化处理的硫化处理工序。这里，在上述硫化处理工序中，也可以用硫化铵溶液或者硫化钠溶液进行上述硫化处理。
因此，因为伴随着对露出到表面的电阻层的硫化处理，在电阻层表面的悬浮键(未键结电子)由硫封端，降低了电阻层的表面态的影响，所以能够实现具有更高的饱和电压特性的半导体电阻元件。因此，即使在将表面态密度高的AlGaAs层用作露出到表面的电阻层时，也能够维持半导体电阻元件的良好的饱和电压特性。
根据本发明的半导体电阻元件及其制造方法，因为将表面态密度低的InGaP层用作露出到表面的电阻层，所以能够实现可以改善饱和电压特性的半导体电阻元件。因此，和将AlGaAs层用作露出到表面的电阻层的现有半导体电阻元件相比，能够实现具有良好的饱和电压特性的半导体电阻元件。
此外，因为伴随着对露出到表面的电阻层的硫化处理，降低了电阻层的表面态的影响，所以能够实现具有更高的饱和电压特性的半导体电阻元件。因此，即使在将AlGaAs层用作露出到表面的电阻层的场合，也能够维持半导体电阻元件的良好的饱和电压特性。
因此，利用本发明，可以提供使进一步高性能化成为可能的半导体电阻元件，能够实现作为GaAs MMIC的高性能化的一面，所以能够用于移动电话终端等用途，实用价值极高。
附图说明
图1A是现有的GaAs MMIC中的GaAs FET以及半导体电阻元件的俯视图。
图1B是现有的GaAs FET和半导体电阻元件的截面图(沿图1A的A-A’线的截面图)。
图1C是现有的半导体电阻元件的截面图(沿图1A的B-B’线的截面图)。
图2A是表示现有的半导体电阻元件的制造方法的截面图。
图2B是表示现有的半导体电阻元件的制造方法的截面图。
图2C是表示现有的半导体电阻元件的制造方法的截面图。
图2D是表示现有的半导体电阻元件的制造方法的截面图。
图2E是表示现有的半导体电阻元件的制造方法的截面图。
图3A是本发明第1实施方案的GaAs MMIC中的GaAs FET以及半导体电阻元件的俯视图。
图3B是第1实施方案的GaAs FET和半导体电阻元件的截面图(沿图3A的A-A’线的截面图)。
图3C是第1实施方案的半导体电阻元件的截面图(沿图3A的B-B’线的截面图)。
图4A是表示第1实施方案的半导体电阻元件的制造方法的截面图。
图4B是表示第1实施方案的半导体电阻元件的制造方法的截面图。
图4C是表示第1实施方案的半导体电阻元件的制造方法的截面图。
图4D是表示第1实施方案的半导体电阻元件的制造方法的截面图。
图4E是表示第1实施方案的半导体电阻元件的制造方法的截面图。
图5是表示第1实施方案的半导体电阻元件的饱和电压特性和现有半导体电阻元件的饱和电压特性的比较结果的图。
图6A是本发明的第2实施方案的GaAs MMIC中的GaAs FET以及半导体电阻元件的俯视图。
图6B是第2实施方案的GaAs FET和半导体电阻元件的截面图(沿图6A的A-A’线的截面图)。
图6C是第2实施方案的半导体电阻元件的截面图(沿图6A的B-B’线的截面图)。
图7A是表示第2实施方案的半导体电阻元件的制造方法的截面图。
图7B是表示第2实施方案的半导体电阻元件的制造方法的截面图。
图7C是表示第2实施方案的半导体电阻元件的制造方法的截面图。
图7D是表示第2实施方案的半导体电阻元件的制造方法的截面图。
图7E是表示第2实施方案的半导体电阻元件的制造方法的截面图。
图7F是表示第2实施方案的半导体电阻元件的制造方法的截面图。
图8是表示第2实施方案的半导体电阻元件的饱和电压特性和现有半导体电阻元件的饱和电压特性的比较结果的图。
具体实施方式
下面，参考附图对本发明的实施方案的半导体电阻元件进行说明。
(第1实施方案)
下面，参考附图对本发明的第1实施方案的GaAs MMIC进行说明。
图3A是在第1实施方案的GaAs MMIC中作为有源元件的GaAs FET以及作为无源元件的半导体电阻元件的俯视图。图3B是GaAs FET和半导体电阻元件的截面图(沿图3A的A-A’线的截面图)。图3C是半导体电阻元件的截面图(沿图3A的B-B’线的截面图)。
GaAs FET100和半导体电阻元件110形成于同一基板上，由元件分离区域123分离，即被电分离。
GaAs FET100由半绝缘性GaAs所构成的基板101、和在基板101上使半导体层结晶生长而形成的外延层109构成。外延层109由下述的层依次层叠而成：用于缓和外延层109和基板101之间的晶格失配的由不掺杂GaAs构成的1μm的缓冲层102、由不掺杂AlGaAs构成的缓冲层103、由厚20nm的不掺杂In0.2Ga0.8As构成且是载流子移动的沟道层104、由厚5nm的不掺杂AlGaAs构成的隔离层105、由掺杂有n型杂质离子Si的厚10nm的AlGaAs构成的载流子供给层106、由厚10nm的不掺杂InGaP构成的肖特基层107、以及由厚100nm的n+型GaAs构成的接触层108。
这里，在接触层108上，形成有2个欧姆电极120。而且，在两个欧姆电极120之间的区域中接触层108被除去，在露出到外延层109表面的肖特基层107上形成有门电极121。进而，元件分离区域123由在GaAs FET100和半导体电阻元件110之间的沟道层104、隔离层105、载流子供给层106、以及肖特基层107内形成的杂质区域构成。
半导体电阻元件110由半绝缘性基板101、基板101上形成的缓冲层102及缓冲层103、缓冲层103上形成的活性区域119、以及活性区域119上形成的由厚100nm的n+型GaAs构成的接触层115构成。活性区域119由通过元件分离区域123而被与GaAs FET100分离的沟道层104、隔离层105、载流子供给层106、以及肖特基层107的一部分即InGaAs层111、AlGaAs层112、n型AlGaAs层113以及InGaP层114构成。
这里，在接触层115上，形成有2个欧姆电极122。而且，在两个欧姆电极122之间的区域中，接触层115通过将其下层的InGaP层114作为阻挡层的选择蚀刻而被除去，露出活性区域119表面的InGaP层114。进而，在GaAs MMIC上，以覆盖GaAs FET100和半导体电阻元件110的方式形成有由SiN或SiO构成的薄膜的绝缘保护膜(未图示出来)。而且，元件分离区域123表面和InGaP层114表面即和活性区域119表面位于同一平面内。
下面，参考附图对具有上述结构的半导体电阻元件110的制造方法进行说明。
图4A～4E是半导体电阻元件110的截面图。
首先，如图4A所示，在基板101上，利用MOCVD法或者MBE法等使缓冲层102、缓冲层103、沟道层104、隔离层105、载流子供给层106、肖特基层107和接触层108依次外延生长，形成外延层109。
接下来，如图4B所示，用接触层108上形成的光致抗蚀剂掩模201保护规定的区域，通过利用例如磷酸、过氧化氢水以及水的混合液的湿腐蚀，有选择地除去接触层108的规定区域，使接触层108的一部分与GaAs FET100分离。此时，接触层108下层的肖特基层107起到阻挡层的作用。此后，进一步利用光致抗蚀剂掩模201，对露出到外延层109表面的肖特基层107离子注入例如硼，形成到达缓冲层103、即到达比沟道层104更下面的区域的元件分离区域123。这样，就形成了半导体电阻元件110的接触层115和活性区域119。
接下来，如图4C所示，除去光致抗蚀剂掩模201后，形成用于形成欧姆电极122的光致抗蚀图案(未图示)。之后，通过利用由例如Ni/Au/Ge合金构成的欧姆金属的蒸镀和脱膜法形成欧姆电极122。
之后，如图4D所示，通过利用光致抗蚀图案202和例如磷酸、过氧化氢水以及水的混合液的湿腐蚀，有选择地除去2个欧姆电极122之间的规定区域的接触层115。此时，接触层115下层的InGaP层114起到阻挡层的作用。这样，在被岛状的2个接触层115夹住的区域中，InGaP层114呈露出到表面的状态。
然后，如图4E所示，除去光致抗蚀剂掩模202后，在半导体电阻元件110上，以覆盖接触层115、露出到表面的InGaP层114以及欧姆电极122的方式，形成由SiO或SiN等构成的膜厚较薄的绝缘保护膜200。这样，就形成了半导体电阻元件110。
接下来，参考附图对半导体电阻元件110的电特性进行说明。
图5表示出将InGaP层用作露出到表面的电阻层的本实施方案的半导体电阻元件的饱和电压特性和将AlGaAs层用作露出到表面的电阻层的现有半导体电阻元件的饱和电压特性。
从图5中可以看出，和将AlGaAs层用作露出到表面的电阻层的现有半导体电阻元件相比，将InGaP层用作露出到表面的电阻层的本实施方案的半导体电阻元件具有良好的饱和电压特性。这是由于与存在高密度的表面态的AlGaAs层相比，利用表面态少的InGaP层降低了表面耗尽层的影响。
如上所述，根据本实施方案的半导体电阻元件，利用InGaP层114作为露出到表面的电阻层。这样，能够实现可以改善饱和电压特性的半导体电阻元件。
另外，在本实施方案的半导体电阻元件的制造方法中，是通过利用光致抗蚀剂掩模201的湿腐蚀来有选择地除去接触层108，但也可以通过利用例如SiCl4、SF6和N2的混合气体的干腐蚀来有选择地除去接触层108。
此外，在本实施方案的半导体电阻元件的制造方法中，是通过利用光致抗蚀剂掩模202的湿腐蚀来有选择地除去2个欧姆电极122之间的规定区域的接触层115，但也可以通过利用例如SiCl4、SF6和N2的混合气体的选择干腐蚀来有选择地除去欧姆电极122之间的规定区域的接触层115。
另外，在本实施方案的半导体电阻元件中，是利用由n+型GaAs构成的接触层115、和作为构成欧姆电极122的欧姆金属的Ni/Au/Ge合金，但也可以利用由n型InGaAs构成的接触层115、和作为构成欧姆电极122的欧姆金属的将成为非合金欧姆接触的Ti/Pt系金属。
另外，在本实施方案的半导体电阻元件中，元件分离区域123是由在GaAs FET100和半导体电阻元件110之间的沟道层104、隔离层105、载流子供给层106、以及肖特基层107内形成的杂质区域构成。但是，元件分离区域123也可以由形成在沟道层104、隔离层105、载流子供给层106、以及肖特基层107内并贯通沟道层104、隔离层105、载流子供给层106、以及肖特基层107的沟构成。此时，所述的沟是通过对露出到表面的肖特基层107用光致抗蚀剂掩模201和例如磷酸、过氧化氢水以及水的混合液进行湿腐蚀来形成。
此外，在本实施方案的半导体电阻元件中，基板101是被设定成GaAs基板，但不限于此，只要是化合物半导体基板即可，也可以是例如InP基板。
(第2实施方案)
下面，参考附图对本发明的第2实施方案的GaAs MMIC进行说明。
图6A是第2实施方案的GaAs MMIC中作为有源元件的GaAs FET以及作为无源元件的半导体电阻元件的俯视图。图6B是GaAs FET和半导体电阻元件的截面图(沿图6A的A-A’线的截面图)。图6C是半导体电阻元件的截面图(沿图6A的B-B’线的截面图)。而且，对于和图3A、3B、3C相同的元件，采用相同的符号，这里省略关于它们的详细说明。
GaAs FET400和半导体电阻元件410形成于同一基板上，被元件分离区域123元件分离。
GaAs FET400由半绝缘性基板101、和在基板101上使半导体层结晶生长而形成的外延层401构成。外延层401由缓冲层102及缓冲层103、沟道层104、隔离层105、载流子供给层106、不掺杂AlGaAs构成的肖特基层402、以及接触层108依次层叠而成。
这里，在接触层108上，形成有2个欧姆电极120。另外，在两个欧姆电极120之间的区域中接触层108被除去，在露出到外延层401表面的肖特基层402上形成有门电极121。进而，元件分离区域123由在GaAs FET400和半导体电阻元件410之间的沟道层104、隔离层105、载流子供给层106、以及肖特基层402内形成的杂质区域构成。
半导体电阻元件410由半绝缘性基板101、基板101上形成的缓冲层102及缓冲层103、缓冲层103上形成的活性区域409、活性区域409上形成的由厚100nm的n+型GaAs构成的接触层115构成。活性区域409由通过元件分离区域123而被与GaAs FET400分离的沟道层104、隔离层105、载流子供给层106、以及肖特基层402的一部分即InGaAs层111、AlGaAs层112、n型AlGaAs层113以及表面露出的AlGaAs层412构成。
这里，在接触层115上，形成有2个欧姆电极122。此外，在两个欧姆电极122之间的区域中，接触层115通过将AlGaAs层412作为阻挡层的选择蚀刻而被除去，并且在活性区域409表面露出的AlGaAs层412被实施了硫化处理。
下面，参考附图对具有上述结构的半导体电阻元件410的制造方法进行说明。而且，对于和图4A～4E相同的元件，采用相同的符号，这里省略关于它们的详细说明。
图7A～7F是半导体电阻元件410的截面图。
首先，如图7A所示，在基板101上，利用MOCVD法或者MBE法等使缓冲层102、缓冲层103、沟道层104、隔离层105、载流子供给层106、肖特基层402和接触层108依次外延生长，形成外延层401。
接下来，如图7B所示，利用接触层108上形成的光致抗蚀剂掩模201保护规定的区域，通过利用例如SiCl4、SF6和N2的混合气体的干腐蚀，有选择地除去接触层108的规定区域，使接触层108的一部分与GaAsFET400分离。此时，接触层108下层的肖特基层402起到阻挡层的作用。此后，进一步利用光致抗蚀剂掩模201，对露出到外延层401表面的肖特基层402离子注入例如硼，形成到达缓冲层103、即到达比沟道层104更下面的区域的元件分离区域123。这样，就形成了半导体电阻元件410的接触层115和活性区域409。
下面，如图7C所示，除去光致抗蚀剂掩模201后，形成用于形成欧姆电极122的光致抗蚀图案(未图示)。之后，通过利用由例如Ni/Au/Ge合金构成的欧姆金属的蒸镀和脱膜法形成欧姆电极122。
之后，如图7D所示，通过利用光致抗蚀图案202和例如柠檬酸、过氧化氢水以及水的混合液的湿腐蚀，有选择地除去2个欧姆电极122间的规定区域的接触层115。此时，接触层115下层的AlGaAs层412起到阻挡层的作用。这样，在被岛状的2个接触层115夹住的区域中，AlGaAs层412呈露出到表面的状态。
然后，如图7E所示，利用光致抗蚀剂掩模202，并利用例如硫化铵溶液或者硫化钠溶液对露出到表面的AlGaAs层412实施硫化处理。
下面，如图7F所示，除去光致抗蚀膜掩模202后，在半导体电阻元件410上，以覆盖接触层115、表面上露出的AlGaAs层412以及欧姆电极122的方式，形成由SiO或SiN等构成的膜厚较薄的绝缘保护膜200。这样，就形成了半导体电阻元件410。
接下来，参考附图对半导体电阻元件410的电特性进行说明。
图8表示出将被实施了硫化处理的AlGaAs层用作电阻层的本实施方案的半导体电阻元件的饱和电压特性和将未实施硫化处理的AlGaAs层用作电阻层的现有半导体电阻元件的饱和电压特性。
从图8中可以看出，和将未实施硫化处理的AlGaAs层用作电阻层的现有半导体电阻元件相比，利用被实施了硫化处理的AlGaAs层作为电阻层的本实施方案的半导体电阻元件具有良好的饱和电压特性。这是由于构成电阻层的AlGaAs层表面的悬浮键由硫封端，降低了表面态密度。
如上所述，根据本实施方案的半导体电阻元件的制造方法，利用AlGaAs层412作为露出到表面的电阻层，并对AlGaAs层412的露出部分实施硫化处理。这样，电阻层表面的悬浮键由硫封端，降低了电阻层的表面态的影响，所以能够实现具有更高的饱和电压特性的半导体电阻元件。从而，即使在将表面态密度高的AlGaAs层用作电阻层的场合，也能够维持半导体电阻元件的良好的饱和电压特性。
另外，在本实施方案的半导体电阻元件的制造方法中，是通过利用光致抗蚀剂掩模201的干腐蚀来有选择地除去接触层108，但也可以通过利用例如磷酸、过氧化氢水以及水的混合液的湿腐蚀来有选择地除去接触层108。
另外，在本实施方案的半导体电阻元件中，是利用由n+型GaAs构成的接触层115、和作为构成欧姆电极122的欧姆金属的Ni/Au/Ge合金，但也可以利用由n型InGaAs构成的接触层115、和作为构成欧姆电极122的欧姆金属的将成为非合金电阻接触的Ti/Pt系金属。
此外，在本实施方案的半导体电阻元件中，元件分离区域123是由在GaAs FET400和半导体电阻元件410之间的沟道层104、隔离层105、载流子供给层106、以及肖特基层402内形成的杂质区域构成。但是，元件分离区域123也可以由形成在沟道层104、隔离层105、载流子供给层106、以及肖特基层402内并贯通沟道层104、隔离层105、载流子供给层106、以及肖特基层402的沟构成。此时，所述的沟是通过对露出到表面的肖特基层402用光致抗蚀剂掩模201、和例如磷酸、过氧化氢水以及水的混合液进行湿腐蚀来形成。
而且，在本实施方案的半导体电阻元件中，是利用AlGaAs作为构成表面露出的电阻层的半导体材料，但也可以利用GaAs。此时，GaAsFET400的肖特基层402由GaAs构成。
本发明能够用在半导体电阻元件及其制造方法中，特别是能够利用在GaAs MMIC等中。
Claims (8)
1、一种半导体电阻元件，其特征在于，其和有源元件形成在同一基板上，所述的有源元件具有沟道层和在所述沟道层上形成的由不掺杂的InGaP构成的肖特基层，所述的半导体电阻元件具有活性区域、在所述活性区域上形成的接触层、以及在所述接触层上形成的2个欧姆电极，所述的活性区域具有通过元件分离区域而被与所述有源元件分离的所述肖特基层以及沟道层的一部分，在所述2个欧姆电极之间露出有所述肖特基层。
2、根据权利要求1所述的半导体电阻元件，其特征在于，所述活性区域表面和所述元件分离区域表面位于同一平面内。
3、根据权利要求2所述的半导体电阻元件，其特征在于，所述元件分离区域是通过硼的离子注入而形成的。
4、根据权利要求1所述的半导体电阻元件，其特征在于，所述基板是由GaAs或InP构成的化合物半导体基板。
5、一种半导体电阻元件的制造方法，所述半导体电阻元件和有源元件形成在同一基板上，其中所述有源元件具有沟道层、在所述沟道层上形成的由不掺杂的AlGaAs或GaAs构成的肖特基层、以及在所述肖特基层上形成的接触层，该制造方法包括下述工序：在所述接触层上形成光致抗蚀图案，并利用所述光致抗蚀图案除去所述接触层的规定区域，从而使接触层的一部分与所述有源元件分离的接触层形成工序；通过进行利用所述光致抗蚀图案的离子注入，在所述肖特基层和沟道层内形成元件分离区域，并形成具有与所述有源元件分离的肖特基层和沟道层的一部分的活性区域的活性区域形成工序；在与所述有源元件分离的接触层上形成2个欧姆电极的电极形成工序；在所述2个欧姆电极之间，除去与所述有源元件分离的接触层的规定区域以使与所述有源元件分离的肖特基层露出的除去工序；以及对在所述2个欧姆电极之间露出的肖特基层实施硫化处理的硫化处理工序。
6、根据权利要求5所述的半导体电阻元件的制造方法，其特征在于，在所述硫化处理工序中，利用硫化铵溶液或硫化钠溶液进行所述硫化处理。
7、一种半导体电阻元件的制造方法，所述半导体电阻元件和有源元件形成在同一基板上，所述有源元件具有沟道层、在所述沟道层上形成的由不掺杂的AlGaAs或GaAs构成的肖特基层、以及在所述肖特基层上形成的接触层，该制造方法包括下述工序：在所述接触层上形成光致抗蚀图案，并利用所述光致抗蚀图案除去所述接触层的规定区域，从而使接触层的一部分与所述有源元件分离的接触层形成工序；通过进行利用所述光致抗蚀图案的蚀刻，在所述肖特基层和沟道层内形成元件分离区域，并形成具有与所述有源元件分离的肖特基层和沟道层的一部分的活性区域的活性区域形成工序；在与所述有源元件分离的接触层上形成2个欧姆电极的电极形成工序；在所述2个欧姆电极之间，除去与所述有源元件分离的接触层的规定区域以使与所述有源元件分离的肖特基层露出的除去工序；以及对在所述2个欧姆电极之间露出的肖特基层实施硫化处理的硫化处理工序。
8、根据权利要求7所述的半导体电阻元件的制造方法，其特征在于，在所述硫化处理工序中，利用硫化铵溶液或硫化钠溶液进行所述硫化处理。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP280227/2004 | 2004-09-27 | ||
| JP2004280227A JP2006093617A (ja) | 2004-09-27 | 2004-09-27 | 半導体抵抗素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1755932A true CN1755932A (zh) | 2006-04-05 |
Family
ID=36144387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510106458.6A Pending CN1755932A (zh) | 2004-09-27 | 2005-09-27 | 半导体电阻元件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060076585A1 (zh) |
| JP (1) | JP2006093617A (zh) |
| CN (1) | CN1755932A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051517A (zh) * | 2013-03-15 | 2014-09-17 | 半导体元件工业有限责任公司 | 形成hemt半导体装置的方法和用于其的结构 |
| CN106992168A (zh) * | 2016-01-18 | 2017-07-28 | 安世有限公司 | 装置及相关联方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432531B2 (en) * | 2005-02-07 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2006344763A (ja) * | 2005-06-09 | 2006-12-21 | Matsushita Electric Ind Co Ltd | 接合ゲート型電界効果トランジスタの製造方法 |
| JP2007005406A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及び製造方法 |
| JP2008010468A (ja) * | 2006-06-27 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US20090011143A1 (en) * | 2007-06-22 | 2009-01-08 | Matsushita Electric Industrial Co., Ltd. | Pattern forming apparatus and pattern forming method |
| US8969973B2 (en) * | 2010-07-02 | 2015-03-03 | Win Semiconductors Corp. | Multi-gate semiconductor devices |
| JP2013026540A (ja) * | 2011-07-25 | 2013-02-04 | Renesas Electronics Corp | 半導体集積回路装置 |
| US20150035066A1 (en) * | 2012-04-27 | 2015-02-05 | Mitsubishi Electric Corporation | Fet chip |
| US9761439B2 (en) * | 2014-12-12 | 2017-09-12 | Cree, Inc. | PECVD protective layers for semiconductor devices |
| FR3051977B1 (fr) * | 2016-05-26 | 2018-11-16 | Exagan | Dispositif a haute mobilite electronique avec elements passifs integres |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3749987A (en) * | 1971-08-09 | 1973-07-31 | Ibm | Semiconductor device embodying field effect transistors and schottky barrier diodes |
| US4945393A (en) * | 1988-06-21 | 1990-07-31 | At&T Bell Laboratories | Floating gate memory circuit and apparatus |
| JP2581452B2 (ja) * | 1994-06-06 | 1997-02-12 | 日本電気株式会社 | 電界効果トランジスタ |
| JP4108817B2 (ja) * | 1998-03-20 | 2008-06-25 | 富士通株式会社 | マイクロ波・ミリ波回路装置とその製造方法 |
| JP2001035926A (ja) * | 1999-07-19 | 2001-02-09 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001093913A (ja) * | 1999-09-20 | 2001-04-06 | Matsushita Electric Ind Co Ltd | 電界効果型トランジスタおよびその製造方法、ならびにバイポーラトランジスタおよびその製造方法 |
| JP2001352043A (ja) * | 2000-06-09 | 2001-12-21 | Sony Corp | 半導体装置及びその製造方法 |
| TWI288435B (en) * | 2000-11-21 | 2007-10-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and equipment for communication system |
| US20050179106A1 (en) * | 2001-07-27 | 2005-08-18 | Sanyo Electric Company, Ltd. | Schottky barrier diode |
| JP2004241711A (ja) * | 2003-02-07 | 2004-08-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4272547B2 (ja) * | 2003-02-10 | 2009-06-03 | パナソニック株式会社 | 電界効果型トランジスタ並びにそれを用いた集積回路装置及びスイッチ回路 |
| JP2005340549A (ja) * | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2005340550A (ja) * | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2006339606A (ja) * | 2005-06-06 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-09-27 JP JP2004280227A patent/JP2006093617A/ja not_active Ceased
-
2005
- 2005-09-26 US US11/234,172 patent/US20060076585A1/en not_active Abandoned
- 2005-09-27 CN CN200510106458.6A patent/CN1755932A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051517A (zh) * | 2013-03-15 | 2014-09-17 | 半导体元件工业有限责任公司 | 形成hemt半导体装置的方法和用于其的结构 |
| CN106992168A (zh) * | 2016-01-18 | 2017-07-28 | 安世有限公司 | 装置及相关联方法 |
| CN106992168B (zh) * | 2016-01-18 | 2022-05-24 | 安世有限公司 | 装置及相关联方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060076585A1 (en) | 2006-04-13 |
| JP2006093617A (ja) | 2006-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1755932A (zh) | 半导体电阻元件及其制造方法 | |
| CN1162917C (zh) | 场效应晶体管 | |
| CN1750273A (zh) | 半导体器件及其制造方法 | |
| JP5611020B2 (ja) | 金属キャリアを有する半導体デバイスおよび製造方法 | |
| CN1819265A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN1667804A (zh) | 异质结双极晶体管及其制造方法 | |
| CN1674274A (zh) | 半导体器件及制造此器件的方法 | |
| CN1943035A (zh) | GaN系半导体装置 | |
| CN1507074A (zh) | 异质结场效应型半导体器件及其制造方法 | |
| US7553747B2 (en) | Schottky diode having a nitride semiconductor material and method for fabricating the same | |
| JP2007317794A (ja) | 半導体装置およびその製造方法 | |
| CN1638143A (zh) | 场效应晶体管及其制造方法 | |
| CN1877838A (zh) | 半导体器件及其制造方法 | |
| CN1667836A (zh) | 异质结双极型晶体管及其制造方法 | |
| JP2009026838A (ja) | 半導体装置及びその製造方法 | |
| CN1585129A (zh) | 开关用半导体器件及开关电路 | |
| CN1885555A (zh) | 异质结双极晶体管及制造方法 | |
| TWI483397B (zh) | 功率裝置及製造該功率裝置之方法 | |
| CN1210813C (zh) | 半导体器件和其制造方法 | |
| CN1864268A (zh) | 具有隧道式mis发射结的异质结双极晶体管 | |
| JP2006059956A (ja) | 半導体装置の製造方法 | |
| CN1667835A (zh) | 半导体元件及其制造方法 | |
| CN114883407A (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| TWI508286B (zh) | 場效電晶體、半導體基板、場效電晶體之製造方法及半導體基板之製造方法 | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |