CN1674274A - 半导体器件及制造此器件的方法 - Google Patents
半导体器件及制造此器件的方法 Download PDFInfo
- Publication number
- CN1674274A CN1674274A CNA2005100591303A CN200510059130A CN1674274A CN 1674274 A CN1674274 A CN 1674274A CN A2005100591303 A CNA2005100591303 A CN A2005100591303A CN 200510059130 A CN200510059130 A CN 200510059130A CN 1674274 A CN1674274 A CN 1674274A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- type semiconductor
- protection component
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000000034 method Methods 0.000 title claims description 32
- 230000008569 process Effects 0.000 title description 3
- 230000004888 barrier function Effects 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 143
- 238000005516 engineering process Methods 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 9
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000011701 zinc Substances 0.000 description 6
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon ion Chemical class 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种半导体器件，其能够在不改变晶体管的参数和不显著增加成本的情况下改善保护元件的浪涌放电容量，该半导体器件具有形成于半导体衬底上的半导体层的不同区域处的晶体管和保护元件，半导体层包括：在其表面形成有晶体管的栅极电极的未掺杂半导体的阻挡层；在保护元件侧的单层半导体层或包括作为最顶层的阻挡层的多层半导体层中形成的第一导电类型半导体区域；和在形成第一导电类型半导体区域的阻挡层中的两个分开区域处形成的第二导电类型半导体区域，其与第一导电类型半导体区域在接触表面形成彼此方向不同的保护二极管。
Description
技术领域
本发明涉及一种半导体器件和制造此器件的方法，在该半导体器件中在半导体衬底上形成有的多层半导体层的分开的区域处形成有晶体管和保护元件，保护元件用来在包括晶体管的电路中形成过量电荷的放电通道以保护电路。
背景技术
已知一种例如异质结式场效应晶体管(下文称为“HFET”)的、与在半导体衬底上形成有的作为有源层的多层半导体层一起应用的晶体管。HFET具有由外延生长方法形成于半绝缘半导体衬底上的在多层半导体层中的载流子传导层(沟道层)、载流子供给层和阻挡层，且形成于所述多层的最顶层的阻挡层上的栅极电极控制沟道层的电场以进行电流调节。最近被大规模生产的HFET使用电子作为载流子，而且普通上称为高电子迁移率晶体管(下文称为“HEMT”)。
在如HEMT或使用它的集成电路(例如微波单片集成电路：MMIC)的半导体器件中，例如噪音特性或功率增益的射频特性是满意的，但由于衬底是半绝缘的，集聚的电荷难以流入衬底。因此，由静电放电(ESD)引起的击穿强度是低的，而且如果静电击穿发生，量件(measurements)或组件的产率可能降低。因此，需要在操作此半导体器件时足够注意。而且电磁击穿强度是影响半导体器件可靠性的重要因素。为了保证免于可靠性的恶化的安全操作，之前必须充分提高对于半导体器件的静电击穿的耐压值。
依据以上要求，已知一种在其中形成有HEMT或其它晶体管的半绝缘衬底处提供保护二极管的技术。(例如，请参考日本未审查专利公开第2002-009253号)。
在以上文件中描述的保护二极管通过以下方法形成，即将例如锌(Zn)的第二导电类型杂质扩散入例如掺入磷(P)的第一导电类型杂质的最顶层导电层的两个分开的区域。由此方法制作的保护二极管为以一个N型导电层和两个P型Zn扩散层在各自的接触表面形成的PN结式二极管，且两个二极管的阴极连接在一起以形成背靠背的PNP结式二极管。
为了改善浪涌放电容量以在短时间内通过保护二极管放电大量电荷，作大每个PNP型二极管PN结面积以减小各自串连电阻是有效的。为了该目的，以其平面图案的大宽度形成第一导电类型导电层是有效的，但是如果导电层的宽度变大，图案面积可能会大。因此，芯片面积变大且成本上升。
通过将第一导电类型导电层作厚和N型杂质浓度增高，改善了浪涌放电容量。但通过同时构图其上形成有HEMT或其它晶体管的源极电极或漏极电极的外延生长层来形成用于保护二极管的第一导电类型导电层，以在相同衬底上形成第一导电类型帽层(cap layer)。因此，如果作厚外延生长层且增高N型杂质浓度，在栅极和漏极或栅极和源极的各自端子之间的寄生电容将变大，因此发生高频损耗。
如果提供有帽层，从源极电极或漏极电极至沟道层的串联电阻将变大。因此，在认为减小串联电阻是重要的晶体管中，可以省略帽层。
在该情况下，必须通过外延生长和蚀刻形成只为保护二极管的第一导电类型导电层，从而，成本以此量显著增长。
发明内容
在保护元件形成于与晶体管相似的衬底的半导体器件中，期望在不改变参数和增加晶体管成本的条件下改善保护元件(彼此不同方向的二极管)的浪涌放电容量。
依据本发明的实施例，提供了一种半导体器件，在半导体衬底上形成的多层半导体层的分开区域处形成有与晶体管和保护元件，该保护元件用来在包括晶体管的电路中形成过量电荷的放电通道以保护电路，多层半导体层具有：未掺杂半导体的阻挡层，在其表面上形成有栅极电极；形成于保护元件侧的单层半导体层或包括作为最顶层的阻挡层的多层半导体层的第一导电类型半导体区域；和两个形成于形成有第一导电类型半导体区域的阻挡层的两个分开区域处的第二导电类型半导体区域，其与所述第一导电类型半导体区域在各自的接触表面形成彼此方向不同的保护二极管。
依据本发明的实施例，彼此不同方向的保护二极管的保护元件至少形成于其表面上形成有晶体管的栅极电极的部分阻挡层处。阻挡层由未掺杂半导体形成。在阻挡层中，形成有第一导电类型半导体区域且两个第二导电类型半导体区域通过第一导电类型半导体区域相连接。在一第二导电类型半导体区域和第一导电类型半导体区域的结表面处形成有保护二极管。而且与所述保护二极管相反方向的另一保护二极管由另一第二导电类型半导体区域和第一导电类型半导体区域形成。
当在两个第二导电类型半导体区域中发生由电路的过量电荷引起的电势差时，两个保护二极管之一的二极管在正向偏置而另一二极管在反向偏置。如果由过量电荷引起的电势差大于反方向的保护二极管的击穿电压，相应的过量电荷变成流过保护元件的电流并且放电。
依据本发明的另一实施例，提供了制作半导体器件的方法，其中在半导体衬底上形成包括未掺杂半导体层的阻挡层的多层半导体层以在多层半导体层的不同区域处形成晶体管和保护元件来形成包括晶体管的电路的过量电荷的放电通道。该方法具有的步骤为：将第一导电类型杂质注入在保护元件侧的单层或包括作为最顶层的阻挡层的几层半导体层以形成第一导电类型半导体区域；且将第二半导体型杂质注入在其中形成有第一导电类型半导体区域的阻挡层的两个分开的区域以形成第二半导体区域，从而用两个第二导电类型半导体层和第一导电类型半导体区域在各自的接触表面形成彼此不同方向的保护二极管。
依据本发明的另一实施例，将第一导电类型杂质注入单层或包括作为最顶层的未掺杂半导体的阻挡层的几层半导体层以形成第一导电类型半导体区域，且将第二半导体型杂质注入阻挡层以形成第二半导体区域。通过形成选择性掩模层和离子注入或扩散进行杂质的选择性注入即将杂质注入部分阻挡层。由此形成彼此不同方向的保护二极管。
依据本发明的实施例的半导体器件，保护二极管的两个不同的导电类型区域，即第一导电类型半导体区域和第二导电类型半导体区域，在未掺杂半导体的阻挡层中形成。该阻挡层与形成于晶体管的栅极电极下面的阻挡层相似且较厚。另外，阻挡层下的半导体层的第一导电类型半导体区域可以形成得深。由此，保护二极管的结面积可以制作为很大且第一导电类型半导体区域的浓度可以依据保护元件的指标人为地设定。由此，可以在不改变晶体管参数的情况下改善保护元件的浪涌去除容量。
依据本发明的实施例的半导体器件的制作方法，第一导电类型半导体区域和第二导电类型半导体区域可以由选择性杂质注入方法形成。选择性杂质注入方法以低于外延生长层或其它半导体层的形成成本进行。因此可以抑制由于形成保护元件引起的成本增加。
附图说明
请参考附图，本发明的这些和其它目的和特征将得到更详细地描述，其中：
图1是本发明的实施例的一种半导体器件的横截面示意图；
图2A、图3A、图4A、图5A、图6A、图7A是本发明的第一实施例的工艺的一些中间步骤的半导体器件的保护元件侧的横截面示意图；
图2B、图3B、图4B、图5B、图6B、图7B是本发明的第一实施例的工艺的一些中间步骤的半导体器件的HEMT侧的横截面示意图；
图8A、图9A、图10A、图11A、图12A、图13A是本发明的第二实施例的工艺的一些中间步骤的半导体器件的保护元件侧的横截面示意图；
图8B、图9B、图10B、图1 1B、图12B、图13B是本发明的第二实施例的比较例的工艺的一些中间步骤的横截面示意图；
具体实施方式
下面，将参考附图和针对使用HEMT作为晶体管的范例说明本发明的优选实施例。
第一实施例
图1是本发明的实施例的一种半导体器件的横截面示意图；
在图1中，保护元件1和HEMT2形成于相同衬底上。在使用包括HEMT2的电路的情况下，例如本发明的半导体器件为使用HEMT2作为低噪音放大元件的用于射频通讯的前端MMIC的情况，保护元件1与HEMT 2和无源元件，如电容、电阻或电感集成在相同的衬底上。在附图中省略显示了除了HEMT之外的元件。例如，在电路中保护元件1通过未显示的互连线连接于有待防止充电的节点和参考电势节点之间，且将有待防止充电的节点以过量电荷放电，过量电荷作为电流(下文称为“浪涌电流”)流向参考电势，例如地电势。包括HEMT和保护元件的电路单元的各自的有源区被电绝缘而且由例如在附图中未显示的元件隔离绝缘层隔离。
保护元件1和HEMT 2具有共同衬底构造，其具有多层半导体层4，例如在GaAs或其它半绝缘半导体衬底3上形成有的四层外延生长层。作为多层半导体层4，有通过外延生长法由底层依次形成的电子传导层5、间隔层6、电子供给层7和阻挡层8。注意到，如需要可以形成未显示的薄缓冲层作为上述各层的中间层。
四层半导体层5至8例如为：电子传导层5为未掺杂GaAs；间隔层6为未掺杂AlxGa1-xAs(x＝0.2至0.3)；电子供给层7为掺杂Si的n型AlxGa1-xAs；和阻挡层8为未掺杂AlxGa1-xAs。
电子供给层7和电子传导层5的材料具有不同的电子亲和力，而且通过注入n型杂质(施主)形成电子供给层7，从而它具有与电子传导层5不同的功函数。因此在热平衡的异质结表面的能量不连续区域发生能带弯曲。这是因为电子由在电子供给层7侧的施主产生且在电子传导层5中移动，以使施主在电子供给层7的边缘部分耗尽。在电子传导层5中的电子分布在二维的极浅的范围内，因此被称为“二维电子气”，且空间上与产生它的施主分离。因此，电子免受杂质波动(impurity chattering)的影响，从而形成电子可以以极高速移动的晶体管沟道。
在HEMT 2中，由扩散注入锌(Zn)，然后在最顶层阻挡层8的表面部分中形成结栅极区域21。
另一方面，在保护元件1侧的阻挡层8的表面部分中形成具有第一导电类型(在本实施例中为N型)的第一导电类型半导体区域11。在第一导电类型半导体区域11中形成浪涌电流的沟道。在其中形成有第一导电类型半导体区域11的阻挡层8中的两个分开的区域处，在形成HEMT 2侧的结栅极区域21的同时，形成两个具有第二导电类型(在本实施例中为P型)且具有相似深度和相似杂质浓度的第二导电类型半导体区域12A和12B。由此，在第二导电类型半导体区域12A和第一导电类型半导体区域11的接触表面形成PN结二极管。且在第二导电类型半导体区域12B和第一导电类型半导体区域11的接触表面形成另一PN结二极管。
在阻挡层8上，形成由氮化硅等制成的绝缘膜9，其在第二导电类型半导体区域12A、12B和结栅极区域21的上表面处开口。在绝缘膜9的孔中埋入电极材料，例如Ti/Au或其它非活性金属材料。由此，在保护元件1侧形成分别连接第二导电类型半导体区域12A和12B的上表面之一的电极13A和13B。且在HEMT 2侧形成连接结栅极区域21的上表面的栅极电极23。
注意，在HEMT 2侧，形成欧姆金属，例如由合金化GaAs和AgGe/Ni形成的欧姆连接层22A和22B，以达到分离于栅极电极两侧位置的沟道层，且在那些欧姆金属上形成由非活性金属材料如Ti/Pt/Au制成的源极和漏极电极24A和24B。注意到，在保护元件1侧没有形成欧姆电极构造。
为了形成MMIC或其它电路，依据需要通过层间绝缘层在HEMT 2上方形成上层布线，但是其在附图中省略。
在具有上述构造的保护元件1中，两个彼此不同方向的PN结二极管由第一导电类型半导体区域11和两个第二导电类型半导体区域12A和12B形成。电极13A和13B连接至未显示的电路(包括HEMT)，以使施加于电路的浪涌或由静电引起的电荷导致两个第二导电类型半导体区域12A和12B的电势差。然后，由于该电势差，一PN结二极管在正方向上偏置而另一PN结二极管在反方向上偏置。如果提供的电势差比二极管反方向上的击穿电压大，在两个二极管之间可能流过过量电流(过量电荷)。因此，施加于电路的浪涌或由静电引起的电荷得到即时放电而且可以保护电路。
为了改善保护元件1可以迅速放电电子的能力，重要的是放电通道的电阻小且其电流容量大。它们由PN结二极管的结区域尺寸和主要决定第一导电类型半导体区域11的电阻的N型杂质的分布状态决定。
在本实施例中，由于第一导电类型半导体区域11没有在HEMT 2侧共享，有一个优点，即杂质的浓度、深度和分布状态可以为了满足保护元件1侧的要求设定。因此其设计的灵活性高且它可以容易地形成。
注意到，在图1中，虽然在阻挡层8的表面部分中第一导电类型半导体区域形成得薄，其可以比第二导电类型半导体区域12A和12B形成得深。在该情况下，有一个优点，即结区域的尺寸可以大。而且，第一导电类型半导体区域11可以形成于以阻挡层8为最顶层的多层半导体层4的特定层。换句话说，HEMT沟道的施主为N型，且这与第一导电类型半导体区域11相同，以使将电子提供给HEMT沟道的电子供给层7和电子传导层5可以被用为保护二极管的沟道的一部分。在这种情况下，当浪涌电流相对低时，用于形成深HEMT沟道的半导体层5至7被认为很少用作保护二极管的沟道。但是，如果过量浪涌电流流过，电流会流至半导体层5至7。因此，在本实施例中，保护元件1的浪涌电流容量可以作得非常大。
下面将描述图1所示的半导体器件的制造工艺。
图2A至7B绘示了半导体器件的工艺的一些中间步骤的横截面示意图。图2A、图3A、图4A、图5A、图6A、图7A是保护元件侧的横截面示意图，而图2B、图3B、图4B、图5B、图6B、图7B是HEMT侧的横截面示意图。
如图2A和2B所示，电子传导层5、隔离层6、电子供给层7和阻挡层8由如MOCVD或MBE的外延生长法在准备好的半导体衬底3上形成。方法将说明如下。
在半导体衬底3上，生长几百纳米的未掺杂GaAs以形成电子传导层5。然后，在电子传导层5上，生长几到十几纳米的未掺杂AlGaAs以形成隔离层6，然后生长几到十几纳米的同时掺杂Si的N型AlGaAs以形成电子供给层7。由此，二维电子气(2DEG)层形成于电子传导层5的与电子供给层7相对相向的部分。另外，在电子供给层7上，生长十至一百几十纳米例如100至130纳米的未掺杂AlGaAs以形成阻挡层8。
在如图3A所示的工艺中，通过离子注入进行第一导电类型半导体区域11的杂质的注入。
通过使用光蚀刻技术，构图涂覆的光致抗蚀剂以只在保护元件1侧形成孔开口，且通过使用构图的光致抗蚀剂R作为掩模，注入第一导电类型杂质，例如作为N型掺杂剂的硅离子(Si)。在如Si离子的掺杂量为5×1013cm2和能量为150keV的例子的注入离子的条件对于决定保护元件1的浪涌去除容量是重要的。注意到，作为深度形成上述的第一导电类型半导体区域11的方法，可以采用提高注入能量的方法、改变注入能量和进行几次离子注入的方法，及热扩散方法或热扩散和离子注入均进行的方法。
然后，如图3A所示，N型杂质注入层11A在保护元件1侧的部分阻挡层8处形成。相反地，如图3B所示，HEMT侧被抗蚀剂R覆盖且没有进行杂质注入。
如图4A和图4B所示，在去除光致抗蚀剂R之后，沉积例如厚度为300纳米的氮化硅膜作为绝缘层9，然后在900℃进行快速热退火(RTA)30秒以激活进行离子注入的n型杂质层11A。用该方法，在阻挡层8中形成具有高电导率的第一导电类型半导体层11。注意，对于在阻挡层8中的深层位置或在浅层形成第一导电类型半导体层11的情况，可以采用适合杂质注入方法的特定激活方法。
在图5A和5B的步骤中，在保护元件1侧，构图未显示的光致抗蚀剂以形成两个在第一导电类型半导体区域11分开的孔，且蚀刻掉被孔暴露的部分绝缘层9以形成孔9A和9B。同时，在HEMT 2侧，构图光致抗蚀剂以形成暴露部分阻挡层8的孔，而且由该孔暴露的部分绝缘层9被蚀刻掉以形成孔9C。用该方法，HEMT 2侧的栅极电极的孔9C和保护元件1侧的孔9A和9B同时形成。
此后，去除光致抗蚀剂。
然后，如图6A和6B所示，使用绝缘膜9作为选择性掩模，扩散作为第二导电类型掺杂剂的杂质，例如锌(Zn)。同时，在保护元件1侧，锌通过两个孔9A和9B扩散至阻挡层8以形成两个第二导电类型半导体区域12A和12B，而且在HEMT 2侧，锌通过栅极孔9C扩散至阻挡层8以形成结栅极区域21。
在本发明中，注入第二导电类型杂质的方法不限于扩散方法。但是，由于HEMT 2的结栅极区域21必须作成高浓度和薄层，最好采用气相锌扩散法。作为扩散条件的范例，例如可以在包含二乙基锌(Zn(C2H5)2)和三氢化砷AsH3的气态环境在大致600℃下进行扩散。
在如图7A和7B所示的步骤中，作为欧姆连接层的金属膜选择性地只形成于HEMT 2侧。在形成膜中，例如，使用电子束蒸镀法，沉积大致160纳米和40纳米的AuGe/Ni。然后，通过选择性去除，去除金属膜的不必要的部分且在形成气体中进行几百摄氏度的热处理，然后如图7B所示形成连接沟道(2DEG层)的欧姆连接层22A和22B。注意，如果由于多层半导体层4制作得很厚，欧姆连接层22A和22B不与沟道相连，可以使用相应的操作。
之后，构图未显示的光致抗蚀剂然后在整个抗蚀剂的上表面形成作为电极的金属膜。在形成膜中，例如，使用电子束蒸镀法，沉积各自为大致30/50/120纳米的Ti/Pt/Au。之后，一起去除(剥离)光致抗蚀膜和金属膜的不必要的部分以在保护元件1侧形成两个电极13A和13B，且平行于此在HEMT 2侧形成栅极电极23和源极和漏极电极24A和24B。
注意到，不限于该剥离方法，例如，可以进行这样的工艺，即在金属膜上形成光致抗蚀剂图案且通过离子磨去除多余部分。
然后，形成未显示的源极电极和漏极电极，且如需要通过层间绝缘膜形成上层互连线，由此完成HEMT。
在该工艺中，尽可能应用同样的HEMT工艺，而为形成保护元件1的所添加的工艺只为图3A所示的光致抗蚀剂R的构图和离子注入或其它杂质注入工艺，因此，成本的增加低。而且晶体管的参数没有为该工艺改变。
第二实施例
本实施例涉及一种情况，即形成于HEMT的半导体衬底3的多层半导体层4包括帽层10而不是阻挡层8作为上层。
注意，由于本实施例与第一实施例的不同之处只为形成帽层10，将说明不同之处，与第一实施例相同的组件用相同的标记表示而省略其说明。
图8A、图9A、图10A、图11A、图12A、图13A绘示本实施例的一些中间步骤的保护元件1；而作为比较例，图8B、图9B、图10B、图11B、图12B、图13B绘示应用帽层10作为保护元件的沟道而不形成第一导电类型半导体区域11的情况。
帽层10为在形成有作为HEMT 2的源极和漏极的欧姆连接层22A和22B的区域进行外延生长后选择性保留的层。另外，它具有减少特别影响高频特性的源极电阻的效果。
在图8A和8B中，在形成帽层10中，在形成阻挡层8之后，例如通过外延生长法形成几十纳米的N型Si掺杂GaAs。N型杂质的浓度设置为较高的1018量级。
另外，涂覆并构图光致抗蚀剂，然后通过蚀刻选择性地去除其上没有形成光致抗蚀剂的部分帽层。因此，形成如附图的保护元件的帽层10。之后，去除光致抗蚀剂。
在图9A的步骤中，穿过帽层10进行离子注入使得下置的阻挡层8的表面部分的导电类型为负。虽然使得导电类型为负可达到任何程度，但是在本实施例中设定离子注入的条件以补充帽层10的浪涌电流容量。
因此，如果帽层10的浪涌电路容量还不充足，可以向低于阻挡层8的半导体层进行离子注入，类似于第一实施例。注意，在图9B所示的比较例中，帽层由抗蚀剂R保护且没有进行离子注入。
之后，通过与第一实施例相似的方法，形成绝缘膜9(图10A和10B)，形成孔9A和9B(图11A和11B)，进行锌扩散(图12A和12B)，且形成电极(图13A和13B)，由此完成保护元件1和HEMT 2(未显示)。
依据与比较例比较的本实施例，由于只添加了图9A所示的简单工艺，可以增大保护元件的注入区域的尺寸和改善浪涌去除容量。
本领域的技术人员应当理解根据设计需求和其它因素可以产生不同的润饰、合并、部分合并和改变，只要其在所示的权利要求或其等价物的范围内。
本发明包含涉及于2004年3月24日在日本专利局申请的日本专利申请JP 2004-087084的主题，其整体内容引入如下作为参考。
Claims (8)
1.一种半导体器件，其形成有晶体管和保护元件，该保护元件用以形成包括所述晶体管的电路的过量电荷的放电通道，以保护所述电路，所述晶体管和保护元件处于形成在半导体衬底上的多个半导体层的不同区域，所述多个半导体层包括：
未掺杂的半导体的阻挡层，在其表面形成有所述晶体管的栅极电极；
第一导电类型半导体区域，其在保护元件侧形成为单层半导体层或包括作为最顶层的所述阻挡层的多层半导体层；且
两个第二导电类型半导体区域，其形成于形成有所述第一导电类型半导体区域的所述阻挡层中的两个分开区域，其与所述第一半导体型半导体区域在各自的接触表面处形成有不同方向的保护二极管。
2.如权利要求1所述的半导体器件，还包括：
第一导电类型半导体的导电层，其堆叠于所述保护元件侧的所述阻挡层上，其中
在厚度方向上穿透所述导电层形成所述两个第二导电类型半导体区域。
3.如权利要求1所述的半导体器件，其中与在所述晶体管的栅极电极下面的第二导电类型结栅极区域相比，所述两个第二导电类型半导体区域具有相似的深度和相似的掺杂浓度。
4.如权利要求2所述的半导体器件，其中：
与在所述晶体管的栅极电极下面的第二导电类型结栅极区域相比，所述两个第二导电类型半导体区域具有相似的深度和相似的掺杂浓度，且
与形成所述晶体管的源极电极和漏极电极处的两个帽层相比，所述导电层具有相似的厚度和相似的掺杂浓度。
5.一种制作半导体器件的方法，其中在半导体衬底上堆叠包括未掺杂的阻挡层的多层半导体层以在所述多层半导体层的分开区域形成晶体管和保护元件，该保护元件形成包括所述晶体管的电路的过量电荷的放电通道，该方法包括以下的步骤：
将第一导电类型杂质注入在所述保护元件侧的单层半导体层或包括作为最顶层的所述阻挡层的几层半导体层以形成第一导电类型半导体区域，且
将第二导电类型杂质注入其中形成有第一导电类型半导体区域的所述阻挡层的两个分开的区域以形成第二导电类型半导体区域，从而与第一导电类型半导体区域在各自的接触表面形成彼此方向不同的保护二极管。
6.如权利要求5所述的半导体器件制作方法，还包括的以下的步骤：
在所述保护元件侧在所述阻挡层上形成第一导电类型半导体的导电层，且其中，
在形成所述保护二极管的步骤中，所述两个第二导电类型半导体区域形成为在厚度方向上穿透所述导电层。
7.如权利要求5所述的半导体器件制作方法，其中所述保护元件侧的所述两个第二导电类型半导体区域与其表面上形成有所述晶体管栅极电极的第二导电类型结栅极区域同时形成。
8.如权利要求6所述的半导体器件制作方法，其中
由与其表面上形成有所述晶体管的源极电极和漏极电极的两个帽层相似的半导体层形成所述保护元件侧的导电层，且
所述保护元件侧的所述两个第二导电类型半导体区域与其表面上形成有所述晶体管栅极电极的第二导电类型结栅极区域同时形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004087084A JP2005277033A (ja) | 2004-03-24 | 2004-03-24 | 半導体装置およびその製造方法 |
| JP087084/2004 | 2004-03-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1674274A true CN1674274A (zh) | 2005-09-28 |
Family
ID=34988763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005100591303A Pending CN1674274A (zh) | 2004-03-24 | 2005-03-24 | 半导体器件及制造此器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20050212049A1 (zh) |
| JP (1) | JP2005277033A (zh) |
| CN (1) | CN1674274A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544087A (zh) * | 2010-12-09 | 2012-07-04 | 三星电机株式会社 | 基于氮化物的半导体器件及其制造方法 |
| CN109416897A (zh) * | 2016-07-29 | 2019-03-01 | 索尼公司 | 显示装置、显示装置制造方法以及电子设备 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5194399B2 (ja) * | 2006-07-18 | 2013-05-08 | ソニー株式会社 | 保護素子及びその製造方法、並びに化合物半導体装置 |
| US7550820B2 (en) * | 2006-08-10 | 2009-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reverse-biased PN diode decoupling capacitor |
| GB2449514B (en) * | 2007-01-26 | 2011-04-20 | Filtronic Compound Semiconductors Ltd | A diode assembly |
| US8728884B1 (en) | 2009-07-28 | 2014-05-20 | Hrl Laboratories, Llc | Enhancement mode normally-off gallium nitride heterostructure field effect transistor |
| US9136341B2 (en) | 2012-04-18 | 2015-09-15 | Rf Micro Devices, Inc. | High voltage field effect transistor finger terminations |
| US9124221B2 (en) | 2012-07-16 | 2015-09-01 | Rf Micro Devices, Inc. | Wide bandwidth radio frequency amplier having dual gate transistors |
| US9142620B2 (en) | 2012-08-24 | 2015-09-22 | Rf Micro Devices, Inc. | Power device packaging having backmetals couple the plurality of bond pads to the die backside |
| US9147632B2 (en) | 2012-08-24 | 2015-09-29 | Rf Micro Devices, Inc. | Semiconductor device having improved heat dissipation |
| US9202874B2 (en) | 2012-08-24 | 2015-12-01 | Rf Micro Devices, Inc. | Gallium nitride (GaN) device with leakage current-based over-voltage protection |
| US9917080B2 (en) * | 2012-08-24 | 2018-03-13 | Qorvo US. Inc. | Semiconductor device with electrical overstress (EOS) protection |
| US8988097B2 (en) | 2012-08-24 | 2015-03-24 | Rf Micro Devices, Inc. | Method for on-wafer high voltage testing of semiconductor devices |
| US9129802B2 (en) | 2012-08-27 | 2015-09-08 | Rf Micro Devices, Inc. | Lateral semiconductor device with vertical breakdown region |
| US9070761B2 (en) | 2012-08-27 | 2015-06-30 | Rf Micro Devices, Inc. | Field effect transistor (FET) having fingers with rippled edges |
| US9325281B2 (en) | 2012-10-30 | 2016-04-26 | Rf Micro Devices, Inc. | Power amplifier controller |
| JP6307704B2 (ja) * | 2012-12-26 | 2018-04-11 | パナソニックＩｐマネジメント株式会社 | サージ保護素子及び半導体装置 |
| JP6111821B2 (ja) * | 2013-04-25 | 2017-04-12 | 三菱電機株式会社 | 電界効果トランジスタ |
| US9455327B2 (en) | 2014-06-06 | 2016-09-27 | Qorvo Us, Inc. | Schottky gated transistor with interfacial layer |
| US9536803B2 (en) | 2014-09-05 | 2017-01-03 | Qorvo Us, Inc. | Integrated power module with improved isolation and thermal conductivity |
| US10615158B2 (en) | 2015-02-04 | 2020-04-07 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
| US10062684B2 (en) | 2015-02-04 | 2018-08-28 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
| WO2024113097A1 (en) * | 2022-11-28 | 2024-06-06 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor device and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468984A (en) * | 1994-11-02 | 1995-11-21 | Texas Instruments Incorporated | ESD protection structure using LDMOS diodes with thick copper interconnect |
-
2004
- 2004-03-24 JP JP2004087084A patent/JP2005277033A/ja active Pending
-
2005
- 2005-03-14 US US11/079,786 patent/US20050212049A1/en not_active Abandoned
- 2005-03-24 CN CNA2005100591303A patent/CN1674274A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544087A (zh) * | 2010-12-09 | 2012-07-04 | 三星电机株式会社 | 基于氮化物的半导体器件及其制造方法 |
| CN102544087B (zh) * | 2010-12-09 | 2015-04-08 | 三星电机株式会社 | 基于氮化物的半导体器件及其制造方法 |
| CN109416897A (zh) * | 2016-07-29 | 2019-03-01 | 索尼公司 | 显示装置、显示装置制造方法以及电子设备 |
| CN109416897B (zh) * | 2016-07-29 | 2021-07-02 | 索尼公司 | 显示装置、显示装置制造方法以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050212049A1 (en) | 2005-09-29 |
| JP2005277033A (ja) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1674274A (zh) | 半导体器件及制造此器件的方法 | |
| US10217737B2 (en) | Cascode semiconductor device structure and method therefor | |
| US8586435B2 (en) | Fabrication of MOSFET device with reduced breakdown voltage | |
| US9859449B2 (en) | Method of forming trench semiconductor device having multiple trench depths | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| TW202137568A (zh) | 改良之氮化鎵結構 | |
| US10516017B2 (en) | Semiconductor device, and manufacturing method for same | |
| US10229969B2 (en) | Power semiconductor device | |
| CN112655096A (zh) | 超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法 | |
| JP5646044B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US10847660B2 (en) | Trench semiconductor device having multiple active trench depths and method | |
| US20090166795A1 (en) | Schottky diode of semiconductor device and method for manufacturing the same | |
| EP1291925B1 (en) | Semiconductor device | |
| US11862680B2 (en) | Electrostatic discharge protection structure, nitride-based device having the same and method for manufacturing nitride-based device | |
| US20230307529A1 (en) | Support shield structures for trenched semiconductor devices | |
| US20220029033A1 (en) | Schottky rectifier with surge-current ruggedness | |
| CN101512738B (zh) | 半导体器件和形成半导体器件的方法 | |
| US7291899B2 (en) | Power semiconductor component | |
| CN114600252A (zh) | 具有受控阳极注入的逆导型igbt | |
| CN111192871A (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN220324465U (zh) | 一种耐压氮化镓器件的结构 | |
| US20240234507A1 (en) | Buried shield structures for power semiconductor devices and related fabrication methods | |
| CN108701694B (zh) | 高压碳化硅肖特基二极管倒装芯片阵列 | |
| KR102463180B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| WO2023127253A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |