CN1162917C - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN1162917C
CN1162917C CNB991109244A CN99110924A CN1162917C CN 1162917 C CN1162917 C CN 1162917C CN B991109244 A CNB991109244 A CN B991109244A CN 99110924 A CN99110924 A CN 99110924A CN 1162917 C CN1162917 C CN 1162917C
Authority
CN
China
Prior art keywords
electrode
field
effect transistor
field control
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991109244A
Other languages
English (en)
Other versions
CN1242608A (zh
Inventor
水田正志
葛原正明
梨本泰信
麻埜和则
三好阳介
望月康则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Compound Semiconductor Devices Ltd filed Critical NEC Compound Semiconductor Devices Ltd
Publication of CN1242608A publication Critical patent/CN1242608A/zh
Application granted granted Critical
Publication of CN1162917C publication Critical patent/CN1162917C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在栅电极(5)和漏电极(8)之间的沟道层(2)上的绝缘膜(6)上形成场控制电极(9)。氧化钽(Ta2O5)例如可以用做绝缘膜(6)的材料。

Description

场效应晶体管
技术领域
本发明涉及工作在微波范围的肖特基栅场效应晶体管,用于移动通信、卫星通信、卫星广播等。
背景技术
已知化合物半导体具有比硅更高的电子迁移率。例如,GaAs的电子速度在弱电场中大约比硅快6倍,在强电场中大约比硅快2-3倍。高速电子的这种特性已经在其应用开发中得到良好使用,制成高速数字电路元件或者高频模拟电路元件。
但是,在使用化合物半导体的场效应晶体管(以下在适当位置称为‘FET’)中,栅电极与衬底的沟道层形成肖特基结,从而使电场集中在漏侧上的栅电极的下端(图12中的画圆的场中心部位30),这可能导致击穿。这就是必须大信号工作的高输出FET尤其涉及的问题。
所以,为了防止在漏侧上的栅电极的边缘部位上的这种电场聚集,改善耐压特性,迄今为止已经做了大量的尝试。作为一个例子,已知有使用凹进结构或者偏移结构的技术。
而且,在日本专利申请公开232827/1997中公开了提高耐压的另一种技术。该技术涉及组成开关电路的FET,其中如图11所示,形成覆盖电极20,用以覆盖栅电极,控制此覆盖电极20的电位,实现耐压特性的改善。
但是,上述传统的技术分别存在以下问题。
在具有凹进结构或偏置结构的FET的情形,虽然耐压特性可以实现一定程度的改进,但是仅采用这种措施难以达到对耐压特性的目前标准要求。
并且,日本专利申请公开232827/1997公开的FET,正如其权利要求书所述的,原本的设计目的是用于开关电路。所以,与用于放大电路或者振荡电路的FET不同,这种FET不具有适合于获得良好高频特性的结构。这一点将在以下进一步说明。
在上述公开的FET中,覆盖电极从栅电极之上的部位向漏电极之上的部位伸展,如图11所示。这样在沟道层和覆盖电极之间产生了大的寄生电容,从而降低了工作速度,使高频特性降低。
另外,由于栅电极5和覆盖电极20彼此搭叠,如图11所示,保持同一电位,另一种寄生电容21产生在覆盖电极和漏电极之间,进一步损害了高频特性。这一点将在以下进一步说明。
这种类型的FET的电流增益截止频率fT由公式(1)给出:
              fT=gm/2p(Cg+Cp)         (1)
其中gm是互导,Cg是栅电极电容,Cp是覆盖电极(场控制电极)下的寄生电容。在上述公开的已有技术中,寄生电容21的值较大,因而电流增益截止频率fT较小。而且,这里fT正比于振荡最大频率fmax(公式(2)):
              fmax∝fT                 (2)
因此,随着Cp的增加,振荡频率最大值fmax降低,从而可使用频率被限制在较小范围。
这样,传统技术在防止电场聚集和提高耐压、同时保持良好的高频特性方面存在困难。
发明内容
因此,本发明的目的在于提供一种场效应晶体管,同时具有高的耐压特性和优异的高频特性。
鉴于上述问题,本发明提供一种场效应晶体管,具有带有形成于其表面上的沟道层的半导体衬底,在所述半导体衬底上相距一定距离形成的源电极和漏电极,和位于所述源电极和所述漏电极之间的栅电极,所述栅电极与所述沟道层形成肖特基结,场控制电极形成在所述栅电极和所述漏电极之间的所述沟道层上的绝缘膜上,所述场控制电极不与所述栅电极和漏电极搭叠。
这里的场控制电极可以与栅电极连接,保持在同一电位,尽管也可以独立地设置为与栅电极不同的电位。
场控制电极具有终止起始于离子化施主的电力线的功能。因此,通过设置场控制电极,发生于漏侧上的栅电极的边缘部位上的电场聚集可以得到弛豫和分散,耐压特性得以提高。此外,由于本发明的场控制电极没有与栅电极或漏电极搭叠的部分,所以不会出现如已有技术那样的场控制电极和漏电极之间的寄生电容问题。
而且,本发明提供一种场效应晶体管,具有带有形成于其表面上的沟道层的半导体衬底,在所述半导体衬底上相距一定距离形成的源电极和漏电极,和位于所述源电极和所述漏电极之间的栅电极,所述栅电极与所述沟道层形成肖特基结。
辅助电极形成在所述栅电极和所述源电极之间的所述沟道层上的绝缘膜上。
在这种带有辅助电极的FET中,通过对辅助电极施加正电压,可以降低元件的电阻,从而实现较高效率。辅助电极可以与漏电极连接。
另外,本发明的场效应晶体管可以具有如下结构,其中除了辅助电极之外,一个或多个场控制电极形成在所述栅电极和所述漏电极之间的所述沟道层上的绝缘膜上。在这种结构的FET中,对各个电极施加不同电压,例如对辅助电极施加正电压,对场控制电极施加负电压,可以产生较高的耐压,同时具有较高的效率。在这种结构的FET中,辅助电极最好与漏电极连接,场控制电极最好与栅电极连接。
根据本发明的FET中,由于场控制电极形成在栅电极和漏电极之间,所以发生于漏侧上的栅电极的边缘部位上的电场聚集可以得到弛豫,耐压特性得以提高,同时保持优异的高频特性。
而且,在栅电极和源电极之间形成辅助电极,可以使辅助电极正下方的沟道层的电阻降低,同时实现元件的高效率。
附图说明
图1是根据本发明的场效应晶体管的剖面示意图。
图2是依次展示根据本发明的场效应晶体管的制造方法的工序的剖面示意图。
图3是依次展示根据本发明的场效应晶体管的制造方法的进一步工序的剖面示意图。
图4是根据本发明的另一场效应晶体管的剖面示意图。
图5是根据本发明的另一场效应晶体管的剖面示意图,同时展示了其各种场控制电极的部位的一组俯视示意图。
图6是根据本发明的另一场效应晶体管的剖面示意图。
图7是依次展示根据本发明的场效应晶体管的制造方法的工序的剖面示意图。
图8是依次展示根据本发明的场效应晶体管的制造方法的进一步工序的剖面示意图。
图9是根据本发明的另一场效应晶体管的剖面示意图。
图10是根据本发明的另一场效应晶体管的剖面示意图。
图11是传统的场效应晶体管的剖面示意图。
图12是传统的场效应晶体管中的栅电极下端之上电场聚集的剖面示意图。
具体实施方式
本发明的场控制电极的宽度最好是0.1μm以上,更好是0.1μm以上和2μm以下。采用这种宽度范围,可以提高耐压特性,同时保持良好的高频特性。而且,场控制电极正下方的绝缘膜厚度优选是10-1000μm,更好是100-300nm。如果绝缘膜过厚,则电场弛豫效果降低。另一方面,绝缘膜过薄会导致绝缘膜击穿或者电流泄漏。
本发明的场效应晶体管中,由场控制电极、沟道层和夹于其间的绝缘膜组成的系统的单位面积的静电电容,在栅电极一侧的最好大于在漏电极一侧的。这种设置使漏极一侧上的场控制电极的作用适中,并且有助于实现理想的电场分布。因此,可以有效地提高耐压特性,同时使高频特性的降低保持在最小程度。
以下,上述静电电容C的幅度由公式(3)给出:
C=εS/d    (3)
(C:电容,ε:介电常数,S:电极面积,d:电极之间的距离)
因此,作为如上所述的场效应晶体管的结构,可以考虑如下结构,其中电极间距d、电极面积S和介电常数ε中之一随着与栅电极的距离而变。以下是按此方式实现的场效应晶体管。
(i)一种场效应晶体管,其中场控制电极正下方的绝缘膜厚度,在栅电极一侧的小于在漏电极一侧的。
按此结构,通过改变电极间距d实现静电电容的变化。
(ii)一种场效应晶体管,其中在漏电极一侧上的场控制电极的部位,形成一个或多个开口。
按此结构,通过改变电极面积S实现静电电容的变化。按此结构的场控制电极的例子如图5(c)所示。在此结构中的‘开口’是贯通场控制电极的孔,并且可以具有任何形状。而且‘在漏电极一侧上的场控制电极的部位’,是在漏极一侧沿其边缘的场控制电极的部位,当从上往下看时,正如图5(c)所示。
(iii)一种场效应晶体管,其中在漏电极一侧上的场控制电极的边缘部位是齿状的。
按此结构,通过改变电极面积S实现静电电容的变化。这里称为的‘齿状’是指交错形成场控制电极的边缘部位,例如图5(a)和(b)所采用的。但是,图中所示的这些例子是用于展示本发明的,并非是限制本发明的范围,任何交错形成边缘部位均可采用,只要能够在漏电极一侧上减少电极实际面积即可。
(iv)一种场效应晶体管,其中场控制电极正下方的绝缘膜的介电常数随着与栅电极的距离而降低。
按此结构,通过改变介电常数ε实现静电电容的变化。
而且,在本发明的场效应晶体管中,绝缘膜可以是选自下列集合中的强介电膜:氧化钽(Ta2O5)、钛酸锶(SrTiO3)、钛酸钡(BaTiO3)、钛酸锶钡(BaxSr1-xTiO3(0<x<1))、和钽酸锶铋(SrBi2Ta2O9)。采用这种强介电膜,绝缘膜可以具有一定厚度,从而能够避免绝缘膜击穿或者电流泄漏。绝缘膜由上述材料之一制成时,其厚度优选是50-1000nm,更好是100-300nm。采用这种范围的厚度,可以提高耐压特性,同时保持良好的高频特性。
本发明的场效应晶体管中,可以在场控制电极之下设置浮置电极。按此设置,即使关断对场控制电极施加的电压,电子也可以保持在浮置电极中,因此,在漏极一侧上的栅电极的边缘部位上的电场聚集得以弛豫和分散。
本发明的场效应晶体管中,可以设置多个场控制电极而不是一个,这样可以更有效地使电场聚集得到弛豫。此时,施加于各个场控制电极的电压可以相同或者不同。例如,全部场控制电极可以与栅电极连接,设置为相同的电位。另一方面,可以按如下方式设置,这些多个场控制电极中最靠近栅电极的一个处于与栅电极相同的电位,其余的部分或全部处于与源电极相同的电位。这种设置可以降低栅极和漏极之间的电容。而且,施加于多个场控制电极的电压可以动态地变化。
在设置多个场控制电极的情况,各个场控制电极正下方的绝缘膜的介电常数可以布置成随着与栅电极边侧的距离而降低。这种设置使场控制电极对漏极一侧的作用适中,并且有利于实现理想的电场分布。因此,可以有效地提高耐压特性,同时高频特性的降低保持在最小。
本发明的场效应晶体管中,栅电极和漏电极之间的距离最好大于栅电极和源电极之间的距离。这种结构常常称为偏置结构,能够使漏极侧上的栅电极的边缘部位上的电场聚集更有效地弛豫和分散。此外,从制造的观点来看,这种结构具有相对易于形成场控制电极的优点。而且,本发明的场效应晶体管最好具有凹进结构,由此可以使漏极侧上的栅电极的边缘部位上的电场聚集更有效地弛豫和分散。
本发明的场效应晶体管中,可以使用III-V族化合物半导体例如GaAs作为构成衬底或沟道层的材料。III-V族化合物半导体包括GaAs、AlGaAs、InP、GaInAsP等。使用III-V族化合物半导体材料,可以产生高速、高输出的场效应晶体管。
本发明的场效应晶体管可以用做例如放大电路或振荡电路的组成元件。因为需要优异的高频特性,特别是对于这种目的,本发明的FET的性能最为适合。
以下参见附图具体说明本发明的优选实施例。
第一实施例
第一实施例如图1所示。第一实施例是如下的例子,其中在沟道层2上的栅电极5和漏电极8之间的绝缘膜6上形成场控制电极9。栅电极5位于源电极7和漏电极8之间,与沟道层2构成肖特基结。如图所示,在栅电极5和漏电极8之间的不包含这两个电极的区域形成场控制电极9。换言之,形成场控制电极9使其不与源电极7或漏电极8搭叠。通过设置此场控制电极9,在栅电极5的下端产生的电场聚集得以弛缓和分散,提高了耐压特性。此外,由于场控制电极9没有任何部分与栅电极5或漏电极8搭叠,所以不会出现如图11的已有技术那样的在场控制电极9之下的寄生电容的问题。
就用于场控制电极9的材料而言,例如可以使用硅化钨(WSi)、铝、金、钛/铂/金等。
可以通过如下方法形成场控制电极,其中利用汽相淀积在整个表面施加金属膜,然后通过以光刻胶作为掩模的离子铣,去除多余部分。
这种具体的例子被称为偏置结构,栅电极5和漏电极8之间的距离大于栅电极5和源电极7之间的距离。按此结构,在栅电极5下端的电场聚集得以更有效地弛豫。而且,从制造的观点来看,这种结构具有相对易于形成场控制电极9的优点。
第二实施例
具有凹进结构的FET的例子如图3(h)所示。源电极7和漏电极8均形成与接触层3的欧姆接触。
凹进结构也有利于使栅电极5下端的电场聚集得以弛豫。因此,当场控制电极9形成在具有凹进结构的FET中时,凹进结构和场控制电极9的倍增效应使得电场聚集更有效地弛豫和分散,提高了耐压特性。
而且虽然这里展示的实施例是具有两级凹进的,但是结构中也可以使用一级凹进,栅电极正下方的凹进被去除。
第三实施例
第三实施例如图4所示。在此实施例中,在台阶状绝缘膜6上形成场控制电极9。场控制电极9正下方的绝缘膜6的厚度,在栅电极5一侧的小于在漏电极8一侧的。结果,由场控制电极9、衬底表面和夹于其间的绝缘膜6构成的系统的每单位面积的静电电容,在栅电极一侧的大于在漏电极一侧的。这使得在栅电极5下端产生的电场聚集得以更有效地弛豫和分散,进一步提高了耐压特性。
第四实施例
第四实施例如图5所示。在此实施例中,场控制电极9采取变化的形状。图5(a)和(b)均展示了在漏电极一侧边缘部分为齿形的场控制电极9,图5(c)展示了在漏电极一侧的边缘部位具有多个开口的场控制电极9。无论在那种形状,由公式(3)确定的电极面积S
                   C=εS/d      (3)
(C:电容,ε:介电常数,S:电极面积,d:电极间距)
在漏电极一侧减少,从而场控制电极正下方每单位面积的静电电容,在漏电极一侧的小于在栅电极一侧的。这使得栅电极5下端产生的电场聚集更有效地得以弛豫和分散,正如第三实施例所述的。
第五实施例
第五实施例如图6所示。在此实施例中,强介电膜11用做场控制电极9正下方的绝缘膜。作为强介电膜11的材料,最好使用选自如下集合的任意一种:氧化钽(Ta2O5)、钛酸锶(SrTiO3)、钛酸钡(BaTiO3)、钛酸锶钡(BaxSr1-xTiO3(0<x<1))、和钽酸锶铋(SrBi2Ta2O9)。
虽然图中是在衬底整个表面上形成强介电膜11,但是也可以仅在场控制电极9正下方的部位形成强介电膜11,这样可以使FET高频特性的降低保持在最小。
第六实施例
第六实施例如图8(i)所示。在此实施例中,浮置电极91设置在场控制电极9之下。在场控制电极9之下形成浮置电极,即使对场控制电极所施加的电压关断,也可使漏电极一侧的栅电极边缘部位的电场聚集得以弛豫和分散,因为外加电压关断时电子保持在浮置电极91中。
第七实施例
第七实施例如图9所示。此实施例是这样一个例子,其中设置多个场控制电极9。形成多个场控制电极9使得在漏电极一侧的栅电极5的边缘部位上产生的电场聚集得以更有效地弛豫和分散。施加在各个场控制电极的电压可以相同或不同。例如,全部场控制电极可以与栅电极连接,并且设置为相同的电位。另一方面,可以按如下方式布置,这些多个场控制电极之中最靠近栅电极的处于与栅电极相同的电位,其余的部分或全部处于与源电极相同的电位。这种布置可以减少栅极和漏极之间的电容。而且,多个场控制电极所加电压可以动态变化。
第八实施例
第八实施例如图10所示。此实施例是这样一个例子,其中在栅电极5和源电极7之间设置辅助电极13。
在此实施例中,场控制电极9与栅电极5连接,从而提高了耐压特性。
此外,辅助电极13与漏电极连接,对其施加正电压。这样降低了辅助电极正下方区域的电阻,利于电流流动,从而可以实现元件的更高效率。
通过按此方式设置场控制电极9和辅助电极13两者,可以提供具有高的互导以及低的导通电阻的FET,同时呈现优异的耐压特性。此外,虽然本实施例中形成场控制电极和辅助电极两者,但是也可以仅形成辅助电极。此时,元件可以实现更高的效率。
实例
实例1
本实例的FET具有凹进结构,如图3(h)所示,其中在栅电极5和漏电极8之间设置场控制电极9。参见图2和3,本发明的FET的制造方法说明如下。
首先,在半绝缘GaAs衬底1上,利用MBE(分子束外延)法,依次生长掺杂有2×1017cm-3的硅的N-型GaAs沟道层2(厚度为230nm)、和掺杂有5×1017cm-3的硅的N-型GaAs接触层3(厚度为150nm)(图2(a))。
接着,使用光刻胶(图中未示出)作为掩模,通过使用硫酸基或者磷酸基腐蚀剂的湿法腐蚀,蚀刻接触层3形成凹进(图2(b))。
然后通过CVD(化学汽相淀积)法,在整个表面上淀积厚200nm的SiO2绝缘膜4,之后通过使用CHF3或SF6的干法腐蚀,对绝缘膜4的准备形成栅电极的部位进行腐蚀(图2(c))。接着,使用绝缘膜4作为掩模,对沟道层2的准备形成栅电极的部位进行腐蚀达到约30nm的深度(图2(d))。
接着,通过溅射在整个表面上按如下次序淀积100nm厚的WSi膜、150nm厚的TiN膜、15nm厚的Pt膜、400nm厚的Au膜和25nm厚TiN膜。此后,仅在准备形成栅电极的部位施加光刻胶,通过离子铣去除其它多余的部分,从而形成栅电极5(图2(e))。
接着,通过CVD法,在整个表面上淀积厚100nm的SiO2绝缘膜6(图3(f))。此绝缘膜6在FET的整个制造工艺中保护半导体表面,抑制在工艺的每个工序中可能发生的器件特性的变化。
接着,在准备形成漏电极的部位和栅电极5之间形成场控制电极9。首先,在整个表面上通过真空淀积按如下顺序依次生长50nm厚的Ti膜、30nm厚的Pt膜和200nm厚的Au膜。然后对其预定部位施加光刻胶,通过离子铣去除其它多余部分,从而形成场控制电极9(图3(g))。
随后,腐蚀绝缘膜6的预定部位,暴露接触层3,然后通过真空淀积按如下顺序依次生长8nm厚的Ni膜、50nm厚的AuGe膜和250nm厚的Au膜,从而形成源电极7和漏电极8,制成FET(图3(h))。
而且,虽然本实例中是通过MBE法形成沟道层2和接触层3的,但是也可以通过MOCVD(金属有机化学汽相淀积)法形成。
实例2
本实例是与实例1相同的FET,但是场控制电极9的形状与实例1的有所变化(图5)。
通过采用光刻胶作为掩模腐蚀成为预定形式,可以获得如图所示各种形状的场控制电极9。
实例3
本实例使用Ta2O5强介电材料作为绝缘膜。参见图6,以下说明本实例。
如图所示,采用等离子体CVD法,至少在栅极和漏极之间的区域形成厚50nm的SiO2弱介电膜12之后,采用溅射法在其上形成厚200nm的Ta2O5强介电膜11,从而制成本实例的FET。
采用强介电材料,绝缘膜可以具有一定厚度,以便可以避免绝缘膜击穿或者电流泄漏。
虽然本实例中在整个表面上形成强介电膜11,但是也可以仅在场控制电极9正下方的部位形成强介电膜11,这样可以使得高频特性的降低保持在最小。
实例4
在本实例中,在栅电极5和源电极7之间设置辅助电极13(图10)。其中绝缘膜的厚度是100nm。
实例5
在本实例中,在场控制电极9之下设置浮置电极。参见图7和8,以下说明本发明FET的制造方法。
首先,正如实例1中,生长GaAs沟道层2(厚度为230nm)和N-型GaAs接触层3(厚度为150nm)(图7(a)),进行凹进腐蚀(图7(b)),之后形成栅电极5(图7(c)~(e))。
随后,通过等离子体CVD法,在整个表面上淀积厚30nm的SiO2绝缘膜的下层63(图8(f))。
接着,通过真空淀积按如下顺序依次生长30nm厚的Ti膜、15nm厚的Pt膜和150nm厚的Au膜。然后对其预定部位施加光刻胶,通过离子铣去除其它多余部分,从而形成浮置电极91。本实例中的浮置电极91的宽度是0.5μm(图8(g))。
随后,通过等离子体CVD法,在整个表面上淀积厚80nm的SiO2绝缘膜的上层64(图8(h))。
接着,在准备形成漏电极的部位和栅电极5之间形成场控制电极9。首先,在整个表面上通过真空淀积按如下顺序依次生长50nm厚的Ti膜、30nm厚的Pt膜和200nm厚的Au膜。然后对其预定部位施加光刻胶,通过离子铣去除其它多余部分,从而形成场控制电极9(图8(i))。
随后,腐蚀绝缘膜6的预定部位,暴露接触层3,然后通过真空淀积按如下顺序依次生长8nm厚的Ni膜、50nm厚的AuGe膜和250nm厚的Au膜,从而形成源电极7和漏电极8,制成FET。
实例6
在本实例中,场控制电极9形成为台阶状。通过反复腐蚀和随后利用汽相淀积在其上生长金属膜,在绝缘膜6上形成台阶,获得这种形状的场控制电极9。绝缘膜6的厚度,对于栅电极一侧的边缘部位是100nm,对于漏电极一侧的边缘部位是200nm。
实例7
在本实例中,设置多个场控制电极9(图9)。这里,栅电极和接触层3在漏极一侧的凹进之间的宽度是3μm,各个场控制电极的宽度是0.5μm。场控制电极的间距是0.3μm。

Claims (16)

1.一种场效应晶体管,具有带有形成于其表面上的沟道层的半导体衬底,在所述半导体衬底上相距一定距离形成的源电极和漏电极,和位于所述源电极和所述漏电极之间的栅电极,所述栅电极与所述沟道层形成肖特基结,
场控制电极形成在所述栅电极和所述漏电极之间的所述沟道层上的绝缘膜上,
所述场控制电极不与所述栅电极和漏电极搭叠。
2.根据权利要求1的场效应晶体管,其中,由所述场控制电极、所述沟道层和夹于其间的所述绝缘膜组成的系统的单位面积的静电电容,在栅电极一侧的大于在漏电极一侧的。
3.根据权利要求2的场效应晶体管,其中,所述场控制电极正下方的所述绝缘膜的厚度,在栅电极一侧的小于在漏电极一侧的。
4.根据权利要求2的场效应晶体管,其中,在漏电极一侧上的所述场控制电极的部位,形成一个或多个开口。
5.根据权利要求2的场效应晶体管,其中,漏电极一侧上的所述场控制电极的边缘部位是梳齿状的。
6.根据权利要求2的场效应晶体管,其中,所述场控制电极正下方的所述绝缘膜的介电常数随着与所述栅电极的距离的增加而降低。
7.根据权利要求1的场效应晶体管,其中,所述绝缘膜是选自下列集合中的强介电膜:氧化钽(Ta2O5)、钛酸锶(SrTiO3)、钛酸钡(BaTiO3)、钛酸锶钡(BaxSr1-xTiO3(0<x<1))、和钽酸锶铋(SrBi2Ta2O9)。
8.根据权利要求1的场效应晶体管,其中,在所述场控制电极之下设置浮置电极。
9.根据权利要求1的场效应晶体管,其中,设置多个所述场控制电极。
10.根据权利要求9的场效应晶体管,其中,设置多个所述场控制电极,各个场控制电极正下方的绝缘膜的介电常数随与所述栅电极一侧的距离的增加而降低。
11.根据权利要求1的场效应晶体管,其中,在所述栅电极和所述源电极之间的所述沟道层上的绝缘膜上,再设置辅助电极。
12.根据权利要求1的场效应晶体管,其中,所述栅电极和所述漏电极之间的距离大于所述栅电极和所述源电极之间的距离。
13.根据权利要求1的场效应晶体管,具有凹进结构。
14.根据权利要求1的场效应晶体管,其中,所述沟道层由III-V族化合物半导体制成。
15.根据权利要求1的场效应晶体管,构成放大电路或振荡电路。
16.根据权利要求1的场效应晶体管,其中,所述场控制电极保持在与所述栅电极相同的电位。
CNB991109244A 1998-06-16 1999-06-16 场效应晶体管 Expired - Fee Related CN1162917C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP168602/98 1998-06-16
JP10168602A JP3111985B2 (ja) 1998-06-16 1998-06-16 電界効果型トランジスタ
JP168602/1998 1998-06-16

Publications (2)

Publication Number Publication Date
CN1242608A CN1242608A (zh) 2000-01-26
CN1162917C true CN1162917C (zh) 2004-08-18

Family

ID=15871110

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991109244A Expired - Fee Related CN1162917C (zh) 1998-06-16 1999-06-16 场效应晶体管

Country Status (4)

Country Link
US (1) US6100571A (zh)
JP (1) JP3111985B2 (zh)
KR (1) KR100342895B1 (zh)
CN (1) CN1162917C (zh)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836334B2 (ja) * 2001-02-02 2011-12-14 富士通株式会社 化合物半導体装置及びその製造方法
JP2003203930A (ja) * 2002-01-08 2003-07-18 Nec Compound Semiconductor Devices Ltd ショットキーゲート電界効果型トランジスタ
US6559513B1 (en) * 2002-04-22 2003-05-06 M/A-Com, Inc. Field-plate MESFET
US6897137B2 (en) * 2002-08-05 2005-05-24 Hrl Laboratories, Llc Process for fabricating ultra-low contact resistances in GaN-based devices
JP4385206B2 (ja) 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4568118B2 (ja) * 2003-01-29 2010-10-27 株式会社東芝 パワー半導体素子
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
TWI430341B (zh) 2003-09-09 2014-03-11 Univ California 單一或多重閘極場平板之製造
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
EP1668703A1 (en) * 2003-09-22 2006-06-14 Koninklijke Philips Electronics N.V. Dynamic control of capacitance elements in field effect semiconductor devices
JP2005150190A (ja) * 2003-11-12 2005-06-09 Mitsubishi Electric Corp 電界効果トランジスタ
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US7229903B2 (en) * 2004-08-25 2007-06-12 Freescale Semiconductor, Inc. Recessed semiconductor device
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
JP4768996B2 (ja) * 2005-02-14 2011-09-07 富士通株式会社 電界効果型トランジスタとその製造方法
JP5214094B2 (ja) * 2005-03-07 2013-06-19 富士通株式会社 電界効果型トランジスタとその製造方法
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
CN101238560B (zh) 2005-06-10 2011-08-31 日本电气株式会社 场效应晶体管
US7863648B2 (en) 2005-06-10 2011-01-04 Nec Corporation Field effect transistor
JP2006351753A (ja) * 2005-06-15 2006-12-28 Mitsubishi Electric Corp 電界効果型トランジスタ
JP4884723B2 (ja) * 2005-08-25 2012-02-29 富士通株式会社 電界効果型トランジスタ及びその製造方法
DE112007000092B4 (de) * 2006-01-09 2014-07-24 International Rectifier Corp. Gruppe-III-Nitrid-Leistungshalbleiter mit einem Feld-Relaxations-Merkmal
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
CN101385132B (zh) * 2006-02-10 2010-10-20 日本电气株式会社 半导体器件
JP4890055B2 (ja) * 2006-03-06 2012-03-07 シャープ株式会社 電子デバイス
JP4304198B2 (ja) 2006-09-15 2009-07-29 株式会社東芝 半導体装置
US7656010B2 (en) * 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5105160B2 (ja) 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5192175B2 (ja) * 2007-05-01 2013-05-08 シャープ株式会社 ヘテロ接合電界効果トランジスタ
JP5134378B2 (ja) * 2008-01-07 2013-01-30 シャープ株式会社 電界効果トランジスタ
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP5723082B2 (ja) * 2008-06-27 2015-05-27 富士通株式会社 半導体装置及びその製造方法
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
DE202009018068U1 (de) 2009-06-02 2010-12-23 Solon Se Solarmodul
US8575610B2 (en) 2010-09-02 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
EP2639820A1 (en) * 2010-11-10 2013-09-18 Mitsubishi Electric Corporation Semiconductor device, and method for producing semiconductor device
JP2012109492A (ja) * 2010-11-19 2012-06-07 Sanken Electric Co Ltd 化合物半導体装置
US8742460B2 (en) * 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
JP2013252089A (ja) * 2012-06-06 2013-12-19 Kitamura Kagaku Sangyo Kk 屋上緑化造園方法
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
JP2014011329A (ja) * 2012-06-29 2014-01-20 Advanced Power Device Research Association 半導体デバイスおよびその製造方法
JP2014017423A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6075003B2 (ja) * 2012-10-22 2017-02-08 富士通株式会社 トランジスタの制御回路及び電源装置
JP6522521B2 (ja) 2013-02-15 2019-05-29 トランスフォーム インコーポレーテッド 半導体デバイスの電極及びその製造方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
KR102065114B1 (ko) 2013-03-14 2020-01-10 삼성전자주식회사 파워 소자의 전류 붕괴를 감소시키는 구동방법
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9306012B2 (en) * 2013-03-15 2016-04-05 Taiwan Semiconductor Manufacturing Company Limited Strip-ground field plate
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US10332976B2 (en) * 2015-08-28 2019-06-25 Sharp Kabushiki Kaisha Nitride semiconductor device
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
TWI613814B (zh) * 2016-11-29 2018-02-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件
DE102016123931A1 (de) * 2016-12-09 2018-06-14 United Monolithic Semiconductors Gmbh Transistor
CN107980177B (zh) * 2016-12-27 2021-10-22 深圳市柔宇科技股份有限公司 薄膜晶体管及具有薄膜晶体管的设备
CN109786233B (zh) * 2019-01-17 2021-01-12 中国电子科技集团公司第十三研究所 非对称表面沟道场效应晶体管的制备方法及功率器件
US11075271B2 (en) * 2019-10-14 2021-07-27 Cree, Inc. Stepped field plates with proximity to conduction channel and related fabrication methods
US11424356B2 (en) 2020-03-16 2022-08-23 Raytheon Company Transistor having resistive field plate
CN111509041A (zh) * 2020-04-17 2020-08-07 英诺赛科(珠海)科技有限公司 半导体器件及其制造方法
CN115552631B (zh) * 2020-05-13 2024-02-06 新唐科技日本株式会社 功率放大用半导体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047199A (en) * 1970-07-23 1977-09-06 Agency Of Industrial Science & Technology Semiconductor device
JPH06224225A (ja) * 1993-01-27 1994-08-12 Fujitsu Ltd 電界効果半導体装置
JPH09232827A (ja) * 1996-02-21 1997-09-05 Oki Electric Ind Co Ltd 半導体装置及び送受信切り替え型アンテナスイッチ回路

Also Published As

Publication number Publication date
CN1242608A (zh) 2000-01-26
US6100571A (en) 2000-08-08
KR100342895B1 (ko) 2002-07-02
JP2000003919A (ja) 2000-01-07
JP3111985B2 (ja) 2000-11-27
KR20000006218A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
CN1162917C (zh) 场效应晶体管
TWI431674B (zh) 單一或多重閘極場平板之製造
CN1750273A (zh) 半导体器件及其制造方法
JP6066933B2 (ja) 半導体デバイスの電極構造
CN1819265A (zh) 半导体装置及半导体装置的制造方法
US8405125B2 (en) Semiconductor device and method for producing the same
CN1750271A (zh) 氮基半导体装置
JP5596495B2 (ja) 半導体装置
CN1921147A (zh) 氮化物半导体元件
CN1950945A (zh) 具有多个场板的宽能带隙晶体管
CN1943035A (zh) GaN系半导体装置
CN1507074A (zh) 异质结场效应型半导体器件及其制造方法
CN1898801A (zh) 纵型栅极半导体装置及其制造方法
CN1755932A (zh) 半导体电阻元件及其制造方法
US20080142845A1 (en) HEMT including MIS structure
US7671441B2 (en) Trench MOSFET with sidewall spacer gates
CN1877838A (zh) 半导体器件及其制造方法
US8357952B2 (en) Power semiconductor structure with field effect rectifier and fabrication method thereof
CN113178480B (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN1516285A (zh) 带有微波双极晶体管的半导体器件
CN117253917A (zh) 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法
CN1210813C (zh) 半导体器件和其制造方法
CN111446287A (zh) 一种mosfet器件及其制备方法
CN112164725B (zh) 一种高阈值的功率半导体器件及其制造方法
EP0762512A1 (en) Schottky barrier diode

Legal Events

Date Code Title Description
C10 Entry into substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20021218

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20021218

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Compund semiconductor Devices Co., Ltd.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Effective date: 20060512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060512

Address after: Kawasaki, Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC Compund semiconductor Devices Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: RENESAS KANSAI CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040818

Termination date: 20150616

EXPY Termination of patent right or utility model