KR100617866B1 - 제너 다이오드 제조 및 패키징 방법 - Google Patents
제너 다이오드 제조 및 패키징 방법 Download PDFInfo
- Publication number
- KR100617866B1 KR100617866B1 KR1020050069539A KR20050069539A KR100617866B1 KR 100617866 B1 KR100617866 B1 KR 100617866B1 KR 1020050069539 A KR1020050069539 A KR 1020050069539A KR 20050069539 A KR20050069539 A KR 20050069539A KR 100617866 B1 KR100617866 B1 KR 100617866B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- polarity
- layer
- insulating film
- diffusion
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 77
- 238000005530 etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 132
- 230000015556 catabolic process Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 230000002457 bidirectional effect Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 제너 다이오드 제조 및 패키징 방법에 관한 것으로, 확산층을 노출시키는 컨택홀(Contact hole) 형성 공정을 제거하여 제조 공정을 단순화할 수 있으며, 횡방향으로의 불순물이 확산되는 길이로 전극라인에 접촉되지 않는 확산층의 길이를 결정함으로써, 제너 임피던스 값을 줄일 수 있는 효과가 있다.
또한, 본 발명은 확산후, 습식식각을 이용하여 확산 마스크를 제거함으로써, 확산층에 손상을 가하지 않게 되어 제너 다이오드의 특성을 향상시킬 수 있는 효과가 있다.
제너다이오드, 발광소자, 확산층, 절연층, 개구, 컨택홀
Description
도 1a 내지 1e는 종래 기술에 따른 제너 다이오드의 제조 공정을 설명하는 단면도
도 2는 도 1a 내지 1e의 종래 기술에서 제너 임피던스 값이 커지는 현상을 설명하기 위한 개념도
도 3a 내지 3d는 종래 기술에 따른 제너 다이오드의 제조 공정을 설명하는 단면도
도 4a 내지 4d는 본 발명의 제 1 실시예에 따른 제너 다이오드의 제조 공정을 설명하기 위한 단면도
도 5는 본 발명의 제 1 실시예에 따른 제너 다이오드에서 제너 임피던스 값을 줄일 수 있는 개념을 설명하기 위한 개념도
도 6a 내지 6e는 본 발명의 제 2 실시예에 따른 제너 다이오드의 제조 공정을 설명하기 위한 단면도
도 7은 본 발명에 따라 제조된 제너 다이오드를 발광 소자와 전기적으로 연결하여 인쇄회로기판에 실장된 상태의 단면도
도 8은 본 발명에 따라 제조된 제너 다이오드 상부에 발광 소자가 플립칩(Flip chip) 본딩되어 인쇄회로기판에 실장된 상태의 단면도
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 100a,100b : 확산층
110,120 : 절연막 130,140 : 마스크층
130a,140a : 변성막 150a,150b,371,372 : 전극라인
300 : 인쇄회로기판 310,320,351,352 : 전극단자
350 : 발광 소자 370 : 제너 다이오드
본 발명은 제너 다이오드 제조 및 패키징 방법에 관한 것으로, 보다 상세하게는 확산층을 노출시키는 컨택홀(Contact hole) 형성 공정을 제거하여 공정을 단순화할 수 있으며, 횡방향으로의 불순물이 확산되는 길이로 전극라인에 접촉되지 않는 확산층의 길이를 결정함으로써, 제너 임피던스 값을 줄일 수 있는 제너 다이오드 제조 및 패키징 방법에 관한 것이다.
일반적으로, 반도체 소자 중 내전압 특성이 약한 소자는 측정이나 패키징 공정을 수행할 때 발생하는 정전기나 서지 전압으로 소자의 수명을 다하는 문제점을 내포하므로, 이 내전압 특성이 약한 소자를 보호하기 위한 소자로 제너 다이오드를 사용한다.
이런, 제너 다이오드는 역방향 항복전압(Breakdown voltage)을 이용하는 소자로, PN 제너 다이오드의 역방향 브레이크 다운은 낮은 임계 전압에서 발생하는 제너 브레이크 다운과 높은 임계 전압에서 발생하는 애벌런치 브레이크 다운이 있다.
이 중, 제너 브레이크 다운은 반도체 막에 고농도의 불순물을 첨가하면, 작은 폭의 전하 공핍층이 형성되어 낮은 전압으로도 높은 전기장을 형성하게 된다.
즉, 고농도의 불순물을 첨가하면 역방향으로 바이어스된 경우 낮은 전압에서도 에너지 대역이 서로 엇갈리게 되어, P형 반도체층의 가전자대역의 에너지 대역이 N형 반도체층의 전도대층보다 높은 에너지 준위를 형성하게 된다.
이 때, 전하 공핍층의 폭이 좁다면 P형의 가전자 대역에 가득찬 전자는 N형의 전도대역으로 양자역학적인 터널링 현상이 발생하게 되어 다이오드 소자의 저항 값이 극히 낮고 큰 전류가 흐르게 된다.
이러한 원리를 이용하여 제너 항복이 발생하도록 제조된 소자를 제너 다이오드라고 하며, 다이오드에 걸리는 역방향 전압이 제너 항복 전압에 이르게 되면 갑자기 역방향 전류가 크게 증가하나, 단자 전압은 거의 불변이므로 정전압 소자로 사용되게 된다.
한편, 내전압 특성이 취약한 소자의 일 예로 발광 다이오드에 역방향의 서지 전압이 발생하게 되면, 과도한 전하가 반도체 층으로 흘러 들어가게 되서 발광 소 자를 파괴하게 된다.
이러한 문제점은 절연성 기판 상부에 소자를 제조할 경우 문제가 더욱 심각하게 되는데, 서지 전압이 발생할 경우 수천 볼트까지도 오를 수 있으므로 소자의 내전압(허용 전압)이 작은 경우 보호 소자를 별도로 장착하여야 한다.
이러한 내전압 특성이 약한 소자에 사용되는 제너 다이오드는, PN 제너 다이오드(역방향에서만 제너 항복 발생)의 형태로 사용하거나, 제너 다이오드 두개를 같은 극성끼리 직렬로 연결(PNP 또는 NPN)하여 순방향과 역방향의 양쪽 영역에서 제너 항복이 발생하도록 하는 양방향 문턱 전압 특성을 갖는 제너 다이오드를 이용할 수 있다.
양방향 문턱 전압 특성을 갖는 제너 다이오드를 발광 다이오드와 같은 소자에 연결할 경우는 제너 다이오드 두 단자의 극성이 같으므로 내전압을 향상시키려는 소자와 병렬로 극성에 관계 없이 연결할 수 있다.
그러므로, 제너 다이오드가 연결된 내전압 특성이 취약한 소자에 서지 전압이 발생하게 되면, 과전류가 정전기에 취약한 소자쪽으로 흐르지 않고 제너 전압 근처에서 제너 항복이 발생하여 저항값이 작게 된 제너 다이오드 쪽으로 과전류가 바이패스하게 되어 소자를 보호하게 된다.
도 1a 내지 1e는 종래 기술에 따른 제너 다이오드의 제조 공정을 설명하는 단면도로서, 먼저, N타입 반도체 기판(10) 상, 하부에 상부 및 하부 마스크층(11,12)을 형성하고, 상기 상부 마스크층(11)을 선택적으로 식각하여 상호 이격되고, 상기 N타입 반도체 기판(10)이 노출되는 한 쌍의 개구(11a,11b)를 형성한다.( 도 1a)
그 후, 도 1b에 도시된 바와 같이, 상기 기판(10) 상부와 하부에 P타입 불순물을 주입하고 확산공정을 수행하면, 상기 상부 마스크층(11)의 개구(11a,11b)에 노출된 N타입 반도체 기판(10) 영역에 P타입 확산층(10a,10b)이 형성된다.
그리고, 상기 확산공정으로 상기 상부 및 하부 마스크층(11,12)에는 변성된 막(11a,12a)이 형성되고, 상기 확산층(10a,10b) 표면에는 절연층(10aA,10bB)가 형성된다.
예를 들어, 상기 확산공정을 위한 소스가 보론(B)인 경우, 상기 절연층(10aA,10bB)으로 보론글라스막이 형성된다.
연이어, 상기 마스크층(11,12), 변성된 막(11a,12a)과 절연층(10aA,10bB)을 제거한다.(도 1c)
그 다음, 상기 확산층(10a,10b)을 노출시키는 컨택홀들(15a,15b)이 형성된 절연막(15)을 기판(10) 상부에 형성한다.(도 1d)
마지막으로, 상기 컨택홀들(15a,15b)을 통하여 확산층(10a,10b)과 각각 전기적으로 연결되는 한 쌍의 전극라인들(16a,16b)을 형성한다.(도 1e)
전술된 방법으로, 양방향 문턱 전압 특성을 갖는 제너 다이오드를 형성할 때, 층간 절연막을 증착하고, 이 층간 절연막을 식각하여 확산층과 전극라인을 연결하기 위한 컨택홀을 형성하여야 하는데, 이 컨택홀 형성 공정에서 원하지 않는 영역에 컨택홀이 형성되는 경우 양방향 문턱 전압 특성을 갖는 제너 다이오드가 아닌, PN 제너 다이오드 또는 저항체가 형성되어 수율이 낮아지는 문제점이 있다.
또한, 전류는 한 전극라인에서 확산층과 기판으로 흐르고, 다른 확산층과 다른 전극라인을 통하여 흐르게 되는데, 컨택홀 형성 공정 한계로 전극라인에 접촉되지 않은 확산층 영역이 존재하게 되어, 전류는 긴 확산층을 가로질러서 흐를 수 밖에 없어 제너 임피던스 값이 커지는 문제점이 있다.
더불어, 건식 식각을 이용하여 컨택홀을 형성하면, 건식식각으로 확산층이 손상되어 제너 다이오드의 특성이 저하되는 문제점이 있다.
도 2는 도 1a 내지 1e의 종래 기술에서 제너 임피던스 값이 커지는 현상을 설명하기 위한 개념도로서, 전술된 바와 같이, 확산층(10a)이 형성된 후에, 절연막(11)을 형성하고, 그 절연막(11)을 선택적으로 식각하여 확산층(10a) 상부가 노출되는 컨택홀(15a)을 형성하려면, 상기 컨택홀(15a)의 폭(W1)은 확산층(10a)의 폭(W2)보다 작아야 하고, 컨택홀(15a)의 측벽에서 확산층(10a)의 가장자리 부근과 간격 'd'를 유지해야 하는데, 이 'd'값은 작업 오차 및 확산층(10a) 분포를 감안하기 때문에, 설정된 값은 크게된다.
그러므로, 상기 간격 'd'가 커짐에 따라 확산층에서의 전류 흐름을 길게하게 되어 종래의 제너 다이오드 제조 공정에서는 제너 임피던스 값이 커지게 된다.
도 3a 내지 3d는 종래 기술에 따른 제너 다이오드의 제조 공정을 설명하는 단면도로서, P타입 반도체 기판(10) 상, 하부에 상부 및 하부 마스크층(11,12)을 형성하고, 상기 상부 마스크층(11)을 선택적으로 식각하여 상호 이격되고, 상기 P타입 반도체 기판(10)이 노출되는 한 쌍의 개구(11a,11b)를 형성한다.(도 3a)
그 다음, 도 3b와 같이, 상기 기판(10) 상부와 하부에 N타입 불순물을 주입 하고 확산공정을 수행하여, 상기 상부 마스크층(11)의 개구(11a,11b)에 노출된 P타입 반도체 기판(10) 영역에 N타입 확산층(10a,10b)을 형성한다.
이 때, 도 1a와 1b와 같이, 상기 확산공정으로 상기 상부 및 하부 마스크층(11,12)에는 변성된 막(11a,12a)이 형성되고, 상기 확산층(10a,10b) 표면에는 절연층(10aA,10bB)가 형성된다.
이어서, 상기 절연층(10aA,10bB) 중심영역을 제거하여, 상기 확산층(10a,10b)을 노출시킨다.(도 3c)
마지막으로, 상기 노출된 확산층(10a,10b)과 각각 전기적으로 연결되는 한 쌍의 전극라인들(16a,16b)을 형성한다.(도 3d)
이러한 종래 기술의 공정에서는 층간 절연막 증착 공정이 없으나, 층간 절연막으로 사용하는 확산 마스크에서 변성된 막이 전극라인에서 누설 전류가 발생되는 원인이 되어 특성이 열화되는 문제점이 있다.
또한, 도 1의 제조 방법에서 언급된 것과 동일하게 전류가 긴 확산층을 가로질러서 흐를 수 밖에 없어 제너 임피던스 값이 커지게 되고, 건식 식각을 이용하여 컨택홀을 형성하면, 건식식각으로 확산층에 손상이 인가되어 제너 다이오드의 특성이 저하되는 문제점이 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 확산층을 노출시키는 컨택홀(Contact hole) 형성 공정을 제거하여 공정을 단순화할 수 있으며, 횡방 향으로의 불순물이 확산되는 길이로 전극라인에 접촉되지 않는 확산층의 길이를 결정함으로써, 제너 임피던스 값을 줄일 수 있는 제너 다이오드 제조 및 패키징 방법을 제공하는 데 있다.
본 발명의 다른 목적은 확산후, 습식식각을 이용하여 확산 마스크를 제거함으로써, 확산층에 손상을 인가하지 않게 되어 제너 다이오드의 특성을 향상시킬 수 있는 제너 다이오드 제조 및 패키징 방법을 제공하는 데 목적이 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 제 1 양태(樣態)는,
제 1 극성을 갖는 기판 상, 하부에 절연막과 마스크층을 순차적으로 형성하는 단계와;
상기 기판 상부에 있는 마스크층과 절연막 각각의 일부를 순차적으로 식각하여, 상기 기판이 노출되는 한 쌍의 개구를 형성하는 단계와;
상기 기판에 제 1 극성과 반대의 제 2 극성을 갖는 불순물을 주입하고 확산공정을 수행하여, 상기 한 쌍의 개구로 노출된 기판 영역에 제 2 극성을 갖는 확산층을 형성하는 단계와;
상기 기판 상부에 있는 마스크층을 제거하여 상기 절연막을 노출시키고, 상호 이격된 확산층을 상기 절연막의 개구에 노출시키는 단계와;
상기 노출된 확산층과 각각 전기적으로 연결되는 한 쌍의 전극라인들을 형성하는 단계를 포함하여 구성된 제너 다이오드 제조 방법을 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 제 2 양태(樣態)는,
제 1 극성을 갖는 기판 상, 하부에 절연막과 마스크층을 순차적으로 형성하 는 단계와;
상기 기판 상부에 있는 마스크층과 절연막 각각의 일부를 순차적으로 식각하여, 상기 기판이 노출되는 개구를 형성하는 단계와;
상기 기판에 제 1 극성과 반대의 제 2 극성을 갖는 불순물을 주입하고 확산공정을 수행하여, 상기 개구로 노출된 기판 영역에 제 2 극성을 갖는 확산층을 형성하는 단계와;
상기 기판 상부에 있는 마스크층을 제거하여 상기 절연막을 노출시키고, 상기 확산층을 절연막의 개구로 노출시키는 단계와;
상기 개구와 이격되는 절연막 영역을 식각하여 상기 기판이 노출되는 다른 개구를 형성하는 단계와;
상기 개구들에 노출된 확산층 및 기판과 각각 전기적으로 연결되는 한 쌍의 전극라인들을 상기 절연막 상부에 형성하는 단계와;
상기 노출된 확산층과 각각 전기적으로 연결되는 한 쌍의 전극라인들을 형성하는 단계를 포함하여 구성된 제너 다이오드 제조 방법이 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 제 3 양태(樣態)는,
제 1 극성을 갖는 기판 상, 하부에 절연막과 마스크층을 순차적으로 형성하고, 상기 마스크층과 절연막 각각의 일부를 식각하여, 상기 기판이 노출되는 한 쌍의 개구를 형성하고, 상기 한 쌍의 개구로 노출된 기판 영역에 제 2 극성을 갖는 확산층을 형성하고, 상기 기판 상부에 있는 마스크층을 제거하여 상기 절연막을 노출시키고, 상호 이격된 확산층을 상기 절연막의 개구에 노출시키고, 상기 노출된 확산층과 각각 전기적으로 연결되는 한 쌍의 전극라인들을 형성하여 소자를 만드는 단계와;
상부에 제 1과 2 전극단자가 형성되어 있고, 상부에 발광 소자가 실장된 인쇄회로기판을 준비하는 단계와;
상기 인쇄회로기판 상부에 상기 소자를 본딩하는 단계와;
상기 인쇄회로기판의 제 1 전극단자와 소자의 한 전극라인, 상기 소자의 한 전극라인과 상기 발광 소자의 한 전극단자, 상기 인쇄회로기판의 제 2 전극단자와 발광 소자의 다른 전극단자, 발광 소자의 다른 전극단자와 상기 소자의 다른 전극라인을 와이어 본딩하는 단계를 포함하는 제너 다이오드 패키징 방법이 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 제 4 양태(樣態)는,
제 1 극성을 갖는 기판 상, 하부에 절연막과 마스크층을 순차적으로 형성하고, 상기 마스크층과 절연막 각각의 일부를 식각하여, 상기 기판이 노출되는 한 쌍의 개구를 형성하고, 상기 한 쌍의 개구로 노출된 기판 영역에 제 2 극성을 갖는 확산층을 형성하고, 상기 기판 상부에 있는 마스크층을 제거하여 상기 절연막을 노출시키고, 상기 확산층을 절연막의 개구로 노출시키고, 상기 노출된 확산층과 각각 전기적으로 연결되는 한 쌍의 전극라인들을 형성하여 소자를 만드는 단계와;
상부에 제 1과 2 전극단자가 형성되어 있는 인쇄회로기판에 상기 소자를 실장하는 단계와;
상기 소자의 두 전극라인에 발광 소자를 플립칩(Flip chip) 본딩하는 단계와;
상기 소자의 한 전극라인과 인쇄회로기판의 제 1 전극단자, 상기 소자의 다른 전극라인과 인쇄회로기판의 제 2 전극단자를 와이어 본딩하는 단계를 포함하는 제너 다이오드 패키징 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 4a 내지 4d는 본 발명의 제 1 실시예에 따른 제너 다이오드의 제조 공정을 설명하기 위한 단면도로서, 제 1 극성을 갖는 기판(100) 상, 하부에 상부 및 하부 절연막(110,120)을 형성하고, 상기 상부 및 하부 절연막(110,120) 상, 하부에 상부 및 하부 마스크층(130,140)을 형성하고, 상기 상부 마스크층(130)과 상부 절연막(110) 각각의 일부를 식각하여, 상기 기판(100)이 노출되는 한 쌍의 개구(135a,135b)를 형성한다.(도 4a)
여기서, 상기 기판(100)은 실리콘 기판이 바람직하다.
그 다음, 상기 기판(100) 상부와 하부에 제 1 극성과 반대의 제 2 극성을 갖는 불순물을 주입하고 확산공정을 수행하여, 상기 한 쌍의 개구(135a,135b)로 노출된 기판(100) 영역에 제 2 극성을 갖는 확산층(100a,100b)을 형성한다.(도 4b)
여기서, 상기 확산공정으로 상기 상부 및 하부 마스크층(130,140)에는 변성된 막(130a,140a)이 형성되고, 상기 확산층(100a,100b) 표면에는 절연층(100aA,100bB)이 형성된다.
이어서, 상기 상부 및 하부 마스크층(130,140), 변성된 막(130a,140a)과 절연층(100aA,100bB)을 제거한다.(도 4c)
여기서, 상기 상부 및 하부 마스크층(130,140), 변성된 막(130a,140a)과 절연층(100aA,100bB)은 습식 식각 공정을 수행하여 제거하는 것이 바람직하다.
이 공정으로, 상기 기판(100)에는 절연막(110)에 형성된 개구(135a,135b)에 의해 상호 이격된 확산층(100a,100b)을 노출시키게 된다.
그러므로, 이 공정은 상기 마스크층을 제거하여 상기 절연막을 노출시키고, 상호 이격된 확산층을 상기 절연막의 개구로 노출시키는 공정이 된다.
즉, 상호 이격된 확산층을 상기 절연막의 개구로 노출시키는 공정은 상기 변성막을 제거하는 공정을 의미한다.
마지막으로, 상기 노출된 확산층(100a,100b)과 각각 전기적으로 연결되는 한 쌍의 전극라인들(150a,150b)을 상기 절연막(110) 상부에 형성한다.(도 4d)
전술된 제 1 극성이 n타입이면, 상기 제 2 극성은 p타입이다.
따라서, 상기 확산층이 p타입이면, 기판은 n타입이므로, PNP 양방향 문턱 전압 특성을 갖는 제너 다이오드를 구현할 수 있는 것이다.
도 5는 본 발명의 제 1 실시예에 따른 제너 다이오드에서 제너 임피던스 값을 줄일 수 있는 개념을 설명하기 위한 개념도로서, 확산층(100a)의 확산된 폭(W4) 가장자리에서 상기 개구(135a)의 가장자리까지의 거리(d1)는 절연막(130)에 형성된 개구(135a)의 가장자리에서 횡방향으로 확산되는 것에 의존한다.
그러므로, 본 발명의 확산층은 종래 기술과 같이, 컨택홀 형성의 정렬 오차 및 확산층 분포를 감안하여 설정된 긴 거리보다는 월등히 짧아짐으로 활성층에서의 전류 흐름이 짧아져 제너 임피던스 값이 줄어들게 된다.
즉, 본 발명은 전극라인에 접촉되지 않는 확산층의 길이가 불순물 확산 중 횡방향으로의 확산 길이로 결정함으로써, 제너 임피던스 값을 줄일 수 있는 것이다.
또한, 확산후, 습식식각을 이용하여 확산 마스크를 제거하게 되면, 확산층에 손상을 인가하지 않게 되어 제너 다이오드의 특성을 향상시킬 수 있다.
도 6a 내지 6e는 본 발명의 제 2 실시예에 따른 제너 다이오드의 제조 공정을 설명하기 위한 단면도로서, 먼저, 제 1 극성을 갖는 기판(100) 상, 하부에 상부 및 하부 절연막(110,120)을 형성하고, 상기 상부 및 하부 절연막(110,120) 상, 하부에 상부 및 하부 마스크층(130,140)을 형성하고, 상기 상부 마스크층(130)과 상부 절연막(110) 각각의 일부를 식각하여, 상기 기판(100)이 노출되는 개구(135a)를 형성한다.(도 6a)
그 후, 상기 기판(100) 상부와 하부에 제 1 극성과 반대의 제 2 극성을 갖는 불순물을 주입하고 확산공정을 수행하여, 상기 기판(100) 영역에 제 2 극성을 갖는 확산층(100a)을 형성한다.(도 6b)
이 공정에서, 상기 제 1 실시예와 동일하게, 확산공정으로 상기 상부 및 하부 마스크층(130,140)에는 변성된 막(130a,140a)이 형성되고, 상기 확산층(100a) 표면에는 절연층(100aA)이 형성된다.
이어서, 상기 상부 및 하부 마스크층(130,140), 변성된 막(130a,140a)과 절 연층(100aA)을 제거한다.(도 6c)
즉, 상기 상부 및 하부 마스크층(130,140)을 제거하여 상기 절연막(110)을 노출시키고, 상기 확산층(100a)을 절연막(110)의 개구(135a)로 노출시키는 것이다.
연속적으로, 상기 개구(135a)와 이격되는 절연막(110) 영역을 식각하여 상기 기판(100)이 노출되는 다른 개구(135b)를 형성한다.(도 6d)
마지막으로, 상기 개구들(135a,135b)에 노출된 확산층(100a) 및 기판(100)과 각각 전기적으로 연결되는 한 쌍의 전극라인들(150a,150b)을 상기 절연막(110) 상부에 형성한다.(도 6e)
이와 같은 공정을 수행하면, 극성이 다른 확산층과 기판으로 이루어진 PN 또는 NP 제너 다이오드를 제조 할 수 있게 된다.
도 7은 본 발명에 따라 제조된 제너 다이오드를 발광 소자와 전기적으로 연결하여 인쇄회로기판에 실장된 상태의 단면도로서, 상부에 제 1과 2 전극단자(310,320)가 형성되어 있고, 상부에 발광 소자(350)가 실장된 인쇄회로기판(300)을 준비하고; 상기 인쇄회로기판(300) 상부에 제너 다이오드(370)를 실장하고; 상기 인쇄회로기판(300)의 제 1 전극단자(310)와 제너 다이오드(370)의 한 전극라인(371), 상기 제너 다이오드(370)의 한 전극라인(371)과 상기 발광 소자(350)의 한 전극단자(351), 상기 인쇄회로기판(300)의 제 2 전극단자(320)와 발광 소자(350)의 다른 전극단자(352), 발광 소자(350)의 다른 전극단자(352)와 상기 제너 다이오드(370)의 다른 전극라인(372)을 와이어 본딩한다.
이와 같이, 인쇄회로기판에 발광 소자와 제너 다이오드를 실장하는 패키지를 구성할 수 있다.
도 8은 본 발명에 따라 제조된 제너 다이오드 상부에 발광 소자가 플립칩(Flip chip) 본딩되어 인쇄회로기판에 실장된 상태의 단면도로서, 상부에 제 1과 2 전극단자(310,320)가 형성되어 있는 인쇄회로기판(300)에 제너 다이오드(370)를 실장하고; 상기 제너 다이오드(370)의 두 전극라인(371,372)에 발광 소자(351,352)를 플립칩(Flip chip) 본딩하고; 상기 제너 다이오드(370)의 한 전극라인(371)과 인쇄회로기판(300)의 제 1 전극단자(310), 상기 제너 다이오드(370)의 다른 전극라인(372)과 인쇄회로기판(300)의 제 2 전극단자(320)를 와이어 본딩한다.
이렇게, 제너 다이오드 상부에 발광 소자를 플립칩 본딩하여 패키지를 구현할 수 있다.
이상 상술한 바와 같이, 본 발명은 확산층을 노출시키는 컨택홀(Contact hole) 형성 공정을 제거하여 공정을 단순화할 수 있으며, 횡방향으로의 불순물이 확산되는 길이로 전극라인에 접촉되지 않는 확산층의 길이를 결정함으로써, 제너 임피던스 값을 줄일 수 있는 효과가 있다.
또한, 본 발명은 확산후, 습식식각을 이용하여 확산 마스크를 제거함으로써, 확산층에 손상을 인가하지 않게 되어 제너 다이오드의 특성을 향상시킬 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (11)
- 제 1 극성을 갖는 기판 상, 하부에 절연막과 마스크층을 순차적으로 형성하는 단계와;상기 기판 상부에 있는 마스크층과 절연막 각각의 일부를 순차적으로 식각하여, 상기 기판이 노출되는 한 쌍의 개구를 형성하는 단계와;상기 기판에 제 1 극성과 반대의 제 2 극성을 갖는 불순물을 주입하고 확산공정을 수행하여, 상기 한 쌍의 개구로 노출된 기판 영역에 제 2 극성을 갖는 확산층을 형성하는 단계와;상기 기판 상부에 있는 마스크층을 제거하여 상기 절연막을 노출시키고, 상호 이격된 확산층을 상기 절연막의 개구에 노출시키는 단계와;상기 노출된 확산층과 각각 전기적으로 연결되는 한 쌍의 전극라인들을 형성하는 단계를 포함하여 구성된 제너 다이오드 제조 방법.
- 제 1 극성을 갖는 기판 상, 하부에 절연막과 마스크층을 순차적으로 형성하는 단계와;상기 기판 상부에 있는 마스크층과 절연막 각각의 일부를 순차적으로 식각하여, 상기 기판이 노출되는 개구를 형성하는 단계와;상기 기판에 제 1 극성과 반대의 제 2 극성을 갖는 불순물을 주입하고 확산공정을 수행하여, 상기 개구로 노출된 기판 영역에 제 2 극성을 갖는 확산층을 형성하는 단계와;상기 기판 상부에 있는 마스크층을 제거하여 상기 절연막을 노출시키고, 상기 확산층을 절연막의 개구로 노출시키는 단계와;상기 개구와 이격되는 절연막 영역을 식각하여 상기 기판이 노출되는 다른 개구를 형성하는 단계와;상기 개구들에 노출된 확산층 및 기판과 각각 전기적으로 연결되는 한 쌍의 전극라인들을 상기 절연막 상부에 형성하는 단계와;상기 노출된 확산층과 각각 전기적으로 연결되는 한 쌍의 전극라인들을 형성하는 단계를 포함하여 구성된 제너 다이오드 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 기판은,실리콘 기판인 것을 특징으로 하는 제너 다이오드 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 극성은 n타입인 것을 특징으로 하는 제너 다이오드 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 극성은 p타입인 것을 특징으로 하는 제너 다이오드 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 확산층을 형성하는 공정에 의하여,상기 마스크층에는 변성된 막이 형성되고, 상기 확산층 표면에는 절연층이 형성되며,상기 마스크층을 제거하여 상기 절연막을 노출시키고, 상기 확산층을 절연막의 개구로 노출시키는 공정은,상기 마스크층 및 변성된 막을 제거하고,상기 확산층 상부의 절연층을 제거하는 것을 특징으로 하는 제너 다이오드 제조 방법.
- 제 1 극성을 갖는 기판 상, 하부에 절연막과 마스크층을 순차적으로 형성하고, 상기 기판 상부에 있는 마스크층과 절연막 각각의 일부를 식각하여, 상기 기판이 노출되는 한 쌍의 개구를 형성하고, 상기 한 쌍의 개구로 노출된 기판 영역에 제 2 극성을 갖는 확산층을 형성하고, 상기 기판 상부에 있는 마스크층을 제거하여 상기 절연막을 노출시키고, 상호 이격된 확산층을 상기 절연막의 개구에 노출시키고, 상기 노출된 확산층과 각각 전기적으로 연결되는 한 쌍의 전극라인들을 형성하여 소자를 만드는 단계와;상부에 제 1과 2 전극단자가 형성되어 있고, 상부에 발광 소자가 실장된 인쇄회로기판을 준비하는 단계와;상기 인쇄회로기판 상부에 상기 소자를 본딩하는 단계와;상기 인쇄회로기판의 제 1 전극단자와 소자의 한 전극라인, 상기 소자의 한 전극라인과 상기 발광 소자의 한 전극단자, 상기 인쇄회로기판의 제 2 전극단자와 발광 소자의 다른 전극단자, 발광 소자의 다른 전극단자와 상기 소자의 다른 전극라인을 와이어 본딩하는 단계를 포함하는 제너 다이오드 패키징 방법.
- 제 1 극성을 갖는 기판 상, 하부에 절연막과 마스크층을 순차적으로 형성하고, 상기 기판 상부에 있는 마스크층과 절연막 각각의 일부를 식각하여, 상기 기판이 노출되는 한 쌍의 개구를 형성하고, 상기 한 쌍의 개구로 노출된 기판 영역에 제 2 극성을 갖는 확산층을 형성하고, 상기 기판 상부에 있는 마스크층을 제거하여 상기 절연막을 노출시키고, 상기 확산층을 절연막의 개구로 노출시키고, 상기 노출된 확산층과 각각 전기적으로 연결되는 한 쌍의 전극라인들을 형성하여 소자를 만드는 단계와;상부에 제 1과 2 전극단자가 형성되어 있는 인쇄회로기판에 상기 소자를 실장하는 단계와;상기 소자의 두 전극라인에 발광 소자를 플립칩(Flip chip) 본딩하는 단계와;상기 소자의 한 전극라인과 인쇄회로기판의 제 1 전극단자, 상기 소자의 다른 전극라인과 인쇄회로기판의 제 2 전극단자를 와이어 본딩하는 단계를 포함하는 제너 다이오드 패키징 방법.
- 제 7 항 또는 제 8 항에 있어서,상기 기판은,실리콘 기판인 것을 특징으로 하는 제너 다이오드 패키징 방법.
- 제 7 항 또는 제 8 항에 있어서,상기 제 1 극성이 n타입인 것을 특징으로 하는 제너 다이오드 패키징 방법.
- 제 7 항 또는 제 8 항에 있어서,상기 제 1 극성이 n타입인 것을 특징으로 하는 제너 다이오드 패키징 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050069539A KR100617866B1 (ko) | 2005-07-29 | 2005-07-29 | 제너 다이오드 제조 및 패키징 방법 |
| EP05292598A EP1672701B1 (en) | 2004-12-15 | 2005-12-07 | Method for fabricating and packaging Zener diodes |
| US11/295,453 US7582537B2 (en) | 2004-12-15 | 2005-12-07 | Zener diode and methods for fabricating and packaging same |
| JP2005357036A JP2006186354A (ja) | 2004-12-15 | 2005-12-09 | ジェナーダイオード、その製造方法及びパッケージング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050069539A KR100617866B1 (ko) | 2005-07-29 | 2005-07-29 | 제너 다이오드 제조 및 패키징 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100617866B1 true KR100617866B1 (ko) | 2006-08-28 |
Family
ID=37601307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050069539A KR100617866B1 (ko) | 2004-12-15 | 2005-07-29 | 제너 다이오드 제조 및 패키징 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100617866B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153975A (ja) * | 1993-11-26 | 1995-06-16 | Rohm Co Ltd | ツェナーダイオード |
| JP2001148484A (ja) * | 1999-11-22 | 2001-05-29 | Rohm Co Ltd | アノードコモンツェナーダイオード |
| JP2003037274A (ja) * | 2001-07-25 | 2003-02-07 | Stanley Electric Co Ltd | ツェナーダイオードおよびその製造方法 |
| KR20060067743A (ko) * | 2004-12-15 | 2006-06-20 | 엘지전자 주식회사 | 자기정렬방식에 의한 양방향문턱전압 특성을 갖는제너다이오드의 제조방법 |
-
2005
- 2005-07-29 KR KR1020050069539A patent/KR100617866B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153975A (ja) * | 1993-11-26 | 1995-06-16 | Rohm Co Ltd | ツェナーダイオード |
| JP2001148484A (ja) * | 1999-11-22 | 2001-05-29 | Rohm Co Ltd | アノードコモンツェナーダイオード |
| JP2003037274A (ja) * | 2001-07-25 | 2003-02-07 | Stanley Electric Co Ltd | ツェナーダイオードおよびその製造方法 |
| KR20060067743A (ko) * | 2004-12-15 | 2006-06-20 | 엘지전자 주식회사 | 자기정렬방식에 의한 양방향문턱전압 특성을 갖는제너다이오드의 제조방법 |
Non-Patent Citations (1)
| Title |
|---|
| 없다. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5491439B2 (ja) | イオン・インプラント・アイソレーションによるｌｅｄ製作 | |
| KR100665116B1 (ko) | Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법 | |
| KR101428085B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| TWI414082B (zh) | 具有過電壓保護之發光二極體晶片 | |
| KR100609968B1 (ko) | 정전기 보호 기능을 갖는 발광 다이오드 및 그 제조 방법 | |
| JP3369391B2 (ja) | 誘電体分離型半導体装置 | |
| CN116190374A (zh) | 使谐波失真最小化的具有隔离结构布局的esd保护器件 | |
| CN107887375B (zh) | 半导体静电放电保护元件 | |
| US9245911B2 (en) | Semiconductor device | |
| CN107301995B (zh) | 瞬态电压抑制器及其制作方法 | |
| EP1672701B1 (en) | Method for fabricating and packaging Zener diodes | |
| TWI756539B (zh) | 具有二極體及矽控整流器的半導體元件 | |
| KR20170080471A (ko) | 발광 다이오드 칩 | |
| KR101544974B1 (ko) | 발광 다이오드 및 그 제조방법 | |
| KR100617866B1 (ko) | 제너 다이오드 제조 및 패키징 방법 | |
| KR101020993B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| US8704270B2 (en) | Shockley diode having a low turn-on voltage | |
| US11049853B2 (en) | ESD protection device with breakdown voltage stabilization | |
| CN109817726B (zh) | 不对称瞬态电压抑制器装置以及形成方法 | |
| KR102200785B1 (ko) | 비대칭 과도 전압 억제기 디바이스 및 형성 방법 | |
| KR100644895B1 (ko) | 자기정렬방식에 의한 양방향문턱전압 특성을 갖는제너다이오드의 제조방법 | |
| JP4326500B2 (ja) | 半導体装置 | |
| CN111446237A (zh) | 半导体器件及用于生产半导体器件的方法 | |
| KR102444160B1 (ko) | 정전기 방전 보호용 반도체 소자 | |
| KR20070004365A (ko) | 발광 다이오드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140624 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150624 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160624 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180710 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190711 Year of fee payment: 14 |