JP3763683B2

JP3763683B2 - 半導体装置

Info

Publication number: JP3763683B2
Application number: JP29337398A
Authority: JP
Inventors: 俊光加藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-10-15
Filing date: 1998-10-15
Publication date: 2006-04-05
Anticipated expiration: 2018-10-15
Also published as: JP2000124503A

Description

【０００１】
【発明の属する技術分野】
本発明はトレンチ型誘電体分離構造を有する半導体装置に関し、特に、半導体チップに２本以上のボンディングワイヤーが接続された誘電体分離型の半導体装置で、ボンディングワイヤーのアンダーループによる特性変動を減少させ、かつ、低コストで高信頼性であるトレンチ型誘電体分離型の半導体装置に関する。
【０００２】
【従来の技術】
トランジスタや抵抗が、半導体基板を通して他の素子と相互干渉を持たないように、また、半導体基板へのリークが生じないように、半導体製造工程では、素子間分離工程が設けられている。この素子分離工程では、素子（例えば、ダイオードやトランジスタ）を作る領域を定め、隣り合う素子と素子とを電気的に絶縁分離を行なっている。
【０００３】
素子分離構造の一つとして誘電体分離構造が用いられている。この誘電体分離構造は、酸化膜等の誘電体により素子と素子とを分離する構造であり、例えば以下に述べる光半導体スイッチにおけるフォトダイオードの素子間の分離に用いられている。
【０００４】
図３は、一般的な光半導体スイッチの一例を示す等価回路図であり、図４は光半導体スイッチを実際に半導体チップで構成した構成図である。
【０００５】
すなわち、発光ダイオード（ＬＥＤ）２０と光結合されたフォトダイオード２１をアレイ状に配列したフォトダィオードアレイ２１Ａと、フォトダイオードアレイ２１Ａと並列接続されたインピーダンス成分２２と、フォトダイオードアレイ２１Ａのアノード２３にゲート電極２４が、カソード２５にソース電極２６が接続されたＭＯＳトランジスタ２７とから構成されている。
【０００６】
これらの構成を有する光半導体スイッチは、ＬＥＤ２０を点灯させることにより、フォトトダイオードアレイ２１Ａの両端に光起電力を発生させ、この光起電力をＭＯＳトランジスタ２７のゲート電極２４とソース電極２６に印加し、ＭＯＳトランジスタ２７をオン状態とし、ＬＥＤ２０を消灯することにより、フォトダイオードアレイ２１Ａの光起電力の発生を停止し、ゲートに充電された電荷を、インピーダンス成分２２を通して放電し、ＭＯＳトランジスタ２７をオフ状態とする。
【０００７】
このような光半導体スイッチを実際に半導体チップでの構成は図４に示すように、フォトダイオードアレイ２１Ａの半導体チップとＭＯＳトランジスタ２７の半導体チップとで構成し、フォトダイオードアレイ２１Ａのアノード２３とＭＯＳトランジスタ２７のゲート電極２４、また、フォトダイオードアレイ２１Ａのカソード２５とＭＯＳトランジスタ２７のソース電極２６との双方をボンディングワイヤ２８で接続している。
【０００８】
図５はフオトダイオードアレイの断面図で、Ｓｉ基板５ａの上に半導体チップにフォトダイオード２０がアレイ状に配列されて設けられ、半導体チップの周辺部２９となる領域は、高抵抗のアン・ドープＳｉで形成されている。フォトダイオード２１のアノード２３とカソード２５にはボンディングワイヤ２８が接続されている。
【０００９】
一方、図６（ａ）はトレンチ誘電体分離型のフオトダイオードアレイの半導体チップの断面側面図であり、図６（ｂ）はその平面図である。すなわち、半導体チップ４ａにはＳｉ基板５ａ上にフォトダイオード１ａが碁盤の目状に形成され配列されている。また、半導体チップ４ａの周辺部７ａは素子形成部と同様にＳｉで形成され、半導体チップ４ａは全体がＳｉ島で形成されている。従って、半導体チップ４ａの周辺部７ａは電気的に連続しており、また、そのＳｉ比抵抗は素子形成部と同じ値で、通常、Ｓｉ比抵抗は数十ΩＣｍである。
【００１０】
なお、各フォトダイオード１の間には素子分離のためにポリＳｉ（ｐ−Ｓｉ）によるトレンチアイソレーション６ａが施されている。
さらに、直列に接続されたフォトダイオード１ａの全体の両端であるアノード８ａとカソード９ａには、それぞれ図示しないＭＯＳ半導体チップのゲート電極とベース電極に接続するボンディングワイヤ１０ａ、１０ｂが、図示しないボンディング装置によりボンディングされている。
【００１１】
【発明が解決しようとする課題】
上述のように、図５で示したフォトダイオードアレイでは、半導体チップの周辺部２９となる領域が高抵抗のアン・ドープＳｉで形成されているため、電位の異なる２本以上のボンディングワイヤ２８が、それぞれフォトダィオードアレイの半導体チップのエッジにタッチした場合においても、光半導体スイッチの特性を変動させることはないが、図６（ａ）および（ｂ）で示したトレンチ誘電体分離型のフオトダイオードアレイの半導体チップ４ａでは、半導体チップ４ａの周辺部７ａがＳｉ島の一部として形成されているため、この部分のＳｉ比抵抗は素子の形成部と同じ値になっている。
【００１２】
そのため、異なるフォトダイオード１ａから電位の異なる２本以上のボンディングワイヤ１０ａ、１０ｂが、それぞれフオトダイオードアレイの半導体チップ４ａのエッジにタッチした場合、アノード８ａ−カソード９ａ（ａ−ｂ）間のインピーダンスが著しく低下し、光半導体スイツチの特性を変動させるという問題が生じている。
【００１３】
本発明は、これらの事情にもとづいて成されたもので、トレンチ型誘電体分離構造を有する半導体装置で、特に、半導体半導体チップに２本以上のボンディングワイヤーが接続された誘電体分離型半導体装置で、ボンディングワイヤーのアンダーループによる特性変動を減少させ、かつ、低コストで高信頼性であるトレンチ型誘電体分離型の半導体装置を提供するものである。
【００１４】
【課題を解決するための手段】
本発明の一態様によれば、半導体基板上に複数の半導体素子が形成された半導体チップと、前記半導体素子間を電気的に分離するトレンチ誘電体分離構造と、前記半導体素子と半導体チップの外部を接続する第１のボンディングワイヤと、前記半導体素子と半導体チップの外部を接続し、前記第１のボンディングワイヤと異なる電位の第２のボンディングワイヤを備え、前記半導体チップの側面と前記半導体素子との間の領域であって、前記半導体素子とトレンチ誘電体分離構造により電気的に分離されている領域において、少なくとも前記第１のボンディングワイヤが通過する領域と、前記第２のボンディングワイヤが通過する領域とは、トレンチ誘電体分離構造により電気的に分離されていることを特徴とする半導体装置が提供される。
【００２０】
【発明の実施の形態】
以下本発明の実施の形態をｐｎ接合のフォトダイオードに適用した場合を図面を参照して説明する。
【００２１】
図１（ａ）は本発明のフォトダイオードアレイ半導体チップの断面側面図であり、図２（ｂ）はその平面図である。すなわち、半導体チップ４のＳｉ基板の上に、碁盤の目状に複数のフォトダイオード１が形成され電気的に配線材１１で直列に接続されている。また、各フォトダイオード１の間には素子分離のためにポリＳｉ（ｐ−Ｓｉ）によるトレンチアイソレーション６が施されている。
トレンチアイソレーション６は、間口は狭いが深い溝（ｔｒｅｎｃｈ）をＳｉ基板５の表面に作成し、その溝をｐ−ＳｉやＳｉＯ_２またはＳｉＯ_２と多結晶Ｓｉで埋めてしまう構造で、素子間の距離を深さ方向で持たせて、パンチスルー問題等を解決した素子の分離構造である。
【００２２】
また、このトレンチアイソレーション６は、各フォトダイオード１の相互の間だけではなく、各フォトダイオード１の外側である半導体チップ４の周辺部７にも、各フォトダイオード１に対応してそれぞれｐ−Ｓｉでトレンチアイソレーション６処理が施されている。
【００２３】
つまり、周辺部７も各フォトダイオード１毎に電気的に分離されている。従って、各フォトダイオード１に接続したボンディングワイヤ１０ａ、１０ｂ……が各周辺部７に接触しても、電気的に別区画の箇所であるので電気的導通は防止できる。
【００２４】
さらに、直列に接続されたフォトダイオード１の全体の両端であるアノード８とカソード９には、それぞれ図示しないＭＯＳ半導体チップのゲート電極とソース電極に接続するボンディングワイヤ１０ａ、１０ｂが、ボンディング装置によりウエッジボンディング又はステッチボンディングされている。
【００２５】
なお、半導体チップ４の周辺部７のトレンチアイソレーション６は、少なくとも１本のボンディングワイヤ１０ａ、１０ｂ……が通過する箇所毎に半導体チップ４の周辺部７が分離されている構造にアイソレーションされている。これにより電位の異なる２本以上のボンディングワイヤ１０ａ、１０ｂ……が、アンダーループになり半導体チップ４のエッジに接触した場合でも分離領域により、電気的にも分離されるので障害が発生しない。
【００２６】
図２（ａ）（ｂ）は、本発明の別の実施の形態を示すもので、図２（ａ）は本発明のフォトダイオードアレイ半導体チップの断面側面図であり、図２（ｂ）はその平面図である。すなわち、上述の実施の形態と同様に半導体チップ４のＳｉ基板５上に、碁盤の目状に複数のフォトダイオード１が形成され配線材１１で電気的に直列に接続されている。また、各フォトダイオード１の間には素子分離のためにｐ−Ｓｉによるトレンチアイソレーション６が施されている。
【００２７】
また、このトレンチアイソレーション６は、各フォトダイオード１の相互の間だけではなく、各フォトダイオード１の外側である半導体チップ４の周辺部７にも施されている。すなわち、上述の実施の形態では各フォトダイオード１に対応してそれぞれＰ−Ｓｉでトレンチアイソレーション６処理が施されていたが、この実施の形態では、半導体チップ４の周辺部７を各フォトダイオード１に対応した部分毎に複数の分離領域に区画が形成されている。それらは、ｐ−Ｓｉで小区画のトレンチアイソレーション６処理が施されている。
【００２８】
さらに、直列に配線材１１で接続されたフォトダイオード１の全体の両端であるアノード８とカソード９には、それぞれ図示しないＭＯＳ半導体チップのゲート電極とソース電極に接続するボンディングワイヤ１０ａ、１０ｂが、ボンディング装置によりウエッジボンディング又はステッチボンディングされている。
【００２９】
この実施の形態では、半導体チップ４の周辺部７を各フォトダイオード１に対応した部分毎に複数の分離領域にしたので、４本以上の多数のボンディングワイヤ１０ａ、１０ｂ……を用いる際に特に有効である。
【００３０】
なお、上述の各実施の形態では、素子としてｐｎ接合のフォトダイオード１について説明したが、ｐｉｎ接合のフォトダイオードを用いた場合も同様の作用が得られるのは言うまでもない。さらに、フォトダイオード以外の素子でも同様の作用が得られる。
【００３１】
また、上述の各実施の形態のトレンチ誘電体分離型の半導体装置では、従来の異方性エッチングを用いた誘電体分離型半導体装置に比べ、半導体チップ４の面積にして約２／３程度（従来方法はｐ−Ｓｉ分離領域が半導体チップ４の表面で４０μｍの幅を必要としていたが、トレンチ方式ではその幅が２μｍ程度となるため）実現することができる。
【００３２】
また、従来は半導体チップ４の周辺部７が低比抵抗（数十ΩＣｍ）のＳｉ島で形成されるため、それぞれのボンディングワイヤ１０ａ、１０ｂがアンダーループになり半導体チップ４のエッジに接触した場合、例えば、光半導体スイッチにおいてはスイッチング特性を著しく変動させる等の問題点を引起こしてしまったが、上述の実施の形態では、半導体チップ４の周辺部７に多数のトレンチアイソレーション６を形成したので、例え、半導体チップ４の周辺部７が低比抵抗（数十ΩＣｍ）のＳｉ島で形成されていても、電気的に完全に分離することができる。
従って、電気的な障害が発生することがなく、光半導体スイッチの信頼性の面においても、特性変動を起こさせることが無く、半導体チップ４のシュリンクが可能になり、それによるコストダウンを達成することができる。
【００３３】
【発明の効果】
以上に述べたように本発明によれば、トレンチ型誘電体分離構造を有する半導体装置で、特に、半導体半導体チップに２本以上のボンディングワイヤが接続された誘電体分離型半導体装置で、ボンディングワイヤのアンダーループによる特性変動を減少させ、かつ、低コストで高信頼性であるトレンチ型誘電体分離型の半導体装置が得られる。
【図面の簡単な説明】
【図１】（ａ）は本発明のフォトダイオードアレイ半導体チップの断面側面図、（ｂ）はその平面図。
【図２】（ａ）は本発明の別のフォトダイオードアレイ半導体チップの断面側面図、（ｂ）はその平面図。
【図３】一般的な光半導体スイッチの一例を示す等価回路図。
【図４】光半導体スイッチを半導体チップで構成した構成図。
【図５】フォトダイオードアレイの断面図。
【図６】（ａ）は従来のトレンチ誘電体分離型のフオトダイオードアレイの半導体チップの断面側面図であり、図６（ｂ）はその平面図である。

Claims

半導体基板上に複数の半導体素子が形成された半導体チップと、
前記半導体素子間を電気的に分離するトレンチ誘電体分離構造と、
前記半導体素子と半導体チップの外部を接続する第１のボンディングワイヤと、
前記半導体素子と半導体チップの外部を接続し、前記第１のボンディングワイヤと異なる電位の第２のボンディングワイヤを備え、
前記半導体チップの側面と前記半導体素子との間の領域であって、前記半導体素子とトレンチ誘電体分離構造により電気的に分離されている領域において、少なくとも前記第１のボンディングワイヤが通過する領域と、前記第２のボンディングワイヤが通過する領域とは、トレンチ誘電体分離構造により電気的に分離されていることを特徴とする半導体装置。
前記１のボンディングワイヤが通過する領域と、前記第２のボンディングワイヤが通過する領域は、前記半導体基板の複数の半導体素子が形成された領域と同じ比抵抗であることを特徴とする請求項１に記載の半導体装置。
前記トレンチ誘電体分離構造は、ポリシリコン層を含むことを特徴とする請求項１又は２に記載の半導体装置。
前記半導体チップの側面と前記半導体素子との間の領域であって、前記半導体素子とトレンチ誘電体分離構造により電気的に分離されている領域は、この領域と隣接する各前記半導体素子毎に複数に分離されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
前記半導体素子が、フォトダイオードであることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
前記フォトダイオードは、複数列配置されていることを特徴とする請求項５に記載の半導体装置。
前記半導体チップにおいて、前記複数の半導体素子は直列に接続されており、その両端にボンディングパッドが形成されていることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。