DE69314331T2

DE69314331T2 - Vertikaler Bipolar-Leistungstransistor mit vergrabener Basis und ineinandergreifender Geometrie

Info

Publication number: DE69314331T2
Application number: DE69314331T
Authority: DE
Inventors: Sergio Palara
Original assignee: CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Current assignee: CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date: 1993-07-01
Filing date: 1993-07-01
Publication date: 1998-01-29
Anticipated expiration: 2013-07-02
Also published as: US5557139A; EP0632505B1; DE69314331D1; EP0632505A1; JPH07169774A

Description

Diese Erfindung bezieht sich auf monolithische integrierte Halbleiterbauelemente, und insbesondere auf einen vertikalen Bipolarleistungstransistor mit einer vergrabenen Basis und einer Interdigital-Geometrie, wie es in dem Oberbegriff von Anspruch 1 definiert ist.
Ein Bipolartransistor dieses Typs ist in der EP0544364 beschrieben, die am 02.06.93 veröffentlicht wurde und die auf der italienischen Patentanmeldung MI91A/03159 basiert, die von dem Anmelder am 26.11.91 eingereicht wurde. Dieser Transistor ist unter Verwendung eines Verfahrens hergestellt, das als Vlpower (ein Warenzeichen der SGS-THOMSON MICROELECTRONICS s.r.l.) bekannt und in der europäischen Patentanmeldung EP-322040 von SGS-THOMSON MICROELECTRONCS s.r.l. beschrieben ist, welches insbesondere dafür entwickelt wurde, um integrierte Strukturen zu schaffen, die Leistungsbauelemente und Signalverarbeitungsschaltungsanordnungen zum Steuern der Leistungsbauelemente umfassen. In Fig. 1 der behegenden Zeichnungen ist eine Schnittansicht eines Abschnittes einer integrierten Struktur dargestellt, die in der oben zitierten Veröffentlichung EP0544364 beschrieben ist.
Das Strukturherstellungsverfahren kann wie folgt zusammengefaßt werden. Auf einem Substrat 10 aus einkristallinem Silizium, das mit Störatomen des N-Typs stark dotiert ist, wird durch ein epitaxiales Aufwachsen eine erste Schicht 11 mit demselben N-Leitfähigkeitstyp aber einer niedrigeren Störstellenkonzentration gebildet. Es ist zu beachten, daß die Konzentrationen der N-Typ- und P-Typ-Störstellen üblicherweise durch ein Hinzufügen des Vorzeichens "+" oder des Vorzeichens "-" zu den Buchstaben N und P bezeichnet werden; die Buchstaben N und P, bei denen kein "+" oder "-"-Vorzeichen hinzugefügt ist, bezeichnen Konzentrationen eines mittleren Wertes. Durch eine Implantation werden auf der Oberfläche der epitaxialen Schicht 11 P-Typ-Regionen mit einer vergleichsweise niedrigen Störstellenkonzentration gebildet, gefolgt von N-Typ-Regionen mit hohen Störstellenkonzentrationen, die über den P-Typ-Regionen implantiert werden. Eine zweite Schicht 12 des N-Typs mit einer höheren Störstellenkonzentration als die erste Schicht 11 wird daraufhin durch ein expitaxiales Aufwachsen über der Schicht 11 gebildet. Während dieses Schrittes, welcher bei einer hohen Temperatur ausgeführt wird, breiten sich die implantierten P-Typ- und N-Typ-Regionen durch die zwei epitaxialen Schichten aus, um vergrabene Regionen herzustellen, wie es jeweils mit 13 und 14 in den Zeichnungen dargestellt ist, welche zusammen einen übergang bilden und vorgesehen sind, um die Basisregion bzw. die Emitterregion des Bipolarleistungstransistors zu liefern.
Daraufhin werden in der zweiten epitaxialen Schicht 12 unter Verwendung herkömmlicher Maskierungs- und Diffusionstechniken P-Typ-Regionen gebildet, welche hohe Störstellenkonzentrationen aufweisen und die mit 15 angezeigt sind, die die zweite epitaxiale Schicht 12 durchdringen, um die Region 13 zu verbinden und die Tiefenkontaktbasisregionen des Transistors zu bilden.
Unter Verwendung ähnlicher Techniken werden nachfolgend N- Typ-Regionen 17 gebildet, welche hohe Störstellenkonzentrationen aufweisen und welche sich soweit wie die jeweiligen vergrabenen Emitterregionen erstrecken, um tiefe Emitterkontakte und Regionen 16 des N-Typs auch mit hohen Konzentrationen zu liefern, welche zusammen mit ihren jeweiligen Regionen 17 Verbindungsregionen zwischen den Emitterregionen und der vorderen Oberfläche des Chips bilden. Diese Verbindungsregionen 16 und 17 weisen Resistivitäten und Größen auf, die ausreichend sind, um Emitterballastwiderstände zu schaffen.
Nachfolgend werden auf der vorderen Oberfläche des Chips, welche mit einer mit 9 bezeichneten Schicht aus Siliziumdioxid beschichtet ist, unter Verwendung herkömmlicher Aufbringungs-, Maskierungs- und Ätztechniken Metallstreifen 18 und 19 gebildet, wobei sich die Streifen mit jeweiligen Oberflächenbereichen der Regionen 15 und 16 in Kontakt befinden, um die Basis- bzw. Emitterelektroden des Transistors zu bilden, und die Streifen zu den Abschlußbereichen der Basis B bzw. des Emitters E des Transistors geführt sind. Auf der Chipunterseite, d. h. auf der freiliegenden Oberfläche des Substrats 10, ist eine metallische Schicht 28 gebildet, welche den Kollektoranschluß C des Transistors bildet.
Die im vorhergehenden beschriebene Struktur zeigt in einer Draufsicht einen sogenannten Interdigital-Aufbau, d. h. einen Aufbau, der durch eine Emitterregion gebildet ist, welche sich in ein Kamm-artiges Muster -- oder ein Muster, mit länglichen Abschnitten, die die Regionen 14 in Fig. 1 sind -- in der Basisregion 13 erstreckt. Eine Verbindungsregion, die aus einem Emittertiefenkontaktabschnitt 17 und einem ausgedehnten Oberflächenabschnitt 16 besteht, erstreckt sich über jeden der länglichen Abschnitte 14, wobei sich die Tiefenkontaktbasisregionen 15 zwischen den benachbarten länglichen Abschnitten 14 erstrecken. Die einzelnen Streifen, welche die Emitter- und Basiselektroden bilden, sind wie die gekreuzten Finger zweier Hände verzahnt, woher der Ausdruck "Interdigital-Geometrie" herrührt.
Der gerade beschriebene bekannte Transistor weist einen Emitter mit einem sehr großen Umfang-zu-Fläche-Verhältnis und, wenn die Emitterwiderstände korrekt dimensioniert sind, eine gleichmäßige Stromverteilung zu den verschiedenen "Fingern" des Emitters auf. Derselbe kann trotz geringen Volumens bei großen Strömen arbeiten. Es hat sich jedoch herausgestellt, daß, wenn der bekannte Transistor bei einer hohen Spannung und einem großen Strom betrieben wird, derselbe mit Einschränkungen überhäuft ist, die gemäß der Theorie nicht auftreten sollten.
Insbesondere hat sich herausgestellt, daß der sichere Betriebsbereich (SOA; SOA = save operation area = sicherer Betriebsbereich) kleiner als erwartet ist, und daß die Stromverstärkung während des Betriebs bei hohen Kollektorstrompegeln niedriger ist, als von einem Transistor erwartet werden könnte, der die oben beschriebene Struktur aufweist.
Die Aufgabe dieser Erfindung besteht darin, einen vertikalen Bipolarleistungstransistor mit einer vergrabenen Basis und einem Interdigital-Aufbau, der eine ähnlich vergrabene Emitterregion und zumindest einen länglichen Abschnitt aufweist, der durch einen Verbindungsabschnitt mit einer vorbestimmten Resistivität mit einer Oberflächenemitterelektrode verbunden ist, zu schaffen-, wobei der Transistor keinen der Nachteile des bekannten Transistors aufweist, sondern eine höhere Stromverstärkung und einen größeren sicheren Betriebsbereich zeigt, wenn alle anderen Bedingungen gleich sind.
Diese Aufgabe wird durch einen vertikalen Bipolarleistungstransistor gemäß Anspruch 1 gelöst.
Die Erfindung kann durch Bezugnahme auf die folgende detaillierte Beschreibung eines exemplarischen aber keineswegs begrenzenden Ausführungsbeispiels derselben besser verstanden werden, die in Verbindung mit den beliegenden Zeichnungen gelesen werden sollte. Es zeigen:
Fig. 1 die im vorhergehenden beschrieben wurde, schematisch einen Teilschnitt durch eine herkömmliche vertikale Bipolartransistorstruktur;
Fig. 2 ein äquivalentes Ersatzschaltbild der in Fig. 1 gezeigten Transistorstruktur;
Fig. 3 eine vergrößerte Detailansicht von Fig. 1;
Fig. 4 ein äquivalentes Ersatzschaltbild, das den Transistorbetrieb bezüglich des in Fig. 3 gezeigten Teils darstellt;
Fig. 5 schematisch einen Teilschnitt durch eine vertikale Bipolartransistorstruktur gemäß der Erfindung;
Fig. 6 ein äquivalentes Ersatzschaltbild der in Fig. 5 gezeigten Transistorstruktur; und
Fig. 7 schematisch einen Teilschnitt durch eine vertikale Bipolartransistorstruktur gemäß einer Variante dieser Erfindung.
Die Aufbaumerkmale dieser Erfindung entstammen einigen Hypothesen, die von dem Erfinder aufgestellt wurden, um den Ursprung der Probleme herkömmlicher Transistoren zu finden. Diese Hypothesen werden im folgenden als erstes erörtert, woraufhin die Aufbaumerkmale und Argumente folgen, die darauf gerichtet sind, die Wirkung dieser Merkmale zu erklären und die Hypothesen zu verdeutlichen.
Bei dem Ersatzschaltbild von Fig. 2 ist der herkömmliche Transistor von Fig. 1 mit einem Emitterausgleichswiderstand Rv, der durch die Ballastwiderstände der N&spplus;-Tiefenkontaktregionen 17 und Oberflächenverbindungsregionen 16 gebildet ist, und mit zwei parasitären Komponenten kombiniert, die zwischen dem Basisanschluß B und dem Emitteranschluß E in Serie zueinander angeordnet sind. Diese parasitären Komponenten weisen eine Diode D, die durch die Übergänge zwischen den P&spplus;-Basiskontaktregionen 15 und den daran angrenzenden N-Bereichen, die mit 30 bezeichnet sind, der epitaxialen Schicht 12 gebildet sind, und einen Widerstand Rh auf, welcher den Ballastwiderstand von dem Material darstellt, welches sich zwischen den Übergängen und den Regionen 16, 17 in den Bereichen 30 befindet.
Eine Analyse dieser einfachen Schaltung zeigt, daß, wenn eine positive Spannung zwischen der Basis B und dem Emitter E des Transistors angelegt ist, um denselben in einen leitfähigen Zustand zu bringen, die Diode D auch in Vorwärtsrichtung gepolt ist, wodurch ein Teil des Stromes, der dem Basisanschluß B zugeführt wird, über die Diode D verloren geht und nicht zu der Transistorstromverstärkung beitragen kann. Dieser negative Effekt wird umso offensichtlicher, je größer der Emitterstrom des Transistors wird, da der Spannungsabfall über den Widerstand Rv mit dem Emitterstrom zunimmt, und demgemäß auch die Spannung zwischen dem Anschluß B und dem Anschluß E zunimmt. Diese Spannungszunahme zwischen B und E ergibt, daß der Nebenschlußstrom durch die Diode D erhöht wird, welcher die Stromverstärkung des Transistors verringert, die als das Verhältnis des Kollektorstroms bezüglich der Stromzuführung zu dem Anschluß B ausgedrückt wird.
Die Transistorfestigkeit ist die Ausdehnung des sicheren Transistorbetriebsbereichs, der in der Ebene mit der Kollektor-Emitter-Spannung auf der Abszisse (x-Achse) und dem Kollektorstrom auf der Ordinate (y-Achse) als der geometrische Ort der Punkte definiert ist, an denen der Transistor sicher arbeiten kann, wobei dieselbe durch die Gleichmäßigkeit des Emitterstromes durch die Emitter-"Finger" des Transistors bestimmt wird. Der Ballastwiderstand der Verbindungsregionen 16 und 17, die den Emitterausgleichswiderstand Rv bilden, wie es in der im vorhergehenden erwähnten italienischen Anmeldung beschrieben ist, ist tatsächlich wirksam, um den Emitterstrom gleichmäßig um den gesamten Umfang der Emitterregion zu verteilen. Bei einer tatsächlichen Ausführung würden jedoch die Emitterstromkomponenten von den Emitter-"Fingern" 14 nicht vollständig durch die N&spplus;-Regionen 17 und 16 zu den Kontaktstreifen 19 befördert werden, sondern teilweise durch die Bereiche 30 der epitaxialen Schicht 12 fließen, welche denselben Leitfähigkeitstyp jedoch eine höhere Resistivität aufweisen.
Diese Situation kann ohne weiteres dargestellt werden, indem, wie es in Fig. 3 dargestellt ist, zwei Abschnitte 20 und 21 eines Emitter-"Fingers" 14 berücksichtigt werden, welche in Verbindung mit entsprechenden Abschnitten der Basisregion 13 und der Kollektorregion 11 zwei elementare Transistoren T20, T21 bilden, die miteinander verbunden sind. Das äquivalente Ersatzschaltbild der Struktur, die die Transistoren T20 und T21 aufweist, ist- in Fig. 4 gezeigt, wobei der Transistor T21 aufgrund der Verbindungsregionen 16 und 17 einen Ballastwiderstand R16 + R17 als seinen Ausgleichswiderstand aufweist, und der Transistor T20 als seinen Ausgleichswiderstand den Ballastwiderstand R16 + R17 + R14 aufgrund sowohl der Verbindungsregionen 16, 17 als auch des Abschnittes der Emitterregion 14 zwischen den Abschnitten 20, 21 aufweist, die parallel zu dem Ballastwiderstand R30 der Region 30 angeordnet sind. Dies bedeutet, daß ein großer Anteil des Stromes von dem Emitterabschnitt 20 über die resistive Schicht 30 der epitaxialen Region umgeleitet wird. Es ist zu beachten, daß die Wege der Basisströme der zwei Transistoren T20 und T21 unterschiedlich sind, was eine Situation darstellt, welche durch einen Widerstand R13 zwischen den Basisanschlüssen der Transistoren dargestellt werden kann, und welche ergibt, daß die Vorspannung des Transistors T21 niedriger als die des Transistors T20 wird. Das bedeutet, daß T20 mehr Strom leitet als T21, derart, daß sich bei großen Strömen der Strom zwischen dem Abschnitt 20 und dem Emitterkontakt E durch den Widerstand R30 konzentriert. Dies spiegelt sich in einer verringerten Wirksamkeit der Ballastwiderstände wieder, wodurch die Festigkeit des Leistungstransistors als Ganzes negativ beeinflußt wird.
In Fig. 5 ist ein Ausführungsbeispiel eines Transistors gemäß dieser Erfindung gezeigt, welches einen zu dem herkömmlichen Transistor ähnlichen Aufbau aufweist, der durch das Verfahren geschaffen ist, das in der vorhergehend erwähnten europäischen Anmeldung EP-322040 beschrieben wurde. Es ist ersichtlich, daß jedem Emitter-"Finger" zwei N&spplus;-Regionen 17A, welche zu den Emittertiefenkontaktregionen 17 ziemlich ähnlich sind, und zwei P-Regionen, die mit 22 bezeichnet sind, zugeordnet sind, welche den Großteil der ausgedehnten Verbindungsabschnitte 16 enthalten und lateral durch die Regionen 17 und 17A verbunden sind. Zwei Oberflächenkontaktmetallstreifen 23 verbinden die P-Regionen 22 und die N&spplus;-Regionen 17A an der Oberfläche miteinander. Die Regionen 22, die Regionen 17A und die Kontaktstreifen 23 erstrecken sich in der Draufsicht entlang des gesamten Umfangs jedes Emitter-"Fingers".
Das äquvalente Ersatzschaltbild des erfindungsgemäßen Leistungstransistors ist in Fig. 6 gezeigt. Wie aus der in Fig. 5 gezeigten Struktur gefolgert werden kann, sind zwischen dem Basisanschluß B und dem Emitteranschluß E des Leistungstransistors anstelle der seriell verbundenen Diode D (siehe Fig. 2) und des Widerstandes R der herkömmlichen Struktur zwei Transistoren vorgesehen, die beide in einer Diodenkonfiguration verbunden sind. Insbesondere ist ein Transistor ein PNP-Typ-Transistor, der mit T2 in dem Ersatzschaltbild bezeichnet ist, der den Basistiefenkontakt 15 als seine Emitterregion und die Region 30, die durch die epitaxiale Schicht 12 und die N&spplus;-Kontaktregion 17A gebildet ist, als seine Basisregion aufweist, wobei die Abdeckungsregion 22 seine Kollektorregion bildet, wobei außerdem seine Basisund Kollektoranschlüsse über den Oberflächenkontaktmetallstreifen 23 kurzgeschlossen sind. Der andere Transistor, der mit T3 bezeichnet ist, ist ein NPN-Typ-Transistor und weist als seine Emitterregion den ausgedehnten Abschnitt 16 der Emitterverbindungsregion, die Abdeckungsregion 22 als seine Basisregion und die N&spplus;-Kontaktregion 17A als seine Kollektorregion auf, wobei ferner der Basis- und Kollektoranschluß über den Oberflächenkontaktmetallstreifen 23 kurzgeschlossen sind. Die Kontaktregion 17A bildet einen Ballastwiderstand, der als R17A in dem Ersatzschaltbild von Fig. 6 gezeigt ist, der den Metallstreifen 23 mit der Emitterregion des Leistungstransistors verbindet. Die Widerstände R16 und R17 stellen die Ausgleichsballastwiderstände dar, die durch die Verbindungsregionen 16 und 17 gebildet sind.
Aus einem Vergleich des Ersatzschaltbildes gemäß dem Stand der Technik in Fig. 2 mit dem von Fig. 6, das den erfindungsgemäßen Transistor darstellt, ist es ersichtlich, daß für den Fall von Fig. 6 der Stromverlust von dem Basisanschluß B des Leistungstransistors nicht länger vorhanden ist, ungeachtet, ob die Spannung zwischen dem Basisanschluß B und dem Emitteranschluß größer oder gleich der Summe der Vorwärtsvorspannungen 2VBE des Emitterbasisübergangs des PNP-Transistors T2 und des Basisemitterübergangs des NPN- Transistors T3 ist. Angesichts dessen, daß zwischen dem Basisanschluß B und dem Emitteranschluß E der Basis-Emitter- Übergang des Leistungstransistors mit einer Vorwärtsvorspannung VBE vorhanden ist, die mit der der Übergänge von T2 und T3 vergleichbar ist, wird es ausreichen, um dieser Bedingung zu genügen, daß die Ballastwiderstände R16 und R17 eine Größe aufweisen, damit der Spannungsabfall über diesen Serienwiderständen aufgrund des Emitterstroms des Leistungstransistors kleiner als eine Übergangsvorwärtsvorspannung VBE gemacht wird, welche typischerweise 0,6 bis 0,7 Volt betragen würde, wie es bekannt ist. Da der gesuchte Ausgleichseffekt in der Praxis durch sehr kleine Emitterwiderstände erhalten wird, die Spannungsabfälle bewirken, welche sich typischerweise in dem Bereich von 0,1 V befinden, kann die obige Bedingung ohne weiteres erfüllt werden. Die Tatsache, daß keine Stromverluste von dem Basisanschluß B auftreten, spiegelt sich in einer erhöhten Stromverstärkung des Leistungstransistors wieder.
Zusätzlich zu der Bereitstellung einer verbesserten Stromverstärkung mit der oben beschriebenen Struktur sind die Ballastwiderstände wirksamer, da der Verlust des Emitterstromes aus der Emitterregion durch die epitaxiale Schicht 12, wie es durch den Widerstand R30 in dem Ersatzschaltbild von Fig. 4 dargestellt ist, nun durch die Abdeckungswirkung der P-Region 22 verhindert wird. Diese Wirkung besteht unter der Bedingung, daß der Basis-Emitter-Übergang des Transistors T3 nicht vorwärts vorgespannt wurde. Es ist aus den vorhergehenden Überlegungen offensichtlich, daß dies nicht stattfinden würde, falls die Ballastwiderstände R6 und R7 geeignete Grßen aufweisen. Dies bewirkt schließlich, daß der Strom durch die verschiedenen Finger besser verteilt wird, wodurch verhindert wird, daß der Strom in begrenzten Regionen konzentriert ist, und wodurch der gesamte Leistungstransistor eine höhere Festigkeit als der bekannte Transistor erhält.
Es sollte beachtet werden, daß der Transistor dieser Erfindung durch das Vlpower-Verfahren ohne zusätzliche Schritte zu dem Standard-Vlpower-Verfahren in einem integrierten Bauelement gebildet werden kann. Tatsächlich können die P-Typ- Abdeckungsregionen 22 gleichzeitig mit den Basisregionen der vertikalen Bipolartransistoren des Steuerschaltungsabschnittes des integrierten Bauelements gebildet werden, wobei die N&spplus;-Kontaktregionen gleichzeitig mit den Tiefenkontaktemitterregionen 17 gebildet werden können. Verständlicherweise können die Oberflächenkontaktmetallstreifen 23 auch gleichzeitig mit den anderen Metallelektroden gebildet werden, die auf der vorderen Oberfläche des Chips vorgesehen sind.
Bei einer Variante der Erfindung, die in Fig. 7 gezeigt ist, erstreckt sich die zusätzliche N&spplus;-Typ-Reglon, die dort mit 17A' bezeichnet ist, nicht so weit wie die Emitterregion 14, wobei dieselbe gleichzeitig mit der Region 16 gebildet wird. Das Ersatzschaltbild der resultierenden Struktur ist wieder durch Fig. 6 dargestellt, mit dem einzigen Unterschied, daß in diesem Fall anstelle des Widerstandes RL7A ein Widerstand mit einem höheren Wert von dem seriellen Ballastwiderstand der Region 17A' und den darunterliegenden Bereich, der sich in der epitaxialen Region 12 mit erhöhter Resistivität befindet, geliefert werden würde.
Obwohl ein Ausführungsbeispiel und eine Variante der Erfindung beschrieben und dargestellt worden sind, ist es offensichtlich, daß viele Veränderungen an denselben innerhalb des erfindungsgemäßen Konzepts vorgenommen werden können. Beispielsweise könnte jeder Emitter-"Finger" mehr als einen länglichen Abschnitt 14 mit jeweiligen Verbindungsregionen 16, 17 enthalten, die Oberflächenverbindungselektroden könn-8 ten aus einem elektrisch leitfähigen Material, das kein Metall ist, wie z. B. dotiertes polykristallines Silizium, hergestellt sein, usw. Zusätzlich können Strukturen, die zu den beschriebenen Strukturen komplementär sind, unter Verwendung von Materialien und Regionen des P-Typs anstelle solcher des N-Typs und umgekehrt vorgesehen werden.

Claims

1. Ein vertikaler Bipolarleistungstransistor, der mit einer Interdigital-Basis-Emitter-Geometrie auf einem Chip aus einem Halbleitermaterial eines ersten Leitfähigkeitstyps gebildet ist, wobei der Chip eine obere und eine untere Oberfläche aufweist, wobei der Transistor folgende Merkmale aufweist:

eine Basisregion (13) eines zweiten entgegengesetzten Leitfähigkeitstyps in einer vergrabenen Schicht in dem Material des ersten Leitfähigkeitstyps;

einen vergrabenen, stark dotierten Emitterfinger des ersten Leitfähigkeitstyps in dem Material des ersten Leitfähigkeitstyps, der auf der Basisregion (13) gebildet ist und einen Übergang mit der Basisregion (13) bildet und zumindest einen länglichen Abschnitt (14) aufweist, wodurch die Interdigital-Basis-Emitter-Geometrie gebildet ist;

zumindest eine stark dotierte, Tiefenkontaktbasisregion (15) des zweiten Leitfähigkeitstyps, welche sich von der oberen Oberfläche des Chips zu der Basisregion (13) erstreckt;

zumindest eine stark dotierte Verbindungsregion (16, 17) des ersten Leitfähigkeitstyps, welche sich von der oberen Oberfläche zu dem zumindest einen länglichen Abschnitt (14) des vergrabenen Emitterfingers erstreckt, und welche eine Resistivität und eine Größe aufweist, derart, um einen Emitterballastwiderstand zu bilden;

eine elektrisch leitfähige Einrichtung (18) auf der oberen Oberfläche, die die Tiefenkontaktbasisregion (15) berührt und mit einem Basisanschluß (B) des Transistors verbunden ist;

eine elektrisch leitfähige Einrichtung (19) auf der oberen Oberfläche, die die Verbindungsregion (16, 17) berührt und mit einem Emitteranschluß (E) des Transistors verbunden ist; und

eine elektrisch leitfähige Einrichtung (28), die sich mit der unteren Chipoberfläche in Kontakt befindet, und die mit dem Kollektoranschluß (C) des Transistors verbunden ist;

dadurch gekennzeichnet, daß

sich eine Abdeckungsregion (22) des zweiten Leitfähigkeitstyps von der ersten oberen Oberfläche erstreckt und neben einem oberen Teil der zumindest einen Verbindungsregion (16, 17) angeordnet ist und an denselben angrenzt;

sich eine stark dotierte Kontaktregion (17A, 17A') des ersten Leitfähigkeitstyps von der oberen Oberfläche erstreckt und neben der Abdeckungsregion (22) angeordnet ist und an dieselbe angrenzt, und

eine elektrisch leitfähige Kontakteinrichtung (23) auf der oberen Oberfläche die Abdeckungsregion (22) mit der Kontaktregion (17A, 17A') verbindet, und wobei sich die Abdeckungsregion (22) und die Kontaktregion (17A, 17A') in einer Draufsicht entlang des gesamten Umfangs des zumindest einen länglichen Abschnittes erstrecken.

2. Ein Transistor gemäß Anspruch 1, dadurch gekennzeichnet, daß sich die Kontaktregion (17A, 17A') zu dem länglichen Abschnitt (14) des vergrabenen Emitterfingers erstreckt.

3. Ein Transistor gemäß einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Verbindungsregion (16, 17) einen lateral ausgedehnten Oberflächenabschnitt (16) aufweist.

4. Ein Transistor gemäß einem beliebigen der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Größe und die Resistivität der Verbindungsregion (16, 17) einen Wert aufweisen, derart, daß der Spannungsabfall über den Emitterballastwiderstand im Betrieb nicht den Spannungsabfall (VBE) über einen vorwärts vorgespannten Basis/Emitter-Übergang bei dem größten Emitterstrom des Transistors übersteigt.

56 Ein Transistor gemäß einem beliebigen der vorhergehen den Ansprüche, bei dem der erste Leitfähigkeitstyp ein N-Typ und der zweite Leitfähigkeitstyp ein P-Typ ist.

6. Ein Transistor gemäß einem beliebigen der vorhergehenden Ansprüche, bei dem der erste Leitfähigkeitstyp ein P-Typ und der zweite Leitfähigkeitstyp ein N-Typ ist.