JPH05304282A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH05304282A JPH05304282A JP4159079A JP15907992A JPH05304282A JP H05304282 A JPH05304282 A JP H05304282A JP 4159079 A JP4159079 A JP 4159079A JP 15907992 A JP15907992 A JP 15907992A JP H05304282 A JPH05304282 A JP H05304282A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor chip
- substrate
- insulating substrate
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【構成】絶縁基板にフォトダイオードなどの半導体チッ
プ３αを複数個、空間的に分離して接着し、ボンディン
グワイヤ６で接続する。 【効果】光起電力素子のように高度の絶縁分離を必要と
する集積回路装置を誘電体分離基板を使用せずに実現で
きる。
プ３αを複数個、空間的に分離して接着し、ボンディン
グワイヤ６で接続する。 【効果】光起電力素子のように高度の絶縁分離を必要と
する集積回路装置を誘電体分離基板を使用せずに実現で
きる。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路装置に関し、
特に素子間の絶縁分離を必要とする光起電力素子あるい
は、高耐圧素子を有する絶縁分離構造を持つ集積回路装
置に関する。
特に素子間の絶縁分離を必要とする光起電力素子あるい
は、高耐圧素子を有する絶縁分離構造を持つ集積回路装
置に関する。
【０００２】
【従来の技術】従来まで、高度な絶縁分離を必要とする
集積回路装置、たとえば数ボルト以上の高電圧を発生す
る、フォトダイオードを直列に接続した構成を持つ光起
電力素子は、図１３に示すように、誘電体分離基板を用
いて形成されるのが普通であった。
集積回路装置、たとえば数ボルト以上の高電圧を発生す
る、フォトダイオードを直列に接続した構成を持つ光起
電力素子は、図１３に示すように、誘電体分離基板を用
いて形成されるのが普通であった。
【０００３】これは、多結晶シリコン基板１７の中に、
単結晶半導体領域７ａを酸化シリコン層１８によって絶
縁分離して設け、Ｐ型拡散層４ｐ，Ｎ+ 型拡散層４ｎを
形成したのち、アルミニウム配線１９を形成してそれぞ
れのフォトダイオードを直列に接続して必要とする光電
圧が得られるようにするものである。このように形成し
た場合、酸化シリコンによって各単結晶半導体領域が絶
縁分離されているため、漏れ電流が生じないで、所定の
光電圧が容易に得られる利点がある。
単結晶半導体領域７ａを酸化シリコン層１８によって絶
縁分離して設け、Ｐ型拡散層４ｐ，Ｎ+ 型拡散層４ｎを
形成したのち、アルミニウム配線１９を形成してそれぞ
れのフォトダイオードを直列に接続して必要とする光電
圧が得られるようにするものである。このように形成し
た場合、酸化シリコンによって各単結晶半導体領域が絶
縁分離されているため、漏れ電流が生じないで、所定の
光電圧が容易に得られる利点がある。
【０００４】また、高耐圧素子を集積回路の中に組み込
む場合も、高い分離耐圧が容易に得られるため誘電体分
離基板を用いることが広く行われている。更に通常、集
積回路素子は図１４に示すようなＤＩＰパッケージ等の
容器に収納されており、モールド樹脂２７等により封止
され、端子２８等により外部基板等と接続されることに
より、実用上必要とする信頼性と一般的利用が可能にな
っている。
む場合も、高い分離耐圧が容易に得られるため誘電体分
離基板を用いることが広く行われている。更に通常、集
積回路素子は図１４に示すようなＤＩＰパッケージ等の
容器に収納されており、モールド樹脂２７等により封止
され、端子２８等により外部基板等と接続されることに
より、実用上必要とする信頼性と一般的利用が可能にな
っている。
【０００５】
【発明が解決しようとする課題】このように、誘電体分
離基板はきわめて有用であるが、図１５に示すように、
Ｎ型シリコン基板７にＶ字状のエッチングを行い、表面
を酸化して酸化シリコン層１８を形成し（図１５
（ａ））、その後多結晶シリコン基板１７を気相成長に
より表面に形成し（図１５（ｂ））、更に、基板を反転
して、Ｎ型シリコン基板側をＶ字形のエッチング部分が
露出するまで研磨して（図１５（ｃ））、絶縁分離され
た単結晶半導体領域が得られるようにしている。このた
め、基板を製作するために非常に多くの工数を要し、基
板の価格が通常の単結晶シリコン基板の数十倍程度にも
なることがあり、この基板を用いる光起電力素子などの
価格が非常に高価になる問題点があった。
離基板はきわめて有用であるが、図１５に示すように、
Ｎ型シリコン基板７にＶ字状のエッチングを行い、表面
を酸化して酸化シリコン層１８を形成し（図１５
（ａ））、その後多結晶シリコン基板１７を気相成長に
より表面に形成し（図１５（ｂ））、更に、基板を反転
して、Ｎ型シリコン基板側をＶ字形のエッチング部分が
露出するまで研磨して（図１５（ｃ））、絶縁分離され
た単結晶半導体領域が得られるようにしている。このた
め、基板を製作するために非常に多くの工数を要し、基
板の価格が通常の単結晶シリコン基板の数十倍程度にも
なることがあり、この基板を用いる光起電力素子などの
価格が非常に高価になる問題点があった。
【０００６】また更に集積回路のＤＩＰパッケージ等の
容器は、半導体チップそのものを形成する拡散工程の後
に、新たに組み立て加工で形成しなければならず、費用
がかさみ更に価格が高くなり、更に端子の数が限られる
ため実装面積が増大する等の問題点が有った。このよう
な組立工程を合理化し、更に実装面積を削減し端子数を
自由に増やせる手法として、図１６に示すフリップチッ
プと呼ばれる実装方法が知られている。フリップチップ
は半導体チップ２９の表面にバンプ３０と呼ばれる盛り
上がった電極を形成し、これを表面を下向きにして印刷
配線板３１などの基板に実装するものであるが、チップ
単体で取り扱うことになるためチップの破損や検査が困
難で、信頼性上の問題などが生じ易く、一般的には利用
するのが困難であった。
容器は、半導体チップそのものを形成する拡散工程の後
に、新たに組み立て加工で形成しなければならず、費用
がかさみ更に価格が高くなり、更に端子の数が限られる
ため実装面積が増大する等の問題点が有った。このよう
な組立工程を合理化し、更に実装面積を削減し端子数を
自由に増やせる手法として、図１６に示すフリップチッ
プと呼ばれる実装方法が知られている。フリップチップ
は半導体チップ２９の表面にバンプ３０と呼ばれる盛り
上がった電極を形成し、これを表面を下向きにして印刷
配線板３１などの基板に実装するものであるが、チップ
単体で取り扱うことになるためチップの破損や検査が困
難で、信頼性上の問題などが生じ易く、一般的には利用
するのが困難であった。
【０００７】
【課題を解決するための手段】本発明の集積回路装置
は、絶縁基板と、前記絶縁基板上に互いに空間的に分離
して接着された複数の半導体チップと、一の前記半導体
チップの端子電極と他の前記半導体チップの端子電極と
を接続する導電部材とを有するというものである。
は、絶縁基板と、前記絶縁基板上に互いに空間的に分離
して接着された複数の半導体チップと、一の前記半導体
チップの端子電極と他の前記半導体チップの端子電極と
を接続する導電部材とを有するというものである。
【０００８】導電部材はボンディングワイヤでもよい
し、ＴＡＢリードでもよい。更に、配線基板の配線導体
でもよい。配線基板を用いる場合、別の半導体集積回路
を搭載することもできるし、側面を絶縁部材で被覆して
もよい。
し、ＴＡＢリードでもよい。更に、配線基板の配線導体
でもよい。配線基板を用いる場合、別の半導体集積回路
を搭載することもできるし、側面を絶縁部材で被覆して
もよい。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例を示す断面図である。
絶縁基板１の上に、タイシング溝２によって互いに空間
的に分離された、４個の半導体チップ３αが接着されて
いる。各半導体チップ３αはＮ型シリコン基板の表面部
にＰ型拡散層４ｐ，Ｎ+ 型拡散層４ｎを設けたものでフ
ォトダイオードチップである。Ｐ型拡散層４ｐ，Ｎ+ 型
拡散層４ｎには、それぞれ端子電極としてボンディング
パッド５ｐ，５ｎが形成されており、１つの半導体チッ
プのボンディングパッド５ｐとその隣の半導体チップの
ボンディングパッド５ｎはボンディングワイヤ６によっ
て相互に接続され、４個のダイオードを直列接続した光
起電力素子が形成されている。
る。図１は本発明の第１の実施例を示す断面図である。
絶縁基板１の上に、タイシング溝２によって互いに空間
的に分離された、４個の半導体チップ３αが接着されて
いる。各半導体チップ３αはＮ型シリコン基板の表面部
にＰ型拡散層４ｐ，Ｎ+ 型拡散層４ｎを設けたものでフ
ォトダイオードチップである。Ｐ型拡散層４ｐ，Ｎ+ 型
拡散層４ｎには、それぞれ端子電極としてボンディング
パッド５ｐ，５ｎが形成されており、１つの半導体チッ
プのボンディングパッド５ｐとその隣の半導体チップの
ボンディングパッド５ｎはボンディングワイヤ６によっ
て相互に接続され、４個のダイオードを直列接続した光
起電力素子が形成されている。
【００１０】次に、本発明の第１の実施例の製造方法に
ついて、図２を参照して説明する。まず、Ｎ型シリコン
基板７の表面部にＰ型拡散層４ｐ，Ｎ+ 型拡散層４ｎ、
ボンディングパッド５ｐ，５ｎを形成し、裏面に絶縁基
板１を接着する。接着方法は、樹脂による接着も可能で
あり又必要であれば、絶縁基板の表面に金属層を設け、
Ａｕ−Ｓｉ合金により接着することも可能である。この
際、絶縁基板１はセラミック等の高温に耐える材料で形
成すればよい（図２（ａ））。
ついて、図２を参照して説明する。まず、Ｎ型シリコン
基板７の表面部にＰ型拡散層４ｐ，Ｎ+ 型拡散層４ｎ、
ボンディングパッド５ｐ，５ｎを形成し、裏面に絶縁基
板１を接着する。接着方法は、樹脂による接着も可能で
あり又必要であれば、絶縁基板の表面に金属層を設け、
Ａｕ−Ｓｉ合金により接着することも可能である。この
際、絶縁基板１はセラミック等の高温に耐える材料で形
成すればよい（図２（ａ））。
【００１１】次にこの基板をテープ８に張り付け、ダイ
シングを施し、フォトダイオードの絶縁分離用のダイシ
ング溝２と、切り離し用の深いダイシング溝２ａとを形
成する（図２（ｂ）））。
シングを施し、フォトダイオードの絶縁分離用のダイシ
ング溝２と、切り離し用の深いダイシング溝２ａとを形
成する（図２（ｂ）））。
【００１２】この後それぞれ分離されたチップを、通常
のワイヤボンディング工程で、配線し光起電力素子を形
成する（図１）。
のワイヤボンディング工程で、配線し光起電力素子を形
成する（図１）。
【００１３】従来までの誘電体分離基板を用いた光起電
力素子に比べレイアウト等に制限は加わるが、ダイシン
グ、ワイヤボンディングとに高度に自動化された集積回
路技術をそのまま使用できるのできわめて低コストであ
り、またごく安価なシリコン基板と絶縁基板を用いるた
め、非常に低価格の光起電力素子が得られることがわか
る。
力素子に比べレイアウト等に制限は加わるが、ダイシン
グ、ワイヤボンディングとに高度に自動化された集積回
路技術をそのまま使用できるのできわめて低コストであ
り、またごく安価なシリコン基板と絶縁基板を用いるた
め、非常に低価格の光起電力素子が得られることがわか
る。
【００１４】更に、本発明の第２の実施例について、図
３を用いて説明する。第１の実施例の場合と同様に、絶
縁基板１に、ダイシング溝２によって絶縁分離された、
半導体チップ３βの表面に、バンプ９ｐ，９ｎを設け、
ＴＡＢリード１０により相互に接続し、所定の集積回路
装置を形成している。このように構成した場合、ＴＡＢ
リードによって接続を行うため、ワイヤボンディングに
比べ工数が削減できるほか、より微細な配線を形成でき
るため集積度を上げたいときには有効である。第２の実
施例の製造工程は、基本的に第１の実施例と同等であ
り、ただ、あらかじめ、拡散工程においてチップ表面に
バンプを形成しておくのと、ワイヤボンディングの代わ
りに、ＴＡＢリードの一括ボンディングを行う点が異な
るだけである。
３を用いて説明する。第１の実施例の場合と同様に、絶
縁基板１に、ダイシング溝２によって絶縁分離された、
半導体チップ３βの表面に、バンプ９ｐ，９ｎを設け、
ＴＡＢリード１０により相互に接続し、所定の集積回路
装置を形成している。このように構成した場合、ＴＡＢ
リードによって接続を行うため、ワイヤボンディングに
比べ工数が削減できるほか、より微細な配線を形成でき
るため集積度を上げたいときには有効である。第２の実
施例の製造工程は、基本的に第１の実施例と同等であ
り、ただ、あらかじめ、拡散工程においてチップ表面に
バンプを形成しておくのと、ワイヤボンディングの代わ
りに、ＴＡＢリードの一括ボンディングを行う点が異な
るだけである。
【００１５】次に、本発明の第３の実施例について、図
面を参照して説明する。図４は、本発明の第３の実施例
を示す断面図である。第１，第２の実施例の場合と同様
に、絶縁基板１の表面にダイシング溝２で分離された半
導体チップ３βを設け、更に半導体チップのバンプ９
ｎ，９ｐを接続するのに配線基板１１αを用いている。
配線基板１１αには、半導体チップ３βを相互に接続す
る配線導体１２以外にスルーホール１３ｐ，１３ｎを設
けて、外部と接続するための電極１４ｐ，１４ｎも設け
られている。尚、配線基板１１αには、コンデンサ，抵
抗等の受動素子を設けることも可能であり、例えば、静
電気に対する強力な保護回路を形成することも可能であ
る。更に、配線基板の表面にもバンプを設けておけば、
図５に示すように、別の半導体チップ１５をフリップチ
ップの手法にて設置することが可能であり、いわゆる３
次元半導体素子を形成することができる。この場合、構
成しようとする素子が光起電力素子である場合は、配線
基板は当然透明なものに限られるが、例えば高耐圧素子
の場合には、不透明のセラミックや樹脂基板等も使用す
ることが可能である。
面を参照して説明する。図４は、本発明の第３の実施例
を示す断面図である。第１，第２の実施例の場合と同様
に、絶縁基板１の表面にダイシング溝２で分離された半
導体チップ３βを設け、更に半導体チップのバンプ９
ｎ，９ｐを接続するのに配線基板１１αを用いている。
配線基板１１αには、半導体チップ３βを相互に接続す
る配線導体１２以外にスルーホール１３ｐ，１３ｎを設
けて、外部と接続するための電極１４ｐ，１４ｎも設け
られている。尚、配線基板１１αには、コンデンサ，抵
抗等の受動素子を設けることも可能であり、例えば、静
電気に対する強力な保護回路を形成することも可能であ
る。更に、配線基板の表面にもバンプを設けておけば、
図５に示すように、別の半導体チップ１５をフリップチ
ップの手法にて設置することが可能であり、いわゆる３
次元半導体素子を形成することができる。この場合、構
成しようとする素子が光起電力素子である場合は、配線
基板は当然透明なものに限られるが、例えば高耐圧素子
の場合には、不透明のセラミックや樹脂基板等も使用す
ることが可能である。
【００１６】本実施例の製造方法については、Ｎ型シリ
コン基板７にダイシング溝２を形成するところまでは同
様であるが（図６（ａ））、この状態でチップに個片化
しないで、ウェーハの状態のままで表面にウェーハと同
等の大きさを持った配線基板１１αを取り付ける（図６
（ｂ））。配線基板の取り付け方法としては、バンプが
半田で形成されている場合には加熱による。この後、再
びダイシングを行い各々のチップに切りはなせば、所定
の回路構成になった集積回路装置が得られる。このよう
に、第３の実施例においては、ウェーハ全体について一
度に回路接続が行えるため第２の実施例に比べても更に
工数の削減を図ることが出来、低コスト化が可能であ
り、またより微細な配線も可能である。
コン基板７にダイシング溝２を形成するところまでは同
様であるが（図６（ａ））、この状態でチップに個片化
しないで、ウェーハの状態のままで表面にウェーハと同
等の大きさを持った配線基板１１αを取り付ける（図６
（ｂ））。配線基板の取り付け方法としては、バンプが
半田で形成されている場合には加熱による。この後、再
びダイシングを行い各々のチップに切りはなせば、所定
の回路構成になった集積回路装置が得られる。このよう
に、第３の実施例においては、ウェーハ全体について一
度に回路接続が行えるため第２の実施例に比べても更に
工数の削減を図ることが出来、低コスト化が可能であ
り、またより微細な配線も可能である。
【００１７】又、ボンディングパッド等を形成する前に
ダイシングに依って絶縁分離の溝を設け、再び拡散工程
にウェーハをもどし、酸化処理を行ったのち開口を設け
ボンディングパッド等を設けることも可能で、そのよう
にすれば、溝部分が酸化膜で覆われて信頼性の向上が図
られる。
ダイシングに依って絶縁分離の溝を設け、再び拡散工程
にウェーハをもどし、酸化処理を行ったのち開口を設け
ボンディングパッド等を設けることも可能で、そのよう
にすれば、溝部分が酸化膜で覆われて信頼性の向上が図
られる。
【００１８】次に本発明の、第４の実施例について、図
面を参照して説明する。図７は、本発明の第４の実施例
を示す断面図である。絶縁基板１の表面にダイシング溝
２で分離された半導体チップ３βを設け、更に半導体チ
ップ３βとバンプ９ｎ，９ｐによって接続された、配線
基板１１αを有している。配線基板１１αには、半導体
チップ３βを相互に接続する配線導体１２以外にスルー
ホール１３ｐ，１３ｎを設けて、外部と接続するための
電極１４ｐ，１４ｎも設けられている。尚、配線基板に
は、配線以外に、コンデンサ，抵抗等の受動素子を設け
ることも可能であり、例えば、静電気に対する強力な保
護回路を形成することも可能である。更に、側面は樹脂
２４によって覆われており、通常の樹脂パッケージと同
等の気密性を有している。
面を参照して説明する。図７は、本発明の第４の実施例
を示す断面図である。絶縁基板１の表面にダイシング溝
２で分離された半導体チップ３βを設け、更に半導体チ
ップ３βとバンプ９ｎ，９ｐによって接続された、配線
基板１１αを有している。配線基板１１αには、半導体
チップ３βを相互に接続する配線導体１２以外にスルー
ホール１３ｐ，１３ｎを設けて、外部と接続するための
電極１４ｐ，１４ｎも設けられている。尚、配線基板に
は、配線以外に、コンデンサ，抵抗等の受動素子を設け
ることも可能であり、例えば、静電気に対する強力な保
護回路を形成することも可能である。更に、側面は樹脂
２４によって覆われており、通常の樹脂パッケージと同
等の気密性を有している。
【００１９】本実施例の製造方法については、図８に示
すように、Ｐ型拡散層４ｐ，Ｎ+ 型拡散層４ｎ，バンプ
９ｐ，９ｎを形成したＮ型シリコン基板７に絶縁基板１
を接着しダイシング溝２を形成し個々の半導体チップ３
βに絶縁分離する。次に、図９に示すように、この状態
の半導体チップ３βの表面に同等の大きさを持った配線
基板１１αを取り付ける。配線基板５の取り付け方法と
しては、バンプ９ｐ，９ｎが半田で形成されている場合
には加熱によるが、半導体チップ３βの表面に接着剤を
塗布して、配線基板１１αを取り付けることも可能であ
る。このような、接着剤による接続の方法については、
例えば日経マイクロデバイス誌、第２２号、１９７８年
の第５０頁〜第５１頁に記載されており、技術的に十分
確立されたものである。すなわち、配線基板１１αの表
面に紫外線硬化型樹脂または紫外線と熱の併用硬化型の
透明樹脂（例えばアミコン株式会社の製品番号ＵＶ−９
９０−３０など）を滴下し、半導体チップのバンプと配
線導体の端部の位置合わせをし、熱圧着を行なう。続い
て紫外線の照射を行ない、周辺部の樹脂を硬化させ、仮
付け状態にし、約１２０℃で１時間程度放置すると硬化
が完了する。ダイシング溝２などの空隙に、接着剤１６
が充填されるため、耐湿性が向上する。
すように、Ｐ型拡散層４ｐ，Ｎ+ 型拡散層４ｎ，バンプ
９ｐ，９ｎを形成したＮ型シリコン基板７に絶縁基板１
を接着しダイシング溝２を形成し個々の半導体チップ３
βに絶縁分離する。次に、図９に示すように、この状態
の半導体チップ３βの表面に同等の大きさを持った配線
基板１１αを取り付ける。配線基板５の取り付け方法と
しては、バンプ９ｐ，９ｎが半田で形成されている場合
には加熱によるが、半導体チップ３βの表面に接着剤を
塗布して、配線基板１１αを取り付けることも可能であ
る。このような、接着剤による接続の方法については、
例えば日経マイクロデバイス誌、第２２号、１９７８年
の第５０頁〜第５１頁に記載されており、技術的に十分
確立されたものである。すなわち、配線基板１１αの表
面に紫外線硬化型樹脂または紫外線と熱の併用硬化型の
透明樹脂（例えばアミコン株式会社の製品番号ＵＶ−９
９０−３０など）を滴下し、半導体チップのバンプと配
線導体の端部の位置合わせをし、熱圧着を行なう。続い
て紫外線の照射を行ない、周辺部の樹脂を硬化させ、仮
付け状態にし、約１２０℃で１時間程度放置すると硬化
が完了する。ダイシング溝２などの空隙に、接着剤１６
が充填されるため、耐湿性が向上する。
【００２０】更に、図１０に示すように、通常のスクラ
イブ工程と全く同様に円形のフレーム２０の上に張られ
たテープ２１に絶縁基板１の張り付ける。この後、各チ
ップ毎に絶縁基板部分まで深くダイシングを行ないダイ
シング溝２２を形成する。この際ダイシングマシーンに
よる自動認識が可能なように配線基板の表面に図示しな
いパターンを形成し正確に各チップに分離できるように
する。
イブ工程と全く同様に円形のフレーム２０の上に張られ
たテープ２１に絶縁基板１の張り付ける。この後、各チ
ップ毎に絶縁基板部分まで深くダイシングを行ないダイ
シング溝２２を形成する。この際ダイシングマシーンに
よる自動認識が可能なように配線基板の表面に図示しな
いパターンを形成し正確に各チップに分離できるように
する。
【００２１】更に、スクライブ溝２に沿って更にブレー
キングをほどこし各チップをテープ上で完全に分離した
後、テープに張力をかけてチップの間隔を広げる。チッ
プの間隔は通常の場合に比べ大きくし少なくとも２ｍｍ
以上として、更にチップの並びが直線からずれないよう
に注意する。フレームを通常のものよりも大きくし、張
力をフレームの円周に均一に加える。この後、図１１に
示すように、周囲に漏れ止め枠２３を設け、チップ間に
ポッティング樹脂２ｐを充填し硬化させる。ポッティン
グ樹脂としてはポリイミドやエポキシ等がよい。樹脂の
表面が配線板の表面とほぼ一致するようにし、表面電極
１４ｐ，１４ｎにかからないようにする。更に、再びダ
イシング加工により各チップ間のポッティング樹脂にス
クライブ溝２５を設け各チップを分離する。
キングをほどこし各チップをテープ上で完全に分離した
後、テープに張力をかけてチップの間隔を広げる。チッ
プの間隔は通常の場合に比べ大きくし少なくとも２ｍｍ
以上として、更にチップの並びが直線からずれないよう
に注意する。フレームを通常のものよりも大きくし、張
力をフレームの円周に均一に加える。この後、図１１に
示すように、周囲に漏れ止め枠２３を設け、チップ間に
ポッティング樹脂２ｐを充填し硬化させる。ポッティン
グ樹脂としてはポリイミドやエポキシ等がよい。樹脂の
表面が配線板の表面とほぼ一致するようにし、表面電極
１４ｐ，１４ｎにかからないようにする。更に、再びダ
イシング加工により各チップ間のポッティング樹脂にス
クライブ溝２５を設け各チップを分離する。
【００２２】この後、周囲の枠を取り除き再び拡張を行
なえば、図７に示したように周囲を完全に覆われた状態
の集積回路装置を取り出すことができる。ダイシング加
工法は現在、高度に自動化され、究めて高い効率を有す
るため、これらの加工は容易でありかつ、費用も安価で
ある。
なえば、図７に示したように周囲を完全に覆われた状態
の集積回路装置を取り出すことができる。ダイシング加
工法は現在、高度に自動化され、究めて高い効率を有す
るため、これらの加工は容易でありかつ、費用も安価で
ある。
【００２３】さらに、図１２は本発明の第５の実施例を
示す断面図である。第４の実施例の配線基板１１αの表
面にフリップチップ構造の半導体素子２６を設け、半田
バンプ等の手段により接続し、三次元半導体素子を非常
に容易に形成できる。この場合、表面に接続する素子は
半導体素子だけでなく、抵抗，コンデンサ等の受動素子
も可能であり、また配線基板を透明にしておき、発光素
子を設ければ、これだけで光結合素子を形成することが
可能である。尚、表面に接続する半導体素子について
も、図７の場合と同様に側面を樹脂で覆い底面に絶縁板
を取り付けたものであれば、同様な信頼性を得ることが
できる。
示す断面図である。第４の実施例の配線基板１１αの表
面にフリップチップ構造の半導体素子２６を設け、半田
バンプ等の手段により接続し、三次元半導体素子を非常
に容易に形成できる。この場合、表面に接続する素子は
半導体素子だけでなく、抵抗，コンデンサ等の受動素子
も可能であり、また配線基板を透明にしておき、発光素
子を設ければ、これだけで光結合素子を形成することが
可能である。尚、表面に接続する半導体素子について
も、図７の場合と同様に側面を樹脂で覆い底面に絶縁板
を取り付けたものであれば、同様な信頼性を得ることが
できる。
【００２４】尚、ダイシング以外の方法、例えば、トレ
ンチエッチング等の手法を用いても溝を形成することが
可能な場合には、ダイシングのときのようなレイアウト
上の制限がなく、より広い応用が可能である。
ンチエッチング等の手法を用いても溝を形成することが
可能な場合には、ダイシングのときのようなレイアウト
上の制限がなく、より広い応用が可能である。
【００２５】
【発明の効果】以上説明したように、本発明は、絶縁基
板に複数の半導体チップを空間的に分離して接着した構
成を有しているので、誘電体分離基板を用いなくても優
れた絶縁を実現できるので、きわめて安価な集積回路装
置が得られる効果がある。また、それぞれ絶縁分離され
た半導体チップをダイシング等により形成しその後配線
基板を接着して配線を形成するため、きわめて安価で、
三次元半導体にも応用可能な高耐圧或は、光特性の有れ
た集積回路装置が得られる。更に、側面を樹脂で覆うこ
とにより、通常の樹脂封止のパッケージと同等の信頼性
を得ることができ、表面の端子配置を自由に設定できる
ため高密度実装にも対応できる。また、樹脂封止のため
のモールド型等の設備も必要無く、任意の形状のチップ
に容易に対応できるため、小量多品種生産も極めて安価
に実現でき、製品化に要する日数も短縮できる。
板に複数の半導体チップを空間的に分離して接着した構
成を有しているので、誘電体分離基板を用いなくても優
れた絶縁を実現できるので、きわめて安価な集積回路装
置が得られる効果がある。また、それぞれ絶縁分離され
た半導体チップをダイシング等により形成しその後配線
基板を接着して配線を形成するため、きわめて安価で、
三次元半導体にも応用可能な高耐圧或は、光特性の有れ
た集積回路装置が得られる。更に、側面を樹脂で覆うこ
とにより、通常の樹脂封止のパッケージと同等の信頼性
を得ることができ、表面の端子配置を自由に設定できる
ため高密度実装にも対応できる。また、樹脂封止のため
のモールド型等の設備も必要無く、任意の形状のチップ
に容易に対応できるため、小量多品種生産も極めて安価
に実現でき、製品化に要する日数も短縮できる。
【図１】本発明の第１の一実施例を示す断面図である。
【図２】本発明の第１の実施例の製造方法を説明するた
め（ａ），（ｂ）に分図して示す工程順断面図である。
め（ａ），（ｂ）に分図して示す工程順断面図である。
【図３】本発明の第２の実施例を示す断面図である。
【図４】本発明の第３の実施例を示す断面図である。
【図５】本発明の第３の実施例の変形を示す断面図であ
る。
る。
【図６】本発明の第３の実施例の製造方法を説明するた
め（ａ），（ｂ）に分図して示す工程順断面図である。
め（ａ），（ｂ）に分図して示す工程順断面図である。
【図７】本発明の第４の実施例を示す断面図である。
【図８】本発明の第４の実施例の製造方法の説明に使用
する断面図である。
する断面図である。
【図９】本発明の第４の実施例の製造方法の説明に使用
する断面図である。
する断面図である。
【図１０】本発明の第４の実施例の製造方法の説明に使
用する断面図である。
用する断面図である。
【図１１】本発明の第４の実施例の製造方法の説明に使
用する断面図である。
用する断面図である。
【図１２】本発明の第５の実施例を示す断面図である。
【図１３】従来の集積回路装置の例を示す断面図であ
る。
る。
【図１４】従来の集積回路装置の例を示す斜視図であ
る。
る。
【図１５】従来の集積回路装置の製造方法を説明するた
め（ａ）〜（ｃ）に分図して示す工程順断面図である。
め（ａ）〜（ｃ）に分図して示す工程順断面図である。
【図１６】従来の集積回路装置の他の例を示す正面図で
ある。
ある。
１ 絶縁基板 ２，２ａ ダイシング溝 ３α，３β チップ ４ｎ Ｎ+ 型拡散層 ４ｐ Ｐ型拡散層 ５ｎ，５ｐ ボンディングパッド ６ ボンディングワイヤ ７ Ｎ型シリコン基板 ７ａ 単結晶半導体領域 ８ テープ ９ｎ，９ｐ バンプ １０ ＴＡＢリード １１α，１１β 配線基板 １２ 配線導体 １３ スルーホール １４ｎ，１４ｐ 電極 １５ 半導体チップ １６ 接着剤 １７ 多結晶シリコン基板 １８ 酸化シリコン層 １９ アルミニウム配線 ２０ フレーム ２１ テープ ２２ ダイシング溝 ２３ 漏れ止め枠 ２４ ポッティング樹脂 ２５ スクライブ溝 ２６ 半導体素子 ２７ モールド樹脂 ２８ 端子 ２９ 半導体チップ ３０ バンプ ３１ 印刷配線板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 31/10 8422−4Ｍ Ｈ０１Ｌ 31/10 Ｚ
Claims (6)
- 【請求項１】 絶縁基板と、前記絶縁基板上に互いに空
間的に分離して接着された複数の半導体チップと、一の
前記半導体チップの端子電極と他の前記半導体チップの
端子電極とを接続する導電部材とを有することを特徴と
する集積回路装置。 - 【請求項２】 導電部材は配線基板の配線導体である請
求項１記載の集積回路装置。 - 【請求項３】 半導体チップの端子電極に接続された配
線導体が設けられた配線基板面と対向する面に他の半導
体チップが搭載されている請求項２記載の集積回路装
置。 - 【請求項４】 絶縁基板と、前記絶縁基板上に互いに空
間的に分離して接着された半導体チップと、一の前記半
導体チップの端子電極と他の前記半導体チップの端子電
極とを接続する配線導体を有し前記各半導体チップの端
子電極と接合する配線基板と、前記絶縁基板の側面、前
記絶縁基板の周辺部に搭載された前記半導体チップの側
面および前記配線基板の側面を被覆する絶縁部材とを有
することを特徴とする集積回路装置。 - 【請求項５】 配線基板の半導体チップと接続されてい
る面と対向する面に半導体集積回路が搭載されて前記半
導体チップと前記配線基板の配線導体およびスルーホー
ルを介して接続されている請求項４記載の集積回路装
置。 - 【請求項６】 半導体チップ相互を分離する領域に絶縁
材で充填されている請求項４記載の集積回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-186002 | 1991-07-25 | ||
| JP18600291 | 1991-07-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05304282A true JPH05304282A (ja) | 1993-11-16 |
Family
ID=16180654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4159079A Withdrawn JPH05304282A (ja) | 1991-07-25 | 1992-06-18 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05304282A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004020978A (ja) * | 2002-06-18 | 2004-01-22 | Sumitomo Electric Ind Ltd | 光通信用素子と光通信用素子の製造方法 |
| JP2006237543A (ja) * | 2005-02-25 | 2006-09-07 | Zeo System:Kk | ワンチップ高電圧光電池 |
| JP2009164204A (ja) * | 2007-12-28 | 2009-07-23 | Zeo System:Kk | 光電池装置 |
| EP2381478A3 (en) * | 1998-02-06 | 2011-11-02 | Tessera Technologies Hungary Kft. | Integrated circuit device |
| JP2014207310A (ja) * | 2013-04-12 | 2014-10-30 | トヨタ自動車株式会社 | 太陽電池セル |
| US9478672B2 (en) | 2012-08-06 | 2016-10-25 | Denso Corporation | Diode |
-
1992
- 1992-06-18 JP JP4159079A patent/JPH05304282A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2381478A3 (en) * | 1998-02-06 | 2011-11-02 | Tessera Technologies Hungary Kft. | Integrated circuit device |
| JP2004020978A (ja) * | 2002-06-18 | 2004-01-22 | Sumitomo Electric Ind Ltd | 光通信用素子と光通信用素子の製造方法 |
| JP2006237543A (ja) * | 2005-02-25 | 2006-09-07 | Zeo System:Kk | ワンチップ高電圧光電池 |
| JP2009164204A (ja) * | 2007-12-28 | 2009-07-23 | Zeo System:Kk | 光電池装置 |
| US9478672B2 (en) | 2012-08-06 | 2016-10-25 | Denso Corporation | Diode |
| US9853168B2 (en) | 2012-08-06 | 2017-12-26 | Denso Corporation | Diode |
| JP2014207310A (ja) * | 2013-04-12 | 2014-10-30 | トヨタ自動車株式会社 | 太陽電池セル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US7709292B2 (en) | Processes and packaging for high voltage integrated circuits, electronic devices, and circuits | |
| US6518655B2 (en) | Multi-chip package-type semiconductor device | |
| US20150137364A1 (en) | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices | |
| KR19980024503A (ko) | 반도체 패키지 및 그 형성 방법 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| CN105575825A (zh) | 芯片封装方法及封装组件 | |
| US20030122237A1 (en) | Semiconductor device | |
| US20090051019A1 (en) | Multi-chip module package | |
| JPH08288455A (ja) | 半導体装置およびその製造方法 | |
| JP2004071961A (ja) | 複合モジュール及びその製造方法 | |
| KR20010014945A (ko) | 반도체장치의 제조방법 | |
| US9018044B2 (en) | Chip-on-lead package and method of forming | |
| KR100370529B1 (ko) | 반도체 장치 | |
| US8084296B2 (en) | Methods for reducing stress in microelectronic devices and microelectronic devices formed using such methods | |
| US4530001A (en) | High voltage integrated semiconductor devices using a thermoplastic resin layer | |
| JPH05304282A (ja) | 集積回路装置 | |
| US6284566B1 (en) | Chip scale package and method for manufacture thereof | |
| US20040032014A1 (en) | Substrate for semiconductor package | |
| US5309016A (en) | Semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| EP0032565B1 (en) | Mounting and packaging of silicon devices on ceramic substrates, and packaged silicon devices | |
| US20200243430A1 (en) | Package structure and forming method of the same | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH11121477A (ja) | 半導体装置およびその製造方法 | |
| KR100878409B1 (ko) | 웨이퍼 레벨 디바이스 패키지 및 그 패키징 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |