JPH05251632A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05251632A JPH05251632A JP4737392A JP4737392A JPH05251632A JP H05251632 A JPH05251632 A JP H05251632A JP 4737392 A JP4737392 A JP 4737392A JP 4737392 A JP4737392 A JP 4737392A JP H05251632 A JPH05251632 A JP H05251632A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- bonding
- metal substrate
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
(57)【要約】
【目的】二つの半導体素子を接続した半導体装置の占有
面積を小さくする。 【構成】放熱基板の両面に半導体素子を搭載し、両素子
の電極と端子導体とを導線のボンディングあるいは帯状
導体のはんだ付けで行うことにより、基板の占有面積を
１／２にする。特にＰチャネルＭＯＳＦＥＴとＮチャネ
ルＭＯＳＦＥＴ、あるいはＰＮＰトランジスタとＮＰＮ
トランジスタの相補型構成に有効である。
面積を小さくする。 【構成】放熱基板の両面に半導体素子を搭載し、両素子
の電極と端子導体とを導線のボンディングあるいは帯状
導体のはんだ付けで行うことにより、基板の占有面積を
１／２にする。特にＰチャネルＭＯＳＦＥＴとＮチャネ
ルＭＯＳＦＥＴ、あるいはＰＮＰトランジスタとＮＰＮ
トランジスタの相補型構成に有効である。
Description
【０００１】
【産業上の利用分野】本発明は、端部が一つの端子を兼
ねる放熱基板上に半導体素子の素体を固定し、その端子
および他の端子を露出させて樹脂で覆われている半導体
装置に関する。
ねる放熱基板上に半導体素子の素体を固定し、その端子
および他の端子を露出させて樹脂で覆われている半導体
装置に関する。
【０００２】
【従来の技術】例えば電力変換用装置を構成するため
に、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴ
あるいはＰＮＰバイポーラトランジスタとＮＰＮバイポ
ーラトランジスタよりなる相補型回路を用いることがし
ばしばある。従来はこのような場合、放熱基板の一面上
に一つの半導体素子を固定し、樹脂封止した半導体装置
を２個用いて外部で接続していた。図３(a),、(b) はそ
のような半導体装置を示し、ＭＯＳＦＥＴのチップ１の
ドレイン電極が、放熱基板として働くリードフレームの
マウント部２の上に固着され、そのソースパッド３およ
びゲートパッド４がそれぞれリードフレームの外部リー
ド部51、52とAl線６のワイヤボンディングにより接続さ
れている。そして樹脂７が端子を露出させて封止してい
る。
に、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴ
あるいはＰＮＰバイポーラトランジスタとＮＰＮバイポ
ーラトランジスタよりなる相補型回路を用いることがし
ばしばある。従来はこのような場合、放熱基板の一面上
に一つの半導体素子を固定し、樹脂封止した半導体装置
を２個用いて外部で接続していた。図３(a),、(b) はそ
のような半導体装置を示し、ＭＯＳＦＥＴのチップ１の
ドレイン電極が、放熱基板として働くリードフレームの
マウント部２の上に固着され、そのソースパッド３およ
びゲートパッド４がそれぞれリードフレームの外部リー
ド部51、52とAl線６のワイヤボンディングにより接続さ
れている。そして樹脂７が端子を露出させて封止してい
る。
【０００３】
【発明が解決しようとする課題】複数の半導体装置を外
部で接続することは、占有面積が大きくなること、接続
の手数が必要でありその信頼性の問題も生ずること、さ
らには部品数の増加等の問題がある。本発明の目的は、
上記の問題を解決し、２個の半導体素子から構成して外
部接続の必要のない半導体装置を提供することにある。
部で接続することは、占有面積が大きくなること、接続
の手数が必要でありその信頼性の問題も生ずること、さ
らには部品数の増加等の問題がある。本発明の目的は、
上記の問題を解決し、２個の半導体素子から構成して外
部接続の必要のない半導体装置を提供することにある。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、端部が端子を形成する金
属基板の両面にそれぞれ半導体素子の素体を固定し、各
半導体素子の電極と、前記基板より離れ、端部がそれぞ
れ端子を形成する接続導体とを接続し、各端子のみを露
出させて樹脂により被覆してなるものとする。金属基板
の両面に搭載される半導体素子の一方はＰチャネルＭＯ
ＳＦＥＴ、他方がＮチャネルＭＯＳＦＥＴあるいは一方
がＰＮＰバイポーラトランジスタ、他方がＮＰＮバイポ
ーラトランジスタであることが有効である。そして、半
導体素子の電極と接続導体との接続を導線のボンディン
グで行うことあるいは帯状導体と電極とをろう付けする
ことにより行うことが有効である。
めに、本発明の半導体装置は、端部が端子を形成する金
属基板の両面にそれぞれ半導体素子の素体を固定し、各
半導体素子の電極と、前記基板より離れ、端部がそれぞ
れ端子を形成する接続導体とを接続し、各端子のみを露
出させて樹脂により被覆してなるものとする。金属基板
の両面に搭載される半導体素子の一方はＰチャネルＭＯ
ＳＦＥＴ、他方がＮチャネルＭＯＳＦＥＴあるいは一方
がＰＮＰバイポーラトランジスタ、他方がＮＰＮバイポ
ーラトランジスタであることが有効である。そして、半
導体素子の電極と接続導体との接続を導線のボンディン
グで行うことあるいは帯状導体と電極とをろう付けする
ことにより行うことが有効である。
【０００５】
【作用】一つの金属基板に、二つの半導体素子を搭載す
ることにより、金属基板の面積は半減し、また素子間接
続の信頼性が向上する。
ることにより、金属基板の面積は半減し、また素子間接
続の信頼性が向上する。
【０００６】
【実施例】以下、図３と共通の部分に同一の符号を付し
た図を引用して本発明の実施例について述べる。図１に
おいて、放熱基板として働くリードフレームのマウント
部２の一面上にＰチャネルＭＯＳＦＥＴのチップ11がダ
イボンディングにより搭載され、他面上にはＮチャネル
ＭＯＳＦＥＴのチップ12が同じくダイボンディングによ
り固着されている。そして、両チップ11、12のドレイン
電極はそれぞれマウント部２に接続されることにより両
ＭＯＳＦＥＴは直列に接続され、両チップ11、12のソー
スパッド３はそれぞれ外部リード部51および外部リード
部53とAl線６のボンディングにより接続され、ゲートパ
ッド４は一つの外部リード部52と両面でのAl線６のボン
ディングにより接続されている。この結果、図２に示す
ような相補型接続の等価回路が形成される。図２には図
１の各部分に対応する部分に同じ符号が記入されてい
る。なお外部リード部54は使用されていない。もちろ
ん、ＰＮＰバイポーラトランジスタとＮＰＮバイポーラ
トランジスタの相補型回路も同様に構成できる。
た図を引用して本発明の実施例について述べる。図１に
おいて、放熱基板として働くリードフレームのマウント
部２の一面上にＰチャネルＭＯＳＦＥＴのチップ11がダ
イボンディングにより搭載され、他面上にはＮチャネル
ＭＯＳＦＥＴのチップ12が同じくダイボンディングによ
り固着されている。そして、両チップ11、12のドレイン
電極はそれぞれマウント部２に接続されることにより両
ＭＯＳＦＥＴは直列に接続され、両チップ11、12のソー
スパッド３はそれぞれ外部リード部51および外部リード
部53とAl線６のボンディングにより接続され、ゲートパ
ッド４は一つの外部リード部52と両面でのAl線６のボン
ディングにより接続されている。この結果、図２に示す
ような相補型接続の等価回路が形成される。図２には図
１の各部分に対応する部分に同じ符号が記入されてい
る。なお外部リード部54は使用されていない。もちろ
ん、ＰＮＰバイポーラトランジスタとＮＰＮバイポーラ
トランジスタの相補型回路も同様に構成できる。
【０００７】図４に示す実施例は、図５に等価回路を示
すようにＰチャネルＭＯＳＦＥＴを並列接続した構成で
あり、図１と異なり端子導体との接続ははんだ付けを用
いている。そしてＰチャネルＭＯＳＦＥＴ11のソースパ
ッド３は上下に重なる位置にあり、上面で帯状端子導体
81とはんだ付けされ、下面では帯状端子導体81より分岐
した端子導体82とはんだ付けされる。やはり上下に重な
る位置に存在するゲートパッド４には、上面で端子導体
83と、下面で端子導体84とはんだ付けされ、端子導体85
は使用されていない。両チップ11のドレイン電極はマウ
ント部２に固着されているので、図５のような等価回路
が形成される。
すようにＰチャネルＭＯＳＦＥＴを並列接続した構成で
あり、図１と異なり端子導体との接続ははんだ付けを用
いている。そしてＰチャネルＭＯＳＦＥＴ11のソースパ
ッド３は上下に重なる位置にあり、上面で帯状端子導体
81とはんだ付けされ、下面では帯状端子導体81より分岐
した端子導体82とはんだ付けされる。やはり上下に重な
る位置に存在するゲートパッド４には、上面で端子導体
83と、下面で端子導体84とはんだ付けされ、端子導体85
は使用されていない。両チップ11のドレイン電極はマウ
ント部２に固着されているので、図５のような等価回路
が形成される。
【０００８】図６に示す実施例は、マウント部２の一面
にはＭＯＳＦＥＴのチップ１が固着されているが、他面
には例えばサーミスタのような温度検出素子のチップ９
が固着され、素子１の過電流保護に利用される。なお、
図１、図４、図６の各半導体装置が樹脂７で封止されて
いることは従来と同じである。
にはＭＯＳＦＥＴのチップ１が固着されているが、他面
には例えばサーミスタのような温度検出素子のチップ９
が固着され、素子１の過電流保護に利用される。なお、
図１、図４、図６の各半導体装置が樹脂７で封止されて
いることは従来と同じである。
【０００９】
【発明の効果】本発明によれば、放熱基板の両面に半導
体素子の素体を固定することにより、例えば相補型構成
あるいは並列接続の二つの半導体素子の実装面積を半減
することができ、ダイボンディングとワイヤボンディン
グあるいははんだ付けの組合わせで構成できるので、信
頼性高く、コストの低い半導体装置が得られる。
体素子の素体を固定することにより、例えば相補型構成
あるいは並列接続の二つの半導体素子の実装面積を半減
することができ、ダイボンディングとワイヤボンディン
グあるいははんだ付けの組合わせで構成できるので、信
頼性高く、コストの低い半導体装置が得られる。
【図１】本発明の一実施例の半導体装置を透視的に示
し、(a) は平面図、(b) は側面図
し、(a) は平面図、(b) は側面図
【図２】図１の半導体装置の等価回路図
【図３】従来の半導体装置を透視的に示し、(a) は平面
図、(b) は側面図
図、(b) は側面図
【図４】本発明の異なる実施例の半導体装置を透視的に
示し、(a) は平面図、(b) は側面図
示し、(a) は平面図、(b) は側面図
【図５】図４の半導体装置の等価回路図
【図６】本発明のさらに別の実施例の半導体装置を透視
的に示し、(a) は平面図、(b)は側面図
的に示し、(a) は平面図、(b)は側面図
１ ＭＯＳＦＥＴチップ １１ ＰチャネルＭＯＳＦＥＴチップ １２ ＮチャネルＭＯＳＦＥＴチップ ２ マウント部 ３ ソースパッド ４ ゲートパッド ５１ 外部リード部 ５２ 外部リード部 ５３ 外部リード部 ６ Ａｌ線 ７ 樹脂 ８１ 帯状端子導体 ８２ 帯状端子導体 ８３ 帯状端子導体 ８４ 帯状端子導体 ９ 温度検出素子チップ
Claims (6)
- 【請求項１】端部が端子を形成する金属基板の両面にそ
れぞれ半導体素子の素体を固定し、各半導体素子の電極
と、前記基板より離れ、端部がそれぞれ端子を形成する
接続導体とを接続し、各端子を露出させて樹脂により被
覆してなることを特徴とする半導体装置。 - 【請求項２】金属基板の両面に搭載される半導体素子の
一方がＰチャネルＭＯＳＦＥＴ、他方がＮチャネルＭＯ
ＳＦＥＴである請求項１記載の半導体装置。 - 【請求項３】金属基板の両面に搭載される半導体素子の
一方がＰＮＰバイポーラトランジスタ、他方がＮＰＮバ
イポーラトランジスタである請求項１記載の半導体装
置。 - 【請求項４】金属基板の両面に搭載される半導体素子の
一方が温度検出素子の半導体素体である請求項１記載の
半導体装置。 - 【請求項５】半導体素子の電極と接続導体との接続を導
線のボンディングで行う請求項１ないし４のいずれかに
記載の半導体装置。 - 【請求項６】半導体素子の電極と接続導体との接続を帯
状導体と電極とをろう付けすることにより行う請求項１
ないし４のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4737392A JPH05251632A (ja) | 1992-03-05 | 1992-03-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4737392A JPH05251632A (ja) | 1992-03-05 | 1992-03-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251632A true JPH05251632A (ja) | 1993-09-28 |
Family
ID=12773302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4737392A Pending JPH05251632A (ja) | 1992-03-05 | 1992-03-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251632A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069025A (en) * | 1994-11-15 | 2000-05-30 | Lg Semicon Co., Ltd. | Method for packaging a semiconductor device |
| JP2008042091A (ja) * | 2006-08-09 | 2008-02-21 | Honda Motor Co Ltd | 半導体装置 |
| JP2014053596A (ja) * | 2012-08-06 | 2014-03-20 | Denso Corp | ダイオード |
-
1992
- 1992-03-05 JP JP4737392A patent/JPH05251632A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069025A (en) * | 1994-11-15 | 2000-05-30 | Lg Semicon Co., Ltd. | Method for packaging a semiconductor device |
| JP2008042091A (ja) * | 2006-08-09 | 2008-02-21 | Honda Motor Co Ltd | 半導体装置 |
| JP4695041B2 (ja) * | 2006-08-09 | 2011-06-08 | 本田技研工業株式会社 | 半導体装置 |
| JP2014053596A (ja) * | 2012-08-06 | 2014-03-20 | Denso Corp | ダイオード |
| US9478672B2 (en) | 2012-08-06 | 2016-10-25 | Denso Corporation | Diode |
| US9853168B2 (en) | 2012-08-06 | 2017-12-26 | Denso Corporation | Diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271477B2 (en) | Power semiconductor device package | |
| JP5706251B2 (ja) | 半導体装置 | |
| KR100307465B1 (ko) | 파워모듈 | |
| US7969000B2 (en) | Semiconductor device | |
| US5708299A (en) | Multichip press-contact type semiconductor device | |
| US8754509B2 (en) | Package with multiple dies | |
| KR100229858B1 (ko) | 반도체 장치 | |
| EP0777275A2 (en) | Semiconductor module with heat sink | |
| JP2009512999A (ja) | 半導体パッケージ | |
| JPH09199645A (ja) | 半導体装置および半導体モジュール | |
| CN110447099B (zh) | 半导体器件 | |
| WO2018194090A1 (ja) | 半導体装置 | |
| KR20160038784A (ko) | 반도체 장치 | |
| KR980006184A (ko) | 반도체 집적회로장치 | |
| JP2001068498A (ja) | 半導体装置 | |
| KR0185247B1 (ko) | 수지 밀봉형 반도체 소자의 제조 방법 | |
| JPH05251632A (ja) | 半導体装置 | |
| JPH06132468A (ja) | 半導体装置 | |
| JP3519229B2 (ja) | 半導体装置 | |
| JPH08125116A (ja) | 電力用半導体装置 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0451489Y2 (ja) | ||
| EP0181975B1 (en) | Semiconductor device comprising a support body | |
| JPS6022821B2 (ja) | 半導体装置 | |
| KR100325669B1 (ko) | 반도체 패키지 |