CN113764406B - 一种自隔离非对称垂直型瞬态电压抑制保护器件 - Google Patents
一种自隔离非对称垂直型瞬态电压抑制保护器件 Download PDFInfo
- Publication number
- CN113764406B CN113764406B CN202111325282.9A CN202111325282A CN113764406B CN 113764406 B CN113764406 B CN 113764406B CN 202111325282 A CN202111325282 A CN 202111325282A CN 113764406 B CN113764406 B CN 113764406B
- Authority
- CN
- China
- Prior art keywords
- region
- base region
- injection region
- type substrate
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 14
- 230000001629 suppression Effects 0.000 title claims abstract description 13
- 238000002955 isolation Methods 0.000 title abstract description 11
- 238000002347 injection Methods 0.000 claims abstract description 105
- 239000007924 injection Substances 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000004806 packaging method and process Methods 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 description 10
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明公开了一种自隔离非对称垂直型瞬态电压抑制保护器件，包括P型衬底、N型基区、P型基区、第一N+注入区、第二N+注入区、第一P+注入区、第二P+注入区、第一表面结构和第二表面结构，第一表面结构包括第一场氧化层和第二电极金属层，第二表面结构包括第二场氧化层和第二电极金属层。本发明将NPN与PNP进行垂直整合，内部实现自隔离的同时，通过调整NPN与PNP基区掺杂浓度来调整其工作电压，很好地规避了二极管串带来的问题，既实现两个方向不同的维持电压Vh与回扫特性，又实现器件内部自隔离。
Description
技术领域
本发明属于电子科学与技术领域，具体涉及一种自隔离非对称垂直型瞬态电压抑制保护器件。
背景技术
瞬态电压抑制器（Transient Voltage Suppressor，简称为TVS）是系统应用中必须的浪涌保护器件，而各类TVS的用途均不相同。在双电源线系统中，两个电源往往电压不同，因此在其之间需要悬浮设计一个非对称TVS器件，该TVS通常采用二极管串的方式实现。而二极管串钳位电压高，保护能力弱，高压应用需要串联多个器件，因此芯片面积较大，成本高昂，效费比低，因此亟需优化。
对于浪涌保护而言，双向NPN结构是一种可用于5 V电源浪涌设计的可靠器件，但由于双向NPN特性对称，因此难以应用于非对称电源的浪涌保护。而PNP器件是一种弱回扫器件，可用于各类电压的保护。
发明内容
为了解决现有技术存在的技术问题，本发明提供一种自隔离非对称垂直型瞬态电压抑制保护器件，将NPN与PNP进行垂直整合，内部实现自隔离的同时，通过调整NPN与PNP基区掺杂浓度来调整其工作电压，很好地规避了二极管串带来的问题，既实现两个方向不同的维持电压Vh与回扫特性，又实现器件内部自隔离。
本发明中主要采用的技术方案为：
一种自隔离非对称垂直型瞬态电压抑制保护器件，包括：
P型衬底；
N型基区，所述N型基区设置在P型衬底上端，所述N型基区外侧被P型衬底包裹，且所述N型基区的上端露出P型衬底，且与P型衬底齐平，所述N型基区的下端沉入P型衬底中；
P型基区，所述P型基区设置在P型衬底上端，所述P型基区外侧被P型衬底包裹，且所述P型基区的上端露出P型衬底，且与P型衬底齐平，所述P型基区的下端沉入P型衬底中，所述P型基区和N型基区并列设置，且与N型基区之间存在间隙；
第一N+注入区，所述第一N+注入区设置在P型基区上，所述第一N+注入区外侧被P型基区包裹，所述第一N+注入区的上端露出P型基区，且与P型基区上表面齐平；
第二N+注入区，所述第二N+注入区设置在P型衬底底端，所述第二N+注入区外侧被P型衬底包裹，所述第二N+注入区的下端露出P型衬底，且与P型衬底齐平，所述第二N+注入区的上端沉入P型衬底，所述第一N+注入区和第二N+注入区上下对应设置；
第一P+注入区，所述第一P+注入区设置在N型基区上，所述第一P+注入区外侧被N型基区包裹，所述第一P+注入区的上端露出N型基区，且与N型基区上表面齐平；
第二P+注入区，所述第二P+注入区设置在P型衬底底端，所述第二P+注入区外侧被P型衬底包裹，所述第二P+注入区的下端露出P型衬底，且与P型衬底齐平，所述第二P+注入区的上端沉入P型衬底，所述第一P+注入区和第二P+注入区上下对应，所述第二P+注入区与第二N+注入区并列设置，且与第二N+注入区之间存在间隙；
第一表面结构，所述第一表面结构设置在所述P型衬底的上表面，用于芯片封装焊接；
第二表面结构，所述第二表面结构设置在所述P型衬底的下表面，用于芯片封装焊接。
优选地，所述第一表面结构包括第一场氧化层和第一电极金属层，所述第一场氧化层设置在P型衬底的上表面，且覆盖P型基区和N型基区与P型衬底在端面的接触处，所述第一电极金属层覆盖在第一场氧化层、第一N+注入区、第一P+注入区、P型基区和N型基区的上表面。
优选地，所述第二表面结构包括，所述第二场氧化层，所述第二场氧化层设置在P型衬底的下表面，且覆盖第二N+注入区和第二P+注入区与P型衬底在端面的接触处；所述第二电极金属层， 所述第二电极金属层覆盖在第二场氧化层、第二N+注入区和第二P+注入区的表面。
优选地，所述第一电极金属层将第一N+注入区和第一P+注入区相连接作为第一电极。
优选地，所述第二电极金属层将第二N+注入区和第二P+注入区相连接作为第二电极。
优选地，所述N型基区为可调浓度PNP基区。
优选地，所述P型基区为可调浓度NPN基区。
有益效果：本发明提供一种自隔离非对称垂直型瞬态电压抑制保护器件，具有如下优点：
（1）该器件具有非对称的脉冲I-V特性，在其中一个方向上能够实现5 V以上7 V以下的维持电压以提供5 V常规电源的抗闩锁浪涌保护，在另一个方向上能实现7 V以上10 V以内的维持电压以提供更高压的抗闩锁浪涌保护，可用于系统双电源轨间的浪涌保护；
（2）器件内部同时实现耐压自隔离，保证一个方向工作时另一个方向不会引起串扰；
（3）该器件集成度高，相比于传统的二极管串结构具有明显优势。
附图说明
图1是本发明的自隔离非对称结构的垂直截面示意图；
图2 是本发明自隔离非对称结构的示意图的I-V特性示意图；
图中：第一N+注入区01、第一P+注入区02、第二N+注入区03、第二P+注入区04、N型基区11、P型基区12、P型衬底20、第一表面结构30、第一场氧化层31、第一电极金属层32、第二表面结构40、第二场氧化层41、第二电极金属层42。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
实施例1：
如图1所示，一种自隔离非对称垂直型瞬态电压抑制保护器件，包括：P型衬底20、N型基区11、P型基区12、第一N+注入区01、第二N+注入区03、第一P+注入区02、第二P+注入区04、第一表面结构30和第二表面结构40。N型基区11设置在P型衬底20上端，N型基区11的外侧被P型衬底20包裹，且N型基区11的上端露出P型衬底20，与P型衬底20上表面齐平，N型基区11的下端沉入P型衬底20中；
P型基区12设置在P型衬底20上端，所述P型基区12外侧被P型衬底20包裹，且P型基区12的上端露出P型衬底20，与P型衬底20上表面齐平， P型基区12的下端沉入P型衬底20中，P型基区12和N型基区11并列设置，且与N型基区11之间存在间隙；
第一N+注入区01设置在P型基区12上，第一N+注入区01外侧被P型基区12包裹，第一N+注入区01的上端露出P型基区12，且与P型基区12上表面齐平；
所述第二N+注入区03设置在P型衬底20底端，所述第二N+注入区03外侧被P型衬底20包裹，第二N+注入区03的下端露出P型衬底20，且与P型衬底20齐平，第二N+注入区03的上端沉入P型衬底20，第一N+注入区01和第二N+注入区03上下对应设置；第一N+注入区01和第二N+注入区03均为高浓度施主杂质注入区；
第一P+注入区02设置在N型基区11上，第一P+注入区02外侧被N型基区11包裹，第一P+注入区02的上端露出N型基区11，且与N型基区11上表面齐平；
第二P+注入区04设置在P型衬底20底端，第二P+注入区04外侧被P型衬底20包裹，第二P+注入区04的下端露出P型衬底20，且与P型衬底20齐平，第二P+注入区04的上端沉入P型衬底20，第一P+注入区02和第二P+注入区04上下对应设置，所述第二P+注入区04与第二N+注入区03并列设置，且与第二N+注入区03之间存在间隙，第一P+注入区02和第二P+注入区04均为高浓度受主杂质注入区；
第一表面结构30，所述第一表面结构30设置在P型衬底的上表面，用于芯片封装焊接，包括第一场氧化层31和第一电极金属层32，第一场氧化层31设置在P型衬底20的上表面，且覆盖P型基区12和N型基区11与P型衬底20在端面的接触处，所述第一电极金属层32覆盖在第一场氧化层31、第一N+注入区01、第一P+注入区02、P型基区12和N型基区11的上表面；如图1所示，第一场氧化层31分别与第一N+注入区01和第一P+注入区02的两端存在间隙，且该间隙上表面覆盖有第一电极金属层32；第一电极金属层32将第一N+注入区01和第一P+注入区02相连接作为第一电极；
第二表面结构40设置在所述P型衬底20的下表面，用于芯片封装焊接。包括第二场氧化层41和第二电极金属层42，第二场氧化层41设置在P型衬底20的下表面，且覆盖第二N+注入区03和第二P+注入区04与P型衬底20在端面的接触处；第二电极金属层42覆盖在第二场氧化层41、第二N+注入区03和第二P+注入区04的表面；第二电极金属层将第二N+注入区和第二P+注入区相连接作为第二电极。
本发明中，所述N型基区为可调浓度PNP基区，所述N型基区的离子注入剂量为2E12/cm²-1E14/cm²；所述P型基区为可调浓度NPN基区，所述P型基区的离子注入剂量为2E12/cm²-1E14/cm²。
本发明的工作原理如下：
当第一电极对第二电极放电时，如图2所示，Vt1为正向触发电压，N型基区11和P型衬底20组成的高压PNP反偏集电结将反偏并阻止PNP通道的导通，同时第一N+注入区01与P型基区12间的低压集电结将率先击穿触发NPN回扫，此时第一电极对第二电极的压降将会被NPN钳位在图2中的正向维持电压Vh1左右，该正向维持电压Vh1一般大于5 V小于7 V，可阻挡该电压范围内的闩锁效应。
当第二电极对第一电极放电时，如图2所示，Vt2为反向触发电压，第二P+注入区04与P型衬底20组成PNP管发射极。第二N+注入区03与P型衬底20会形成一高压NPN反偏集电结以阻止NPN通道的导通，同时第一P+注入区02与N型基区11形成的低压集电结会率先击穿，此时将第二电极对第一电极的电压钳位在图2中的反向维持电压Vh2处，该反向维持电压Vh2在7 V以上，可阻挡该电压范围内的闩锁效应。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (5)
1.一种自隔离非对称垂直型瞬态电压抑制保护器件，其特征在于，包括：
P型衬底；
N型基区，所述N型基区设置在P型衬底上端，所述N型基区外侧被P型衬底包裹，且所述N型基区的上端露出P型衬底，且与P型衬底齐平，所述N型基区的下端沉入P型衬底中；
P型基区，所述P型基区设置在P型衬底上端，所述P型基区外侧被P型衬底包裹，且所述P型基区的上端露出P型衬底，且与P型衬底齐平，所述P型基区的下端沉入P型衬底中，所述P型基区和N型基区并列设置，且与N型基区之间存在间隙；
第一N+注入区，所述第一N+注入区设置在P型基区上，所述第一N+注入区外侧被P型基区包裹，所述第一N+注入区的上端露出P型基区，且与P型基区上表面齐平；
第二N+注入区，所述第二N+注入区设置在P型衬底底端，所述第二N+注入区外侧被P型衬底包裹，所述第二N+注入区的下端露出P型衬底，且与P型衬底齐平，所述第二N+注入区的上端沉入P型衬底，所述第一N+注入区和第二N+注入区上下对应；
第一P+注入区，所述第一P+注入区设置在N型基区上，所述第一P+注入区外侧被N型基区包裹，所述第一P+注入区的上端露出N型基区，且与N型基区上表面齐平；
第二P+注入区，所述第二P+注入区设置在P型衬底底端，所述第二P+注入区外侧被P型衬底包裹，所述第二P+注入区的下端露出P型衬底，且与P型衬底齐平，所述第二P+注入区的上端沉入P型衬底，所述第一P+注入区和第二P+注入区上下对应，所述第二P+注入区与第二N+注入区并列设置，且与第二N+注入区之间存在间隙；
第一表面结构，所述第一表面结构设置在所述P型衬底的上表面，用于芯片封装焊接，所述第一表面结构包括第一场氧化层和第一电极金属层，所述第一场氧化层设置在P型衬底的上表面，且覆盖P型基区和N型基区与P型衬底在端面的接触处，所述第一电极金属层覆盖在第一场氧化层、第一N+注入区、第一P+注入区、P型基区和N型基区的上表面；
第二表面结构，所述第二表面结构设置在所述P型衬底的下表面，用于芯片封装焊接，所述第二表面结构包括第二场氧化层和第二电极金属层，所述第二场氧化层，所述第二场氧化层设置在P型衬底的下表面，且覆盖第二N+注入区和第二P+注入区与P型衬底在端面的接触处；所述第二电极金属层， 所述第二电极金属层覆盖在第二场氧化层、第二N+注入区和第二P+注入区的表面。
2.根据权利要求1所述的自隔离非对称垂直型瞬态电压抑制保护器件，其特征在于，所述第一电极金属层将第一N+注入区和第一P+注入区相连接作为第一电极。
3.根据权利要求1所述的自隔离非对称垂直型瞬态电压抑制保护器件，其特征在于，所述第二电极金属层将第二N+注入区和第二P+注入区相连接作为第二电极。
4.根据权利要求1所述的自隔离非对称垂直型瞬态电压抑制保护器件，其特征在于，所述N型基区为可调浓度PNP基区。
5.根据权利要求1所述的自隔离非对称垂直型瞬态电压抑制保护器件，其特征在于，所述P型基区为可调浓度NPN基区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111325282.9A CN113764406B (zh) | 2021-11-10 | 2021-11-10 | 一种自隔离非对称垂直型瞬态电压抑制保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111325282.9A CN113764406B (zh) | 2021-11-10 | 2021-11-10 | 一种自隔离非对称垂直型瞬态电压抑制保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113764406A CN113764406A (zh) | 2021-12-07 |
| CN113764406B true CN113764406B (zh) | 2022-03-01 |
Family
ID=78784802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111325282.9A Active CN113764406B (zh) | 2021-11-10 | 2021-11-10 | 一种自隔离非对称垂直型瞬态电压抑制保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113764406B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111627905A (zh) * | 2020-06-04 | 2020-09-04 | 电子科技大学 | 一种ldmos触发的可编程单向保护器件 |
| CN111627902A (zh) * | 2020-06-04 | 2020-09-04 | 电子科技大学 | 一种具有sgt和晶闸管的可编程过电压保护器件 |
| CN212725315U (zh) * | 2020-09-11 | 2021-03-16 | 深圳长晶微电子有限公司 | 高浪涌能力的双向tvs器件结构 |
| CN212725316U (zh) * | 2020-09-11 | 2021-03-16 | 深圳长晶微电子有限公司 | 非对称电压的单路双向tvs浪涌保护芯片 |
| CN212725314U (zh) * | 2020-09-11 | 2021-03-16 | 深圳长晶微电子有限公司 | 非对称电压的双路单向tvs保护器件 |
-
2021
- 2021-11-10 CN CN202111325282.9A patent/CN113764406B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111627905A (zh) * | 2020-06-04 | 2020-09-04 | 电子科技大学 | 一种ldmos触发的可编程单向保护器件 |
| CN111627902A (zh) * | 2020-06-04 | 2020-09-04 | 电子科技大学 | 一种具有sgt和晶闸管的可编程过电压保护器件 |
| CN212725315U (zh) * | 2020-09-11 | 2021-03-16 | 深圳长晶微电子有限公司 | 高浪涌能力的双向tvs器件结构 |
| CN212725316U (zh) * | 2020-09-11 | 2021-03-16 | 深圳长晶微电子有限公司 | 非对称电压的单路双向tvs浪涌保护芯片 |
| CN212725314U (zh) * | 2020-09-11 | 2021-03-16 | 深圳长晶微电子有限公司 | 非对称电压的双路单向tvs保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113764406A (zh) | 2021-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102856318B (zh) | 单向瞬态电压抑制器 | |
| CN101877358B (zh) | 具有对称击穿电压的瞬时电压抑制器 | |
| CN102856319B (zh) | 带有低钳位电压的低电容瞬态电压抑制器 | |
| US10037987B2 (en) | Semiconductor structure of ESD protection device and method for manufacturing the same | |
| CN101506974A (zh) | 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构 | |
| KR900004298B1 (ko) | 반도체 집적회로장치 | |
| CN108155225B (zh) | 恒流器件及其制造方法 | |
| CN110600467A (zh) | 一种利用纵向三极管触发表面可控硅结构的tvs器件 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| US8598625B2 (en) | ESD protection device with tunable design windows | |
| CN212571005U (zh) | 一种tvs器件 | |
| TW201419489A (zh) | 靜電放電裝置及其製造方法 | |
| CN113764406B (zh) | 一种自隔离非对称垂直型瞬态电压抑制保护器件 | |
| CN211125650U (zh) | 一种利用纵向三极管触发表面可控硅结构的tvs器件 | |
| CN112259597A (zh) | 一种tvs器件 | |
| CN107910325B (zh) | 一种外部pmos触发scr-ldmos结构的esd防护器件 | |
| CN107946372B (zh) | 用于esd防护的可控硅整流器 | |
| TWI777880B (zh) | 具有高保持電壓的低電容瞬態電壓抑制器及設備 | |
| TWI716994B (zh) | 低觸發電壓靜電放電防護元件 | |
| CN211507635U (zh) | 一种低残压低容值的esd器件 | |
| CN109585530B (zh) | 高浪涌瞬变电压抑制器 | |
| CN111710674A (zh) | 超低压触发器件及其制作方法 | |
| CN212485325U (zh) | 一种非对称带栅双向可控硅静电防护器件 | |
| CN216250735U (zh) | 一种瞬态电压抑制器 | |
| CN216250736U (zh) | 一种瞬态保护二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Building 4 (8th and 9th floor), No. 5 Chuangzhi Road, Tianning District, Changzhou City, Jiangsu Province, 213000 Patentee after: Jiangsu Yingneng Microelectronics Co.,Ltd. Address before: 213002 building 8-5, Huashan Road, Xinbei District, Changzhou City, Jiangsu Province Patentee before: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd. |