TWI777880B - 具有高保持電壓的低電容瞬態電壓抑制器及設備 - Google Patents

具有高保持電壓的低電容瞬態電壓抑制器及設備 Download PDF

Info

Publication number
TWI777880B
TWI777880B TW110148792A TW110148792A TWI777880B TW I777880 B TWI777880 B TW I777880B TW 110148792 A TW110148792 A TW 110148792A TW 110148792 A TW110148792 A TW 110148792A TW I777880 B TWI777880 B TW I777880B
Authority
TW
Taiwan
Prior art keywords
region
conductivity type
well
scr
regions
Prior art date
Application number
TW110148792A
Other languages
English (en)
Other versions
TW202226512A (zh
Inventor
雪克 瑪力卡勒強斯瓦密
Original Assignee
加拿大商萬國半導體國際有限合夥公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 加拿大商萬國半導體國際有限合夥公司 filed Critical 加拿大商萬國半導體國際有限合夥公司
Publication of TW202226512A publication Critical patent/TW202226512A/zh
Application granted granted Critical
Publication of TWI777880B publication Critical patent/TWI777880B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

一種瞬態電壓抑制器（TVS）裝置，包括作為高側轉向二極體和低側轉向二極體之間的箝位元裝置的可控矽整流器（SCR）。所述SCR包括沿半導體層的主表面和與所述SCR的電流路徑正交的方向交錯排列的交替發射極和基極區域。瞬態電壓抑制器在受保護節點實現了低電容和高保持電壓。

Description

具有高保持電壓的低電容瞬態電壓抑制器及設備
本發明涉及一種具有高保持電壓的低電容瞬態電壓抑制器。
電壓和電流瞬變是電子系統中積體電路失效的主要原因。瞬變是由系統內部和外部的各種來源產生的。例如，常見的瞬變來源包括電源的正常開關操作、交流線路波動、雷電衝擊和靜電放電（ESD）。
瞬態電壓抑制器（TVS）通常用於保護積體電路，免遭由於積體電路中發生的瞬態或過電壓而造成的損壞。過電壓保護對於消費類設備或物聯網設備非常重要，因為這些電子設備暴露於頻繁的人為操作中，因此可能容易受到ESD或可能損壞設備的瞬態電壓事件的影響。
確切地說，電子設備的電源管腳和資料管腳都需要防止由於ESD事件或開關和雷電瞬態事件而產生的過電壓情況。通常，電源引腳需要高浪湧保護，但可以容忍具有更高電容的保護裝置。同時，可能以高資料速度操作的資料管腳需要提供具有低電容的浪湧保護的保護裝置，以免干擾受保護資料管腳的資料速度。
現有的TVS保護解決方案應用於高速應用中的輸入/輸出（I/O）終端，存在於垂直和橫向類型的半導體電路結構中。在單向TVS中，發生ESD事件期間的I/O電流通過低電容高壓側轉向二極體，流入大反向阻塞結，或者電流通過低電容低壓側轉向二極體流向接地端。在雙向TVS保護的情況下，通過將低電容正向偏壓二極體與大反向偏壓結串聯，以進行阻斷來實現低電容。
HDMI（高畫質多媒體介面）是一種高速數位音訊/視頻界面，用於在相容HDMI的設備之間傳輸數位音訊/視頻資料。電子設備中的HDMI連接器配有過電壓瞬態保護裝置，以防止出現過電壓事件，例如由於頻繁的人為操作而導致的ESD。
為實現上述目的，本發明提供一種瞬態電壓抑制（TVS）器，其包含：一個含有第一導電類型的第一外延層的半導體層；多個形成在半導體層中的有源區，所述多個有源區通過隔離結構相互隔開；一個形成在所述多個有源區的一第一有源區中的高側轉向二極體，其具有一個耦合到第一受保護節點的陽極端子和一個陰極端子；以及一個形成在所述的多個有源區中的一個第二有源區中的鉗位元件，該鉗位元件包括一個可控矽整流器（SCR），該可控矽整流器包括一個耦合到高側轉向二極體的陰極端上的陽極端以及一個陰極端，可控矽整流器包括：一個形成在第一外延層中的第一導電類型的第一阱；一個第二導電類型的第二阱形成在所述第一外延層中，在所述半導體層的主表面上，在第一方向上與所述第一阱相鄰並間隔開，第二導電類型與第一導電類型相反；在第一阱中形成的第一導電類型的第一區域和第二導電類型的第二區域，而且重摻雜，第一區域和第二區域電連接並形成SCR的陽極端；以及第一導電類型的第三區域和第二導電類型的第四區域，形成在第二阱中並且重摻雜，第三區域和第四區域電連接並且形成SCR的陰極端，其中所述第一區域和第二區域在所述半導體層的主表面上沿正交於所述第一方向的第二方向佈置為所述第一阱中的交替摻雜區域，並且所述第三區域和第四區域沿所述第二方向佈置為所述第二阱中的交替摻雜區域，第三區域與第二區域在第二方向共面佈置，第四區域與第一區域在第二方向共面佈置。
較佳地，所述的瞬態電壓抑制器還包括一個形成在多個有源區的第三有源區中的低側轉向二極體，其具有一個耦合到第一受保護節點上的陰極端，以及一個耦合到SCR的陰極端上的陽極端。
較佳地，所述高側轉向二極體包括一個PN結二極體，所述低側轉向二極體包括一個穿通可控矽整流器。
較佳地，所述的瞬態電壓抑制器還包括在所述第一外延層中形成並與所述第二阱重疊的第一導電類型的一個第五區域，所述第五區域被重摻雜。
較佳地，所述第一阱中的第一區域和第二區域通過第一接頭電連接，第二阱中的第三區域和第四區域通過第二接頭電連接。
較佳地，所述的半導體層還包括形成在所述第二外延層上的所述第二導電類型的第二外延層和所述第一導電類型的第一掩埋層，其中所述第一外延層形成在所述第一掩埋層上。
較佳地，所述隔離結構包括隔離所述多個有源區的多個溝槽隔離結構，每個溝槽隔離結構從所述的第一外延層延伸到所述的第二外延層。
較佳地，所述高側轉向二極體包括一個PN結二極體，該PN結二極體包括：一個第二導電類型的第六區域，形成在第一外延層的第一有源區中；以及一個第一導電類型的第七區域，形成在與第六區域隔開的第一外延層中。
較佳地，所述第一導電類型包括N-型導電，第二導電類型包括P-型導電。
較佳地，所述的瞬態電壓抑制器還包括：所述第一導電類型的第八區域和第九區域形成在所述第一阱中，並在第二方向上與所述交替的第一區域和第二區域相鄰地延伸，所述第二區域在第一方向和第二方向上被所述第一區域、所述第八區域和所述第九區域包圍；以及第二導電類型的第十區域和第十一區域形成在第二阱中，並且在第二方向上與交替的第三區域和第四區域相鄰地延伸，第三區域在第一方向和第二方向上被第四區域、第十區域和第十一區域包圍。
較佳地，所述SCR的陰極端導電連接到地電壓。
較佳地，所述第二區域在第一方向上的長度短於第一區域的長度，第三區域在第一方向上的長度短於第四區域的長度。
本發明還提供一種瞬態電壓抑制（TVS）設備，其中，包括：一個半導體層，包括一個第一導電類型的第一外延層；多個形成在半導體層中的有源區，所述多個有源區通過隔離結構相互隔開；在所述多個有源區的第一有源區中形成的合併二極體/箝位元裝置，包括與可控矽整流器（SCR）集成的高側轉向二極體，所述的合併二極體/箝位元裝置包括：一個與第一導電類型相反的第二導電類型的第一區域，形成在第一外延層中，第一區域構成高側轉向二極體的一個陽極端，耦合到第一受保護節點上；一個形成在所述第一外延層中，且在所述半導體層的主表面上沿第一方向與所述第一區域隔開的第一導電類型的第一阱；一個形成在第一阱中的第二導電類型的第二阱；一個第一導電類型的第二區域，以及一個形成在第二阱中且重摻雜的第二導電類型的第三區域，第二區域和第三區域導電連接，並且形成SCR的陰極端，其中第二區域和第三區域沿半導體層的主表面上的第二方向和與第一方向正交的第二阱中被佈置為交替摻雜區域。
較佳地，所述TVS設備還包括形成在所述多個有源區的第二有源區中的低側轉向二極體，其具有耦合到所述第一受保護節點的陰極端子和耦合到所述SCR的陰極端子的陽極端子。
較佳地，所述低側轉向二極體包括一個穿通可控矽整流器。
較佳地，所述TVS設備還包括形成在所述第一外延層中且鄰近所述第二阱的第一導電類型的第四區域，所述第四區域被重摻雜。
較佳地，所述第一區域耦合到第一觸點，並且所述第二阱中的所述第二區域和第三區域通過第二觸點導電連接。
較佳地，所述的半導體層還包括形成在所述第二外延層上的所述第二導電類型的第二外延層和所述第一導電類型的第一掩埋層，其中所述第一外延層形成在所述第一掩埋層上。
較佳地，所述的隔離結構包括隔離所述多個有源區的多個溝槽隔離結構，每個溝槽隔離結構從所述第一外延層延伸到所述第二外延層。
較佳地，所述第一導電類型包括N-型導電，第二導電類型包括P-型導電。
較佳地，所述TVS設備還包括第二導電類型的第五區域和第六區域，所述第五區域和第六區域形成在所述第二阱中並且在所述第二方向上與所述交替的第二區域和第三區域相鄰地延伸，所述第二區域在所述第一方向和第二方向上被所述第三區域、所述第五區域和所述第六區域包圍。
較佳地，所述的第一區域包括沿所述第二方向形成的所述第二導電類型的多個區域，所述第二導電類型的每個區域耦合到各自的觸點上。
綜上所述，與習知技術相比，本發明提供的一種瞬態電壓抑制（TVS）器和設備在受保護節點實現了低電容和高保持電壓。
以下將結合本發明實施例中的附圖1～附圖16，對本發明實施例中的技術方案、構造特徵、所達成目的及功效予以詳細說明。
在本發明的實施例中，瞬態電壓抑制器（TVS）包括作為高壓側轉向二極體和低壓側轉向二極體之間的箝位元裝置的可控矽整流器（SCR）。所述SCR包括沿半導體層的主表面，以及與所述SCR的電流路徑正交的方向交錯排列的交替發射極和基極區域。在一些實施例中，SCR包括交替的發射極和基極區域，形成SCR的PNPN結構的PNP和NPN雙極電晶體。本發明的TVS設備在閉鎖模式下在受保護節點處實現低電容，同時在傳導模式下提供高保持電壓。例如，本發明的TVS設備可以實現大於與受保護節點相關聯的工作電壓的保持電壓。
HDMI應用要求瞬態電壓保護裝置具有低電容，以便不干擾受保護引腳的資料速度。HDI應用還要求保護裝置的保持電壓（DC）超過HDMI耦合裝置的最大工作電壓。針對這些要求的傳統解決方案包括使用非回扣式TVS二極體進行I/O保護。傳統的基於晶閘管的TVS保護具有深度回跳特性，不允許在HDMI應用中使用，因為回跳後的保持電壓通常低於HDMI耦合元件的最大工作電壓。
本發明的TVS設備特別適用於在HDMI應用中提供瞬態電壓保護，其中TVS設備在阻塞模式下在受保護節點處提供低電容，並且在導通模式中回跳後提供高保持電壓。在本發明的實施例中，TVS設備是基於SCR的TVS保護裝置。基於SCR的TVS設備在保護節點處實現低電容值，例如小於0.2pF，同時提供高於HDMI耦合元件的最大工作電壓的高保持電壓。本發明的TVS設備可有利地應用於保護高速電子應用中的高速資料管腳或輸入輸出（I/O）端子，例如實現HDMI 2.1規範的資料埠或連接器。
在本說明書中，瞬態電壓抑制器（TVS）是指一種保護裝置，用於保護受保護節點免受過電壓瞬態條件（例如電壓浪湧或電壓尖峰）影響。當超過TVS設備觸發電壓的浪湧電壓施加到受保護節點時，TVS保護裝置（“TVS設備”）通過分流來自受保護節點的多餘電流來操作。TVS設備可以包括箝位元裝置，用於以遠低於電壓浪湧的電壓值的箝位元電壓，箝位元受保護節點處的電壓，同時安全地導走浪湧電流。
TVS設備可以是單向設備或雙向設備。單向TVS設備具有不對稱的電流-電壓特性，通常用於保護訊號為單向的電路節點，即訊號始終高於或低於某一參考電壓，比如接地電壓。例如，可以使用單向TVS設備來保護其正常訊號是從0V到5V的正電壓的電路節點。另一方面，雙向TVS設備具有對稱的電流-電壓特性，並且通常用於保護其訊號是雙向的或者其電壓電平可以高於或低於參考電壓（例如地）的電路節點。例如，雙向TVS設備可用於保護其正常訊號在接地電壓之上和之下對稱地變化（例如從-12V到12V）的電路節點。在這種情況下，雙向TVS設備保護電路節點不受低於-12V或高於12V的浪湧電壓的影響。
在運行過程中，TVS設備處於阻塞模式，並且當受保護節點處的電壓低於TVS設備的觸發電壓時，TVS設備除了可能的洩漏電流外，是不導電的。也就是說，當受保護節點處的電壓在受保護節點的正常電壓範圍內時，TVS設備不導電，並且處於阻塞模式。然而，在阻塞模式下，TVS設備向受保護節點呈現電容。當受保護節點與高速資料管腳相關聯時，TVS設備在阻塞模式或非導電模式下的電容應較低，以免妨礙資料管腳的高速操作。在一些實施例中，本發明的TVS設備在閉鎖模式中實現了小於0.2pf的低電容值。另一方面，響應於在受保護節點處的電壓等於或高於TVS設備的觸發電壓，TVS設備進入導電模式並迅速恢復到保持電壓，使得TVS設備在遠低於在受保護節點處的電壓浪湧的保持電壓處傳導走過多的電流。
圖1包括圖1（a）至圖1（c），表示在了本發明的實施例中，基於SCR的TVS保護裝置的電路圖。圖1（a）到1（c）表示根據本發明的實施例構造的基於SCR的TVS設備的各種配置。
圖1（a）表示在本發明的實施例中，一種雙向TVS保護裝置的電路圖。參考圖1（a），TVS保護裝置10（“TVS設備10”）包括兩組耦合的轉向二極體，以便為兩個輸入-輸出（I/O）端子I/O1和I/O2提供浪湧保護。每組轉向二極體包括高壓側轉向二極體和低壓側轉向二極體。更具體地說，高側轉向二極體DH1和低側轉向二極體DL1耦合到作為受保護節點的I/O端子I/O1（節點12）上。同時，高側轉向二極體DH2和低側轉向二極體DL2耦合到作為受保護節點的I/O端子I/O2（節點14）上。I/O端子I/O1連接到高壓側轉向二極體（高側轉向二極體）DH1的陽極和低壓側轉向二極體（低側轉向二極體）DL1的陰極。與之類似地，I/O端子I/O2連接到高壓側轉向二極體DH2的陽極和低壓側轉向二極體DL2的陰極。高壓側轉向二極體DH1的陰極端子連接到節點N1（節點13），節點N1也連接到高壓側轉向二極體DH2的陰極。低壓側轉向二極體DL1的陽極端子連接到節點N2（節點15），節點N2也是低壓側轉向二極體DL2的陽極。
TVS設備10還包括實現為可控矽（SCR）的箝位元裝置。SCR夾緊裝置的陽極連接到節點N1（節點13），而SCR夾緊裝置的陰極連接到節點N2（節點15）。TVS設備10的SCR箝位元裝置將受保護節點I/O1或I/O2處的電壓箝位元到保持電壓，同時TVS設備將電流安全地傳導出受保護節點。
在本發明的實施例中，高壓側轉向二極體DH1和DH2各自被配置為在閉鎖模式期間陽極端子處具有低電容的PN結二極體。在本發明的實施例中，TVS設備10的低壓側轉向二極體DL1和DL2，在閉鎖模式期間被分別配置為陰極端子處具有低電容的PN結二極體。在可選的實施例中，如圖1（b）所示，TVS設備20的低壓側轉向二極體DL1和DL2各自使用穿通可控矽整流器結構（本文中稱為“PT-SCR”）來配置。可用於實施本發明的TVS設備中的低壓側轉向二極體的PT-SCR結構在美國專利號10825805的題為《含有作為低壓側轉向二極體的穿通矽控制整流器的低電容瞬態電壓抑制器》的專利中提出，該專利於2020年11月3日發佈，特此引用該專利的全部內容，以作參考。本發明的TVS設備中的低壓側轉向二極體DL1和DL2也可以使用目前已知或將要開發的其它合適的裝置結構來構造。
在本說明書中，SCR是一種含有四層或四個區域的交替P型和N型半導體材料的電流控制裝置，形成NPNP或PNPN結構。SCR的陽極是NPNP或PNPN結構的最外層p型層，陰極是NPNP或PNPN結構的最外層n型層。典型的SCR包括一個柵極端子，該柵極端子連接到離陰極最近的p型層。可控矽可以表示為一個PN結二極體，其柵極端子位於陰極端子。在等效電路圖中，SCR的PNPN結構形成了交叉連接的PNP和NPN雙極電晶體。PNP電晶體的發射極是SCR的陽極，NPN電晶體的發射極是SCR的陰極。
在本發明的實施例中，SCR被配置為雙端裝置，其中柵極端子電連接到陰極端子。當施加在陽極或陰極端子之間的電壓低於內部P區和N區之間的結的擊穿電壓（“內部PN結”）時，SCR處於閉鎖模式（正向或反向）。在閉鎖模式下，只有洩漏電流可能流入SCR。另一方面，當施加在陽極和陰極端子之間的電壓超過可控矽的正向或反向擊穿電壓時，可控矽導通電流。在這種情況下，內部PN結髮生擊穿，雪崩擊穿產生的電荷載流子（空穴或電子）流向發射極旁邊的基極觸點（SCR的N+陰極和P+陽極）。雪崩電流增加到足夠的水準，NPN雙極電晶體導通（或PNP雙極電晶體導通）。PNP雙極電晶體由於NPN雙極電晶體的正回饋而導通，反之亦然。當NPN和PNP電晶體都導通時，SCR處於導通狀態。當SCR開啟時，SCR電壓迅速恢復，以低於擊穿電壓的保持電壓傳導電流。
如本文所使用的，穿通可控矽整流器是指在零伏特的偏置電壓下兩個p型區域之間的n型區域基本耗盡的SCR。也就是說，由於n型區的耗盡，由n型區分隔的兩個p型區在零伏偏置電壓下電短路在一起。PT-SCR結構確保了受保護節點處的低電容。
如圖1（a）和1（b）所示的本發明的雙向TVS設備的操作如下所述。當相對於I/O端子I/O2向I/O端子I/O1施加正衝擊時，電流從端子I/O1流過二極體DH1和SCR箝位元裝置、二極體DL2（可以是PT-SCR裝置），並流入端子I/O2。與之類似地，當相對於I/O端子I/O2向I/O端子I/O1施加負衝擊（相當於相對於I/O1向端子I/O2施加正衝擊）時，電流從端子I/O2流過二極體DH2和SCR箝位元裝置、二極體DL1（可以是PT-SCR）並流入端子I/O1。
換言之，施加在任一I/O端子上的正衝擊電壓將正向偏置被衝擊的I/O端子的高壓側轉向二極體（DH1或DH2），當衝擊電壓達到或超過SCR箝位元裝置的擊穿電壓（BV）時，衝擊電流觸發SCR，SCR導通電流。衝擊電流通過另一個I/O端子退出。負的衝擊電壓施加到任何一個I/O端子上都會產生與正的衝擊電壓施加到另一個I/O端子上相同的電流傳導操作。
圖1（c）表示在本發明的實施例中，單向TVS保護裝置的電路圖。參考圖1（c），單向TVS保護裝置30（“TVS設備30”）可由圖1（a）所示的雙向TVS設備10通過接地節點N2（節點15）或SCR箝位元裝置的陰極端子構成。也就是說，節點N2連接到地電壓。通過這樣的配置，來自施加到任一I/O端子的過電壓瞬態事件的衝擊電流將流向接地節點。
確切地說，施加在任一I/O端子上的正衝擊電壓將使被衝擊的I/O端子的高壓側轉向二極體（DH1或DH2）正向偏置，當衝擊電壓達到或超過SCR箝位元裝置的擊穿電壓時，衝擊電流觸發SCR，SCR導通電流。衝擊電流通過接地節點15流出。負衝擊電壓施加到任一I/O端子將導致與正衝擊電壓施加到另一I/O端子相同的電流傳導操作。
圖1（a）至1（c）所示的實施例說明了以雙向模式或單向模式連接到兩個I/O或通道的TVS保護裝置。在其它的實施例中，本發明的TVS設備可以被配置為多個通道，例如四個或更多個通道。在本發明的一個實施例中，TVS設備被配置用於四個I/O終端或四個通道，其中一對通道可以耦合到一對差分訊號上，而另一對通道可以耦合到另一對差分訊號上。具有四個通道的TVS設備有利於應用於HDMI連接器中，以保護HDMI連接器中的差分訊號對。在HDMI應用的情況下，TVS設備通常是單向配置，其中SCR箝位元設備的陰極連接到地電壓，例如圖1（c）中的TVS設備30所示。
圖2表示在本發明的實施例中，TVS保護裝置的電流-電壓特性。參考圖2，曲線50描繪了通過TVS設備傳導的電流與施加在受保護節點上的電壓的關係。在本說明書中，僅表示出了TVS設備的正向傳導模式。值得注意的是，圖2中所示的TVS設備的電流-電壓特性代表了TVS設備中包含的SCR箝位元裝置的電流-電壓特性。
正常運行時，受保護節點的電壓應在工作電壓範圍內（低於V Op），TVS設備處於閉鎖模式，除洩漏電流外不導通任何電流。如果受保護節點處的電壓超過TVS設備的觸發電壓（V Tri），則TVS設備接通，以便傳導電流——也就是說，TVS設備處於傳導模式。當受保護節點處的電壓超過觸發電壓時，TVS設備中的SCR鉗位元裝置發生故障，並進入回跳。因此，TVS設備的SCR將受保護節點處的電壓鉗制在保持電壓（V Hold）處，而TVS設備將電流安全地傳導出受保護節點。在本說明書中，TVS設備的觸發電壓V Tri是指由於受保護節點處的電壓，而使SCR的內部PN結進入擊穿，並且TVS設備的SCR中的NPN和PNP雙極電晶體之一導通的電壓電平。當SCR中的兩個雙極電晶體都打開時，TVS設備處於完全導通模式，並進入回跳，以鉗制受保護節點上的電壓。
在本發明的實施例中，TVS設備被設計為具有大於與受保護節點相關聯的最大工作電壓V Op的保持電壓V Hold。例如，受保護節點處的工作電壓可以是3.3V，並且本發明的TVS設備具有3.6V的保持電壓。在另一實例中，受保護節點處的操作電壓可為5V，而且TVS設備具有5.5V的保持電壓。確切地說，TVS設備最好具有大於工作電壓的保持電壓，使得即使觸發TVS設備，TVS設備也保持在高於工作電壓的電壓，並且不會從受保護節點轉移電流。
在本發明的實施例中，TVS裝置包括將TVS裝置的觸發電壓V Tri調整或調諧到所需電壓電平的結構，同時保持TVS裝置的低寄生電容和高保持電壓特性。例如，在某些情況下，可以調整TVS裝置的觸發電壓V Tri，以便使TVS裝置對電壓浪湧更敏感。下面將更詳細地描述用於調整TVS裝置的觸發電壓的結構。
根據本發明的實施例，低電容和高保持電壓的基於SCR的TVS設備使用交替發射極和基極區域構造，所述交替發射極和基極區域沿與SCR的電流正交的方向交錯佈置。由此形成的TVS裝置可以通過使SCR陰極端子浮動，來配置為雙向模式，或者通過將SCR陰極端子連接到地電壓來配置為單向模式。TVS裝置的雙向或單向配置對於本發明的TVS裝置的實施不是關鍵的。在下面的描述中，TVS裝置的各種實施例的橫截面圖沒有表示出SCR陰極端子的特定連接。可以理解，SCR陰極端子可以以形成雙向或單向TVS裝置所需的方式連接。此外，在下面的說明中，TVS裝置的各種實施例的橫截面圖沒有表示出低壓側轉向二極體。應理解的是，如上所述，TVS裝置包括低壓側轉向二極體，其可實施為低電容PN結二極體或PT-SCR。
圖3表示在本發明的實施例中，TVS保護裝置的剖面圖。確切地說，圖3表示出了TVS保護裝置的高壓側轉向二極體（“HS二極體”）和SCR箝位元裝置的剖面圖。例如，圖3中的高壓側轉向二極體和SCR箝位元裝置可用於構成圖1中的TVS保護裝置。在本圖中，省略低壓側轉向二極體，以簡化討論。應理解的是，圖3僅表示出TVS保護裝置的一部分，並且TVS保護裝置包括圖3的剖面視圖中未表示出的其它元件。
參見圖3，在P+基材102上製造TVS保護器100（“瞬態電壓抑制器100”）。在本實施例中，在P+基材102上形成P型外延層104。然後，在P型外延層104上形成N型埋層（NBL）106。在N型埋層106上形成N型外延層（N-Epi層）108。由此構造用於形成瞬態電壓抑制器的半導體結構。
在本實施例中，溝槽隔離結構140用於限定和隔離半導體結構的區域，以形成分離的電路元件。確切地說，溝槽隔離結構140將半導體結構劃分為多個有源區。在本實施例中，溝槽隔離結構140形成為填充有多晶矽層142的氧化物襯裡溝槽，並且溝槽延伸至P+基材102。在其他實施例中，溝槽隔離結構140可以形成為氧化物填充溝槽。
利用由此形成的溝槽隔離結構140，定義半導體結構中用於形成高壓側轉向二極體150和SCR箝位元裝置155的有源區。例如，高壓側轉向二極體150可以形成在第一有源區中，SCR箝位元裝置155可以形成在第二有源區中。在本實施例中，高壓側轉向二極體（HS二極體）150形成為PN結二極體，其陽極由重摻雜的P+區域110形成，陰極由重摻雜的N+區域112形成，兩者在N型外延層108中間隔形成，瞬態電壓抑制器100對連接到P+區域110的I/O端子呈現低電容，因為N型外延層108是輕摻雜的。
在介電層138中形成金屬觸點132，以便與P+區域110接觸，形成高壓側轉向二極體150的陽極端子。同時，在介電層138中形成另一金屬觸點134以接觸N+區域112，從而形成高壓側轉向二極體150的陰極端子。對於高壓側轉向二極體150，陽極端子（金屬觸點）132連接到作為受保護節點的I/O端子，陰極端子（另一金屬觸點）134連接到節點N1，節點N1隨後連接到SCR箝位元裝置155的陽極。
在本發明的實施例中，SCR箝位元裝置155（SCR或SCR裝置）形成為PNPN結構，包括形成在N阱115中的重摻雜P+區域124和形成在P阱120中的重摻雜N+區域128。N阱115和P阱120形成在N型外延層108中，並且在半導體結構的主要表面上的第一方向（例如X方向）上彼此間隔開。第一方向（X方向）也是SCR箝位元裝置155的電流流動方向（或電流路徑）。SCR箝位元裝置155還包括形成在N阱115中的重摻雜N+區域122和形成在P阱120中的重摻雜P+區域130。
在本發明的實施例中，SCR裝置155通過交錯PNP雙極電晶體和NPN雙極電晶體的發射極和基極區域形成PNPN結構。確切地說，每個雙極電晶體的發射極和基極區域被佈置為在半導體結構的主表面上沿第二方向（例如Z方向）交錯，並且與第一方向（X方向）正交的各個阱區域中的交替摻雜區域。換句話說，SCR裝置155包括在與SCR的電流路徑正交，或與SCR的電流流動方向正交的方向上交錯的發射極基極區域。在圖3中，使用黑色墨水和灰色墨水表示每個雙極電晶體的發射極和基極區域，以便說明Z方向上的交替摻雜區域。例如，使用黑色墨水和灰色墨水將N+區域128和P+區域130描繪為X-Y平面的剖面視圖中Z方向上的交替摻雜區域。在本說明中，灰色油墨表示在第二（Z）方向上，在黑色油墨的摻雜區域後面形成的摻雜區域。此外，交錯排列使得PNP雙極電晶體的P+發射極區域在第二方向（Z方向）上與NPN雙極電晶體的N+發射極區域共面，並且進一步地，PNP雙極電晶體的N+基極體接觸區域與NPN雙極電晶體的P+基極體接觸區域在第二個方向（Z方向）上共面，。SCR箝位元裝置155通過在與SCR電流路徑正交的方向上使用交錯發射極基極區域，來實現高保持電壓。
在介電層138中形成金屬觸點146，以便接觸P+區域124和N+區域122，形成SCR箝位元裝置155的陽極端子。同時，在介電層138中形成另一金屬觸點148，以便與N+區域128和P+區域130接觸，形成SCR箝位元裝置155的陰極端子。SCR的陽極端子（金屬觸點）146連接到高壓側二極體150的陰極，SCR的陰極端子（金屬觸點）136連接到低壓側轉向器的陽極端子二極體（圖中沒有表示出）。為了形成單向瞬態電壓抑制器，SCR箝位元裝置155的陰極端子136可以進一步連接到地電壓。
通過這樣的構造，N阱115中的P+區域124是SCR的陰極，P阱120中的N+區域128是SCR的陽極，N阱115中的N+區域122是N阱的本體觸點，P阱120中的P+區域130是P阱的本體觸點。SCR箝位元裝置155的PNPN結構由P+區域124、N阱115、P阱120和N+區域128形成。更具體地說，SCR箝位元裝置155包括形成PNPN結構的PNP雙極電晶體和NPN雙極電晶體。在SCR箝位元裝置155中，PNP雙極電晶體由P+區域124作為發射極、N阱115/N+區域122作為基極（N+區域122作為基極的本體觸點），以及P阱120作為集電極形成。同時，NPN雙極電晶體由N+區域128作為發射極、P阱120/P+區域130作為基極（P+區域130作為基極的本體觸點），以及N阱115作為集電極形成。
圖4表示在一些實施例中，圖3所示的TVS保護裝置中的SCR裝置的佈局圖。為了簡化討論，圖3和圖4中的類似元素用了類似的參考號。確切地說，佈局視圖表示出了從與第一和第二方向正交的協力廠商向（例如Y方向）看到的SCR裝置。圖4中的佈局視圖表示出了在X-Z平面中形成的SCR的結構，並且更具體地表示出了SCR元件中交替發射極和基極區域的佈局。值得注意的是，圖4中的佈局視圖表示出了TVS設備的某些區域和結構的佈局，為簡單起見，省略了TVS設備的其他區域或結構。例如，圖4中的佈局視圖中省略了隔離結構。圖4只用於解釋說明，並不用於局限。
參見圖4，SCR箝位元裝置155形成在N型外延層108的有源區中，通過隔離結構（圖中沒有表示出）與其他有源區隔離。P阱120和N阱115被佈置為X方向（第一方向）上的相鄰區域。在P阱120中，形成基極本體觸點的P+區域130和形成NPN雙極電晶體的發射極的N+區域128，形成為沿Z方向（第二方向）交替排列或交錯排列的條紋摻雜區域。在N阱115中，形成基極本體觸點的N+區域122和形成PNP雙極電晶體的發射極的P+區域124，形成為沿Z方向（第二方向）交替排列或交錯排列的條紋摻雜區域。
此外，交錯佈置使得N阱115中的N+區域122在第二方向（Z方向）上與P阱120中的P+區域130共面。與之類似地，N阱115中的P+區域124在第二方向（Z方向）上與P阱120中的N+區域128共面。在本說明書中，如圖5和圖6所示，當兩個區域在第二（Z）方向上對齊，而在第一（X）方向上間隔放置時，兩個區域在第二方向上共面。
圖5表示在本發明的實施例中，圖3和圖4中的TVS保護裝置沿線A-A'的剖面圖。圖6表示在本發明的實施例中，圖3和圖4中的TVS保護裝置沿線B-B'的剖面圖。首先參考圖5，沿著線A-A'，SCR箝位元裝置155包括N阱115中的P+區域124和P阱120中的N+區域128，形成SCR箝位元裝置155的PNPN結構。P+區域124和N+區域128在Z方向上對齊，因此在Z方向上共面。現在參考圖6，沿著線B-B'，SCR箝位元裝置155包括N阱115中的N+區域122和P阱120中的P+區域130，形成SCR箝位元裝置155的PNPN結構的基極本體觸點。N+區域122和P+區域130在Z方向上對齊，因此在Z方向上共面。通過這樣的配置，SCR箝位元裝置155由交替的發射極區域和基極區域形成，所述的發射極區域和基極區域在與SCR的電流路徑在X方向正交的Z方向上交錯排列。
進一說明了SCR箝位元裝置155中的NPN和PNP雙極電晶體，以便解釋說明交替發射極和基極區域。圖7包括圖7（a）和圖7（b），表示在本發明的實施例中，SCR箝位元裝置的物理圖和等效電路示意圖。參照圖7（a），SCR箝位元裝置155的PNPN結構包括PNP雙極電晶體和NPN雙極電晶體。PNP雙極電晶體由P+區域124作為發射極、N阱115/N+區域122作為基極和本體觸點，以及P阱120/P+區域130作為集電極形成。同時，NPN雙極電晶體由N+區域128作為發射極、P阱120/P+區域130作為基極和本體觸點、N阱115/N+區域122作為集電極形成。NPN和PNP雙極電晶體共用N阱115/N+區域122以及P阱120/P+區域130。此外，SCR的柵極端子（P阱120）與陰極（N+區域128）電連接，以形成二端子SCR元件。交叉連接的NPN和PNP雙極電晶體的合成電路圖如圖7（b）所示。PNP雙極電晶體的基極是NPN雙極電晶體的集電極，PNP雙極電晶體的集電極是NPN雙極電晶體的基極。
在本發明的實施例中，SCR元件通過在PNP雙極電晶體中交錯發射極（P+區域124）和基極（N+區域122）以及在NPN雙極電晶體中交錯發射極（N+區域128）和基極（P+區域130）來構造。
在本發明的實施例中，TVS裝置包括使TVS裝置的觸發電壓能夠調諧到期望電壓電平的結構，同時保持TVS裝置的低寄生電容和高保持電壓特性。返回到圖3，當施加到受保護節點上的電壓超過觸發電壓時，N阱115到P阱120結髮生故障，雪崩電流流動導致SCR設備的NPN或PNP雙極電晶體之一導通。在本發明的實施例中，TVS裝置100包括用於調整或調諧觸發電壓的觸發電壓調整結構。更具體地說，瞬態電壓抑制器100包括在相鄰P阱120和N阱115之間的電流傳導區域中形成的重摻雜N+區域126作為觸發電壓調整結構。在本實施例中，摻雜的N+區域126部分地與P阱120重疊，並且延伸到P阱120和N阱115之間的電流傳導區域中的N型外延層108中。
利用所提供的摻雜的N+區域126，由於N+區域126對接到P-阱120，導致N-阱到P-阱結在較低的電壓下擊穿。因此，通過提供摻雜N+區域126，可以降低TVS裝置100的觸發電壓。在一些實施例中，可以通過調整N+區域126和P阱120的摻雜水平，將瞬態電壓抑制器的觸發電壓調諧到期望水平。
在本實施例中，如圖4中的佈局圖所示，摻雜的N+區域126被配置為矩形。在可選的實施例中，摻雜的N+區域126可以被配置為適於調諧TVS裝置的觸發電壓的其他形狀。在其他的實施例中，可以沿著電流傳導區域（即在圖4中的Z方向）提供兩個或更多個摻雜的N+區域126，以提供觸發電壓的額外調諧或調整。摻雜的N+區域是可選的，並且在本發明的其他實施例中可以省略。
圖8表示在本發明的可選實施例中，TVS保護裝置中的SCR裝置的佈局圖。圖9表示在本發明的實施例中，圖8中TVS保護裝置沿線C-C'的剖面圖。為了簡化討論，圖8和圖9以及之前的圖中給出了類似的元素和參考號。參考圖8和圖9，TVS裝置200使用具有修改的基極本體接觸區域的SCR箝位元裝置255形成。在本實施例中，SCR箝位元裝置255包括形成在P阱120中的重摻雜P+區域270，該P+區域270被配置為交錯和包圍也形成在P阱120中的N+區域228。如圖9所示，P+區域270包括在第二（Z）方向上與N+區域228交錯的部分230。P+區域270還包括在第二（Z）方向上延伸，並且沿著不與P+區域的部分230接觸的N+區域228的兩個相對側形成的部分231a和231b。通過這樣的配置，P+區域270沿著N+區域228的周長形成，並包圍所有N+區域228。
形成了N阱115中的N+區域的對應結構。在本實施例中，SCR箝位元裝置255包括形成在N阱115中的重摻雜N+區域280，該重摻雜N+區域280被配置為交織和包圍P+區域224，該P+區域224也形成在N阱115中。如圖9所示，N+區域280包括在第二（Z）方向上與P+區域224交織的部分222。N+區域280還包括在第二（Z）方向上延伸，並且沿著與N+部分222不接觸的P+區域224的兩個相對側形成的部分223a和223b。通過這樣的配置，N+區域280沿著P+區域224的周長形成，並且包圍所有P+區域224。
圖9中SCR箝位元裝置255的剖面圖表示沿C-C'線的P+區域270和N+區域280。如圖9所示，P阱120中的N+區域228與P+部分231a和231b相鄰。同時，N-阱115中的P+區域224與N+部分223a和223b相鄰。通過這樣的配置，使用P+區域270和N+區域280來包圍SCR裝置的各個發射極區域，使得更難接通SCR裝置，從而提高SCR的保持電壓。
返回到圖3和圖4，本發明構造的TVS裝置中的SCR裝置可以實現比常規SCR裝置更高的保持電壓。確切地說，通過調整SCR裝置的各種參數，可以將本發明的SCR裝置中的保持電壓調諧到任何所需的電壓。
首先，SCR元件的保持電壓可以通過調整發射區和基極本體接觸區的長度和寬度來調節。也就是說，可以調整交錯發射極/基極本體接觸區域的長度和/或寬度，以實現期望的保持電壓。參考圖4，在一些實施例中，可以調整在第二（Z）方向上測量的N+區域128、122的寬度或P+區域130、124的寬度（在Z方向上），以調諧保持電壓。在另一個實施例中，可以調整在第一（X）方向上測量的N+區域128、122的長度或P+區域130、124的長度（在X方向上）以調諧保持電壓。
確切地說，在一些實施例中，發射極區域（N+區域128和P+區域124）的長度可以短於基極本體接觸區域（P+區域130和N+區域122），以調諧保持電壓。這樣的配置將隨著發射極面積的減小而增加保持電壓。圖8表示出了一個示例實施例，其中發射極區域（N+區域228和P+區域224）被配置為具有比基極接觸區域（P+部分230和N+部分222）更短的長度（在X方向）。
最後，如圖8所示，通過在發射極區域周圍形成一個基極本體接觸區域環，SCR中NPN/PNP雙極電晶體的基極電流被中斷，這也將增加可控矽的保持電壓。
在上述實施例中，SCR元件中的P阱120和N阱115在第一（X）方向上在N型外延層108中間隔形成。分離P阱和N阱具有降低SCR元件的電容的優點，從而降低阻塞模式下瞬態電壓抑制器的電容。在本發明的另一個實施例中，SCR裝置中的N阱115和P阱120可以彼此對接或靠近形成，因為SCR裝置與低電容高壓側轉向二極體串聯，所以電容沒有那麼重要。
圖10包括圖10（a）和圖10（b），表示在本發明的可選實施例中，TVS保護裝置的電路圖和剖面圖。確切地說，圖10表示在本發明的實施例中，TVS保護裝置中合併的高壓側轉向二極體（“HS二極體”）和SCR箝位元裝置的剖面圖。在本圖中，為了簡化討論，省略了低壓側轉向二極體。應理解的是，圖10僅表示出TVS保護裝置的一部分，並且TVS保護裝置包括圖10的剖面圖中未表示出的其它元件。
在上述實施例中，高壓側轉向二極體和SCR箝位元裝置在單獨的有源區中形成為單獨的裝置。在本實施例中，高壓側轉向二極體和SCR箝位元裝置集成在一起並形成在單個有源區中，以便實現緊湊的裝置佈局，並允許TVS裝置適合於小封裝外形。圖10（a）表示在本發明的實施例中，包含集成高壓側二極體和SCR箝位元裝置的TVS保護裝置的電路圖。參考圖10（a），TVS保護裝置300（“TVS裝置300”）包括兩組耦合的轉向二極體，以便為兩個輸入-輸出（I/O）端子I/O1和I/O2提供浪湧保護。每套轉向二極體包括一個低壓側轉向二極體和一個集成的高壓側二極體和SCR箝位元裝置。更具體地說，低壓側轉向二極體DL1和集成高壓側二極體/SCR MDH1並聯連接在I/O端子I/O1（節點352）（受保護節點）和節點355之間，低壓側轉向二極體DL2和集成高壓側二極體/SCR MDH2並聯連接在I/O端子I/O2（節點354）（受保護節點）和節點355之間。在本實施例中，節點355連接到地電壓，並且TVS設備300是單向TVS設備。在其他實施例中，節點355可以保持浮動，以形成雙向TVS設備。
更確切地說，I/O端子I/O1連接到集成高側二極體/SCR MDH1的陽極和低側轉向二極體DL1的陰極。與之類似地，I/O端子I/O2連接到集成高壓側二極體/SCR MDH2的陽極和低壓側轉向二極體DL2的陰極。集成高壓側二極體/SCR MDH1的陰極端子連接到節點355，節點355也連接到集成高壓側二極體/SCR MDH2的陰極。低壓側轉向二極體DL1和DL2的陽極端子都連接到節點355。
參考圖10，在由P+基材302、P型外延層304形成的半導體結構的有源區中形成集成高側二極體和SCR箝位元裝置360（“集成HS二極體/SCR元件”），N型埋層306和N型外延層308。通過溝槽隔離結構340將有源區與半導體結構上的其他有源區隔離。在本實施例中，溝槽隔離結構340形成為填充有多晶矽層342的氧化物襯裡溝槽，並且溝槽延伸至P+基材302。在其它實施例中，溝槽隔離結構340可以形成為氧化物填充溝槽。
集成HS二極體/SCR箝位元裝置360包括在N型外延層308中形成的重摻雜P+區域310。P+區域310形成高壓側轉向二極體的陽極，並且也是SCR元件的陽極。集成HS二極體/SCR元件360包括形成在深N阱（DNW）370中的P阱320，兩者在第一方向（X方向）上與半導體結構中的P+區域310隔開。在P阱320中形成重摻雜N+區域328和重摻雜P+區域330。確切地說，N+區328和P+區域330被佈置為在半導體結構的主表面上的第二方向（Z方向）上交錯的交替摻雜區。在圖10中，使用黑色墨水和灰色墨水將N+區域328和P+區域330表示為X-Y平面的剖面圖中Z方向上的交替摻雜區域。在集成結構中，SCR僅包括PNPN結構的NPN雙極電晶體中的交替發射極和基極區域。
在集成HS二極體/SCR元件360中，SCR元件的NPN雙極電晶體由N+區域328作為發射極、P阱和基極（P+區域330作為基極本體接觸）以及N型外延層308作為集電極形成。SCR元件的PNP雙極電晶體由P+區域310作為發射極、N型外延層308作為基極和P阱320作為集電極形成。在集成HS二極體/SCR裝置360中，提供深N阱370以防止SCR裝置的PNP雙極電晶體穿通。特別地，因為N型外延層308是輕摻雜的，所以在操作中，P+區域310和N型外延層308的接合處的耗盡區將延伸到輕摻雜側，即N-Epi層。如果允許耗盡區一直延伸到P阱320，則發生PNP雙極電晶體的穿通，並且PNP電晶體將不再能夠提供阻斷功能。在本實施例中，在與P阱320相同的位置形成深N阱370。深N阱370延伸出P阱320進入N型外延層308，從而包圍P阱320。深N阱370具有停止耗盡區的功能，該耗盡區起源於P+區域310和N-Epi 308處的結，在一個實施例中，深N阱370比N型外延層308摻雜更重，並且P阱320比深N阱370摻雜更重。
在本實施例中，集成HS二極體/SCR元件360還包括重摻雜N+區域326作為用於調諧瞬態電壓抑制器的觸發電壓的觸發電壓調整結構。在一些實施例中，N+區域326被放置在P阱320附近，並且可以與P阱320重疊。在本實施例中，N+區域326至少部分地形成在深N阱370中。摻雜的N+區域326是可選的，並且在本發明的其他實施例中可以省略。
圖11表示在一些實施例中，圖10所示的TVS保護裝置中集成HS二極體/SCR裝置的佈局圖。圖11中的佈局視圖從第三個方向說明了集成的HS二極體/SCR元件，並表示了X-Z平面中的結構。為了簡化討論，圖10和圖11中的類似元素被給出了類似的參考號。圖12表示在本發明的實施例中，圖11所示的TVS保護裝置沿D-D'線的剖面圖。圖13表示在本發明的實施例中，圖11所示的TVS保護裝置沿線E-E'的剖面圖。
首先參考圖11，集成HS二極體/SCR裝置360包括P+區域310，作為高壓側轉向二極體和SCR裝置的陽極。交替的P+區域330和N+區域328形成在P阱320中，P阱320形成在深N阱370中。如圖12所示，沿著線D-D'，集成的HS二極體/SCR箝位元裝置360包括形成在P阱320中的N+區域328。如圖13所示，沿著線E-E'，集成HS二極體/SCR裝置360包括形成在P阱320中的P+區域330。通過這樣的配置，實現了集成HS二極體/SCR裝置360的緊湊佈局。
圖14表示在本發明的可選實施例中，TVS保護裝置中集成HS二極體/SCR裝置的佈局圖。圖15表示在本發明的實施例中，圖14所示的TVS保護裝置沿線F-F'的剖面圖。參考圖14和圖15，集成HS二極體/SCR裝置460與圖8中的SCR裝置的構造方式類似，使用改進的基極本體接觸區域，其中通過基極本體接觸區域包圍發射極區域形成交替發射極區域和基極區域。
在本實施例中，集成的HS二極體/SCR箝位元裝置460包括形成在P阱320中的重摻雜P+區域475，該P+區域475被配置為交錯和包圍的N+區域428，N+區域428也形成在P阱320中。如圖14所示，P+區域475包括在第二（Z）方向上與N+區域428交織的部分430。P+區域475還包括在第二（Z）方向上延伸並且沿著與P+部分430不接觸的N+區域428的兩個相對側形成的部分431a和431b。通過這樣的配置，P+區域475沿著N+區域428的周長形成並且包圍所有N+區域428。
圖15所示的集成的HS二極體/SCR裝置460的剖面圖表示沿F-F'線的P+區域475和N+區域428。如圖15所示，P阱320中的N+區域428與P+部分431a和431b相鄰。通過使用P+區域475來包圍SCR裝置的發射極區域（N+區域428），通過使SCR裝置更難導通來提高SCR的保持電壓。
在圖11和14所示的實施例中，P+區域310形成為在Z方向上延伸的單個摻雜區域，也就是說延伸至集成HS二極體/SCR裝置的整個寬度。在其他實施例中，P+區域310可以以其他方式配置。圖16表示在本發明的可選實施例中，圖10所示的TVS保護裝置中的SCR裝置的佈局圖。為了簡化討論，圖14和圖16中的類似元素給出了類似的參考號。參考圖16，集成HS二極體/SCR裝置560包括重摻雜P+區域510，該P+區域510由沿第二（Z）方向形成的多個P+區域511形成。每個P+區域511具有形成在其上的用於與P+區域進行電接觸的金屬觸點546。諸如金屬線547的導電層可用於將所有P+區域511的金屬觸點546電連接在一起。在一些實施例中，圖16中的P+區域511的配置也可以應用於圖11所示的實施例。
本發明可以以多種方式實現，包括作為過程、儀器、系統和/或物質的組成。在本說明書中，這些實現或本發明可能採取的任何其他形式可被稱為技術。一般來說，在本發明的範圍內可以改變所公開的方法的步驟的順序。
下面提供對本發明的一個或多個實施例的詳細描述以及說明本發明原理的附圖。結合這些實施例描述本發明，但本發明不限於任何實施例。本發明的範圍僅受申請專利範圍的限制，並且本發明包括許多備選方案、修改和等效方案。為了透徹地理解本發明，在以下說明中闡述了許多具體細節。提供這些細節是為了示例的目的，並且可以根據申請專利範圍實施本發明，而不需要這些特定細節中的一些或全部細節。為了清楚起見，本發明相關技術領域中眾所周知的技術材料並沒有詳細說明，以免對本發明產生不必要的混淆。
提供上述詳細描述是為了解釋說明本發明的具體實施例，而不是旨在限制本發明。本發明範圍內的許多修改和變化都是可能的。本發明範圍由所附申請專利範圍限定。
10、30：TVS設備 100、300：瞬態電壓抑制器 102、302：P+基材 102、304：P型外延層 106、306：N型埋層 108、308：N型外延層 110、124、130、224、270、310、330、475、510、511：P+區域 112、122、126、128、228、326、328、428：N+區域 115、370：N阱 12、13、14、15、352、354、355：節點 120、320：P阱 132、134、136、146、148、546：金屬觸點 138：介電層 140、340：溝槽隔離結構 142：多晶矽層 150、DH1、DH2：高壓側轉向二極體 155、255、360、460、560：SCR箝位元裝置 222、223a、223b：N+區域的部分 230、231a、231b、430、431a、431b：P+區域的部分 342：多晶矽層 DL1、DL2：低壓側轉向二極體
圖1包括圖1（a）至圖1（c），表示在本發明的實施例中，基於TVS保護器的SCR的電路圖。 圖2表示在本發明的實施例中，TVS保護器的電流-電壓性能。 圖3表示在本發明的實施例中，一種TVS保護器的剖面圖。 圖4表示在一些實施例中，圖3所示的TVS保護器中SCR元件的佈局圖。 圖5表示在本發明的實施例中，圖3和圖4中的TVS保護器沿A-A’線的剖面圖。 圖6表示在本發明的實施例中，圖3和圖4中的TVS保護器沿B-B’線的剖面圖。 圖7包括圖7（a）至圖7（b），表示在本發明的實施例中，SCR鉗位元元件的物理圖和等效電路圖。 圖8表示在本發明的可選實施例中，TVS保護器中SCR元件的佈局圖。 圖9表示在本發明的實施例中，圖8中的TVS保護器沿C-C’線的剖面圖。 圖10表示在本發明的可選實施例中，一種TVS保護器的電路圖和剖面圖。 圖11表示在一些實施例中，圖10所示的TVS保護器中的集成HS二極體/SCR元件的佈局圖。 圖12表示在本發明的實施例中，圖11所示的TVS保護器沿D-D’線的剖面圖。 圖13表示在本發明的實施例中，圖11所示的TVS保護器沿E-E’線的剖面圖。 圖14表示在本發明的可選實施例中，TVS保護器中的集成HS二極體/SCR元件的佈局圖。 圖15表示在本發明的實施例中，圖14所示的TVS保護器沿F-F’線的剖面圖。 圖16表示在本發明的可選實施例中，圖10所示的TVS保護器中的SCR元件的佈局圖。

Claims (22)

  1. 一種瞬態電壓抑制（TVS）器，其中，包括： 一個含有一第一導電類型的一第一外延層的半導體層； 多個形成在該半導體層中的有源區，該多個有源區通過一隔離結構相互隔開； 一個形成在該多個有源區的一第一有源區中的高側轉向二極體，其具有一個耦合到一第一受保護節點的陽極端子和一個陰極端子；以及 一個形成在該多個有源區中的一個第二有源區中的鉗位元件，該鉗位元件包括一個可控矽整流元件（SCR），該可控矽整流元件包括一個耦合到該高側轉向二極體的陰極端上的陽極端以及一個陰極端，可控矽整流元件包括： 一個形成在該第一外延層中的該第一導電類型的第一阱； 一個一第二導電類型的第二阱形成在該第一外延層中，在該半導體層的一主表面上，在一第一方向上與該第一阱相鄰並間隔開，該第二導電類型與該第一導電類型相反； 在該第一阱中形成的該第一導電類型的一第一區域和該第二導電類型的一第二區域，而且重摻雜，該第一區域和該第二區域電連接並形成該SCR的陽極端；以及 該第一導電類型的一第三區域和該第二導電類型的一第四區域，形成在該第二阱中並且重摻雜，該第三區域和該第四區域電連接並且形成該SCR的陰極端， 其中該第一區域和該第二區域在該半導體層的該主表面上沿正交於該第一方向的一第二方向佈置為該第一阱中的交替摻雜區域，並且該第三區域和該第四區域沿該第二方向佈置為該第二阱中的交替摻雜區域，該第三區域與該第二區域在該第二方向共面佈置，該第四區域與該第一區域在該第二方向共面佈置。
  2. 如請求項1所述的瞬態電壓抑制器，其中，還包括一個形成在多個該有源區的一第三有源區中的一低側轉向二極體，其具有一個耦合到該第一受保護節點上的陰極端，以及一個耦合到該SCR的陰極端上的陽極端。
  3. 如請求項2所述的瞬態電壓抑制器，其中，該高側轉向二極體包括一個PN結二極體，該低側轉向二極體包括一個穿通可控矽整流器。
  4. 如請求項1所述的瞬態電壓抑制器，其中，還包括在該第一外延層中形成並與該第二阱重疊的該第一導電類型的一個第五區域，該第五區域被重摻雜。
  5. 如請求項1所述的瞬態電壓抑制器，其中，該第一阱中的該第一區域和該第二區域通過一第一接頭電連接該第二阱中的該第三區域和該第四區域通過一第二接頭電連接。
  6. 如請求項1所述的瞬態電壓抑制器，其中，該半導體層還包括形成在該第二外延層上的該第二導電類型的該第二外延層和該第一導電類型的一第一掩埋層，其中該第一外延層形成在該第一掩埋層上。
  7. 如請求項6所述的瞬態電壓抑制器，其中，該隔離結構包括隔離該多個有源區的多個溝槽隔離結構，每個該溝槽隔離結構從該第一外延層延伸到該第二外延層。
  8. 如請求項1所述的瞬態電壓抑制器，其中，該高側轉向二極體包括一個PN結二極體，該PN結二極體包括： 一個該第二導電類型的第六區域，形成在該第一外延層的該第一有源區中；以及 一個該第一導電類型的該第七區域，形成在與該第六區域隔開的該第一外延層中。
  9. 如請求項1所述的瞬態電壓抑制器，其中，該第一導電類型包括N-型導電，該第二導電類型包括P-型導電。
  10. 如請求項1所述的瞬態電壓抑制器，其中，還包括： 該第一導電類型的一第八區域和一第九區域形成在該第一阱中，並在該第二方向上與所述交替的該第一區域和該第二區域相鄰地延伸，該第二區域在該第一方向和該第二方向上被該第一區域、該第八區域和該第九區域包圍；以及 該第二導電類型的一第十區域和一第十一區域形成在該第二阱中，並且在該第二方向上與交替的該第三區域和該第四區域相鄰地延伸，該第三區域在該第一方向和該第二方向上被該第四區域、該第十區域和該第十一區域包圍。
  11. 如請求項1所述的瞬態電壓抑制器，其中，該SCR的陰極端導電連接到地電壓。
  12. 如請求項1所述的瞬態電壓抑制器，其中，該第二區域在該第一方向上的長度短於該第一區域的長度，該第三區域在該第一方向上的長度短於該第四區域的長度。
  13. 一種瞬態電壓抑制（TVS）設備，其中，包括： 一個半導體層，包括為一第一導電類型的一個第一外延層； 多個形成在該半導體層中的有源區，該多個有源區通過一隔離結構相互隔開； 在該多個有源區的一第一有源區中形成的一合併二極體/箝位元裝置，包括與一可控矽整流元件（SCR）集成的一高側轉向二極體，該合併二極體/箝位元裝置包括： 一個與該第一導電類型相反的一第二導電類型的第一區域，形成在該第一外延層中，該第一區域構成該高側轉向二極體的一個陽極端，耦合到一第一受保護節點上； 一個形成在該第一外延層中，且在該半導體層的一主表面上沿一第一方向與該第一區域隔開的該第一導電類型的第一阱； 一個形成在該第一阱中的該第二導電類型的第二阱； 一個為該第一導電類型的第二區域，以及一個形成在該第二阱中且重摻雜的該第二導電類型的第三區域，該第二區域和該第三區域導電連接，並且形成該SCR的陰極端， 其中，該第二區域和該第三區域沿該半導體層的該主表面上的該第二方向和與該第一方向正交的該第二阱中被佈置為交替摻雜區域。
  14. 如請求項13所述的瞬態電壓抑制設備，其中，還包括形成在該多個有源區的一第二有源區中的一低側轉向二極體，其具有耦合到該第一受保護節點的陰極端子和耦合到該SCR的陰極端子的陽極端子。
  15. 如請求項14所述的瞬態電壓抑制設備，其中，所述低側轉向二極體包括一個穿通可控矽整流器。
  16. 如請求項13所述的瞬態電壓抑制設備，其中，還包括形成在所述第一外延層中且鄰近所述第二阱的第一導電類型的第四區域，所述第四區域被重摻雜。
  17. 如請求項13所述的瞬態電壓抑制設備，其中，所述第一區域耦合到第一觸點，並且所述第二阱中的所述第二和第三區域通過第二觸點導電連接。
  18. 如請求項13所述的瞬態電壓抑制設備，其中，所述的半導體層還包括形成在所述第二外延層上的所述第二導電類型的第二外延層和所述第一導電類型的第一掩埋層，其中所述第一外延層形成在所述第一掩埋層上。
  19. 如請求項13所述的瞬態電壓抑制設備，其中，所述的隔離結構包括隔離所述的有源區的多個溝槽隔離結構，每個溝槽隔離結構從所述第一外延層延伸到所述第二外延層。
  20. 如請求項13所述的瞬態電壓抑制設備，其中，所述第一導電類型包括N-型導電，第二導電類型包括P-型導電。
  21. 如請求項13所述的瞬態電壓抑制設備，其中，還包括為該第二導電類型的一第五區域和一第六區域，該第五區域和該第六區域形成在該第二阱中並且在該第二方向上與所述交替的該第二區域和該第三區域相鄰地延伸，該第二區域在該第一方向和該第二方向上被該第三區域、該第五區域和該第六區域包圍。
  22. 如請求項13所述的瞬態電壓抑制設備，其中，該第一區域包括沿該第二方向形成的該第二導電類型的多個區域，該第二導電類型的每個該區域耦合到各自的觸點上。
TW110148792A 2020-12-29 2021-12-24 具有高保持電壓的低電容瞬態電壓抑制器及設備 TWI777880B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/137,310 2020-12-29
US17/137,310 US20220208750A1 (en) 2020-12-29 2020-12-29 Low capacitance transient voltage suppressor with high holding voltage

Publications (2)

Publication Number Publication Date
TW202226512A TW202226512A (zh) 2022-07-01
TWI777880B true TWI777880B (zh) 2022-09-11

Family

ID=82119029

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110148792A TWI777880B (zh) 2020-12-29 2021-12-24 具有高保持電壓的低電容瞬態電壓抑制器及設備

Country Status (3)

Country Link
US (1) US20220208750A1 (zh)
CN (1) CN114695341A (zh)
TW (1) TWI777880B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314277B (zh) * 2023-05-15 2023-08-22 微龛(广州)半导体有限公司 Scr型esd防护器件、电子装置及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201931595A (zh) * 2017-12-29 2019-08-01 新唐科技股份有限公司 半導體裝置及其製造方法
US20200135714A1 (en) * 2018-10-26 2020-04-30 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor
US20200259326A1 (en) * 2019-02-09 2020-08-13 Eugene Robert Worley Integrated circuit protection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141300B1 (en) * 2017-10-19 2018-11-27 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201931595A (zh) * 2017-12-29 2019-08-01 新唐科技股份有限公司 半導體裝置及其製造方法
US20200135714A1 (en) * 2018-10-26 2020-04-30 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor
TW202017143A (zh) * 2018-10-26 2020-05-01 大陸商萬民半導體（澳門）有限公司 低電容瞬態電壓抑制器
US20200259326A1 (en) * 2019-02-09 2020-08-13 Eugene Robert Worley Integrated circuit protection

Also Published As

Publication number Publication date
US20220208750A1 (en) 2022-06-30
TW202226512A (zh) 2022-07-01
CN114695341A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US12021075B2 (en) Low capacitance transient voltage suppressor with a mos-triggered silicon controlled rectifier as high-side steering diode
US11990467B2 (en) Low capacitance bidirectional transient voltage suppressor
KR101394913B1 (ko) 트렌치 소자분리를 사용한 래치업 없는 버티컬 ｔｖｓ 다이오드 어레이 구조
US8455315B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US8455949B2 (en) ESD protection element and ESD protection device for use in an electrical circuit
US9461031B1 (en) Latch-up free vertical TVS diode array structure using trench isolation
US10497697B2 (en) Low capacitance transient voltage suppressor
US9048096B2 (en) Diode-based ESD concept for DEMOS protection
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
TWI777880B (zh) 具有高保持電壓的低電容瞬態電壓抑制器及設備
US7969697B2 (en) Low-voltage CMOS space-efficient 15 KV ESD protection for common-mode high-voltage receivers

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent